JP3086713B2 - 静電誘導形半導体装置 - Google Patents
静電誘導形半導体装置Info
- Publication number
- JP3086713B2 JP3086713B2 JP03106080A JP10608091A JP3086713B2 JP 3086713 B2 JP3086713 B2 JP 3086713B2 JP 03106080 A JP03106080 A JP 03106080A JP 10608091 A JP10608091 A JP 10608091A JP 3086713 B2 JP3086713 B2 JP 3086713B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- gate
- current
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000006698 induction Effects 0.000 title claims description 13
- 230000003068 static effect Effects 0.000 title claims description 6
- 239000002800 charge carrier Substances 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は静電誘導形半導体装置、
特に高電流密度で使用される表面ゲートタイプの電力用
静電誘導形半導体装置に関するものである。
特に高電流密度で使用される表面ゲートタイプの電力用
静電誘導形半導体装置に関するものである。
【0002】
【従来の技術】従来から大電流を制御する半導体装置の
1つとして、静電誘導形半導体装置が用いられている。
大電流を制御する半導体装置では高電流密度領域におい
て制御電流と制御される主電流の比(電流増幅率)が大
きいことが望まれている。ここで、従来の静電誘導形半
導体装置の例について説明する。従来、パワースイッチ
ング素子として用いられている表面ゲートタイプの静電
誘導形トランジスタ(Static Induction Transistor :
SIT)(以下、表面ゲート形SITという)として図
5及び図6に示す構造のものがある。この構造は主電流
が電子であるnチャンネルの表面ゲート形SITを示
し、ドレイン領域を構成するn+ 型のシリコン基板21
の上にn- 型のエピタキシャル層22が形成され、エピ
タキシャル層22の表面にn+ のソース領域23及びp
+ のゲート領域24が形成されている。そして、その表
面にSiO2 からなる絶縁膜25が形成されるとともに
絶縁膜25の上にソース電極27が形成され、ソース電
極27は絶縁膜25のソース領域23と対応する箇所に
形成されたソースコンタクト領域26においてソース領
域23と接合されている。又、シリコン基板21の裏面
に主電流のプラス極が接続されてドレインDが形成され
ている。又、ソース領域下のチャネル領域28には必要
に応じてp型不純物が注入されて電流を阻止するための
電位障壁が形成されている。そして、この表面ゲート形
SITはゲートにバイアスをかけないときはオフ状態で
あり、順バイアスをかけるとゲートから注入されたホー
ルによってチャネル領域28の電位が下がり、ソースか
らの電子の注入が誘導されてドレイン・ソース間に電子
電流が流れてオン状態となる。
1つとして、静電誘導形半導体装置が用いられている。
大電流を制御する半導体装置では高電流密度領域におい
て制御電流と制御される主電流の比(電流増幅率)が大
きいことが望まれている。ここで、従来の静電誘導形半
導体装置の例について説明する。従来、パワースイッチ
ング素子として用いられている表面ゲートタイプの静電
誘導形トランジスタ(Static Induction Transistor :
SIT)(以下、表面ゲート形SITという)として図
5及び図6に示す構造のものがある。この構造は主電流
が電子であるnチャンネルの表面ゲート形SITを示
し、ドレイン領域を構成するn+ 型のシリコン基板21
の上にn- 型のエピタキシャル層22が形成され、エピ
タキシャル層22の表面にn+ のソース領域23及びp
+ のゲート領域24が形成されている。そして、その表
面にSiO2 からなる絶縁膜25が形成されるとともに
絶縁膜25の上にソース電極27が形成され、ソース電
極27は絶縁膜25のソース領域23と対応する箇所に
形成されたソースコンタクト領域26においてソース領
域23と接合されている。又、シリコン基板21の裏面
に主電流のプラス極が接続されてドレインDが形成され
ている。又、ソース領域下のチャネル領域28には必要
に応じてp型不純物が注入されて電流を阻止するための
電位障壁が形成されている。そして、この表面ゲート形
SITはゲートにバイアスをかけないときはオフ状態で
あり、順バイアスをかけるとゲートから注入されたホー
ルによってチャネル領域28の電位が下がり、ソースか
らの電子の注入が誘導されてドレイン・ソース間に電子
電流が流れてオン状態となる。
【0003】
【発明が解決しようとする課題】ところが従来の表面ゲ
ート形SITは単位構造の各ソース領域23に対してそ
のほぼ全面に拡がる1個のソースコンタクト領域が形成
されているためソースコンタクト領域が広く、ゲートか
ら流し込んだホールが速やかにソース電極に流れ出し、
チャネル領域のホール密度が大きくならない。従って、
チャネル領域の電位が下がらず、ソースからの電子の注
入が大きくならず電流増幅率hFS(ドレイン電流ID と
ゲート電流IG との比ID /IG )が小さいという問題
があった。電流増幅率を高くするためゲート領域に囲ま
れたソース領域を2個以上に分割した静電誘導形半導体
装置が先に提案されている(特開平1−270276号
公報)。しかし、半導体装置の面積を変えずにソース領
域を分割するとソース領域の面積が小さくなり、素子内
部で局所的に電流が集中する虞がある。
ート形SITは単位構造の各ソース領域23に対してそ
のほぼ全面に拡がる1個のソースコンタクト領域が形成
されているためソースコンタクト領域が広く、ゲートか
ら流し込んだホールが速やかにソース電極に流れ出し、
チャネル領域のホール密度が大きくならない。従って、
チャネル領域の電位が下がらず、ソースからの電子の注
入が大きくならず電流増幅率hFS(ドレイン電流ID と
ゲート電流IG との比ID /IG )が小さいという問題
があった。電流増幅率を高くするためゲート領域に囲ま
れたソース領域を2個以上に分割した静電誘導形半導体
装置が先に提案されている(特開平1−270276号
公報)。しかし、半導体装置の面積を変えずにソース領
域を分割するとソース領域の面積が小さくなり、素子内
部で局所的に電流が集中する虞がある。
【0004】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は高い電流増幅率を得ることがで
き、しかも素子内部で局所的に電流が集中する虞がない
静電誘導形半導体装置を提供することにある。
のであって、その目的は高い電流増幅率を得ることがで
き、しかも素子内部で局所的に電流が集中する虞がない
静電誘導形半導体装置を提供することにある。
【0005】
【課題を解決するための手段】前記の目的を達成するた
め請求項1に記載の発明では、表面ゲートタイプの静電
誘導形半導体装置において、ゲート領域にその周囲を囲
まれた非分割のソース領域に対して、ソース電極を接合
するソースコンタクト領域が複数設けられている。又、
請求項2に記載の発明では、前記ソース領域の表面部に
荷電担体をトンネル注入させるための薄い絶縁膜を設け
た。
め請求項1に記載の発明では、表面ゲートタイプの静電
誘導形半導体装置において、ゲート領域にその周囲を囲
まれた非分割のソース領域に対して、ソース電極を接合
するソースコンタクト領域が複数設けられている。又、
請求項2に記載の発明では、前記ソース領域の表面部に
荷電担体をトンネル注入させるための薄い絶縁膜を設け
た。
【0006】
【作用】請求項1に記載の発明では、ゲート領域にその
周囲を囲まれた非分割のソース領域に対して複数のソー
スコンタクト領域を設けたことで、ゲートから流れ込ん
だホールがソース電極に流出することが抑制され、さら
に、ソース電極からソース領域に流れる電子がソース領
域内で拡げられることで素子内部における電流の集中が
抑制される。
周囲を囲まれた非分割のソース領域に対して複数のソー
スコンタクト領域を設けたことで、ゲートから流れ込ん
だホールがソース電極に流出することが抑制され、さら
に、ソース電極からソース領域に流れる電子がソース領
域内で拡げられることで素子内部における電流の集中が
抑制される。
【0007】又、請求項2に記載の発明では、請求項1
に記載の発明の作用に加えて、ソース領域の表面部に荷
電担体をトンネル注入させるための薄い絶縁膜を設けた
ことで、ソース電極へのホールの流出がさらに抑制され
る。
に記載の発明の作用に加えて、ソース領域の表面部に荷
電担体をトンネル注入させるための薄い絶縁膜を設けた
ことで、ソース電極へのホールの流出がさらに抑制され
る。
【0008】
(実施例1)以下、本発明をnチャネルの表面ゲート形
SITに具体化した第1実施例を図1〜図3に従って説
明する。図1に示すように、ドレイン領域1を構成する
n+ 型のシリコン基板2の上にn- 型のエピタキシャル
層3が形成され、エピタキシャル層3の表面にn+ のソ
ース領域4と該ソース領域4を囲むようにp+ のゲート
領域5が形成されている。そして、その表面にSiO2
からなる絶縁膜6が形成され、絶縁膜6の上にソース電
極7が形成されている。ソース電極7は絶縁膜6のソー
ス領域4と対応する箇所に形成されたソースコンタクト
領域8においてソース領域4に接合されている。ゲート
領域5はほぼ長円形状を成す領域を囲むように形成さ
れ、その内側に長円形状のソース領域4が形成されてい
る。ソース領域4はその幅Wが3μm、長さLが100
μmに形成されている。ソースコンタクト領域8は2μ
m×2μmの大きさで、複数個形成されている。シリコ
ン基板2の裏面に主電流のプラス極が接続されてドレイ
ンDが形成されている。又、ノーマリオフとするため
に、ソース領域4の下のチャネル領域9にp型不純物が
注入されて電流を阻止するための電位障壁が形成されて
いる。
SITに具体化した第1実施例を図1〜図3に従って説
明する。図1に示すように、ドレイン領域1を構成する
n+ 型のシリコン基板2の上にn- 型のエピタキシャル
層3が形成され、エピタキシャル層3の表面にn+ のソ
ース領域4と該ソース領域4を囲むようにp+ のゲート
領域5が形成されている。そして、その表面にSiO2
からなる絶縁膜6が形成され、絶縁膜6の上にソース電
極7が形成されている。ソース電極7は絶縁膜6のソー
ス領域4と対応する箇所に形成されたソースコンタクト
領域8においてソース領域4に接合されている。ゲート
領域5はほぼ長円形状を成す領域を囲むように形成さ
れ、その内側に長円形状のソース領域4が形成されてい
る。ソース領域4はその幅Wが3μm、長さLが100
μmに形成されている。ソースコンタクト領域8は2μ
m×2μmの大きさで、複数個形成されている。シリコ
ン基板2の裏面に主電流のプラス極が接続されてドレイ
ンDが形成されている。又、ノーマリオフとするため
に、ソース領域4の下のチャネル領域9にp型不純物が
注入されて電流を阻止するための電位障壁が形成されて
いる。
【0009】前記のように構成された表面ゲート形SI
Tはソース電極7を形成する際に、絶縁膜6に形成する
ソースコンタクト領域8のパターンを変更するだけで、
その他は全く従来と同様の製造工程により容易に製造で
きる。次に前記の表面ゲート形SITの動作を説明す
る。この表面ゲート形SITはソース接地でドレインD
を+電位にし、ソース・ドレイン間に順バイアスを印加
した状態で使用され、ゲートがソースと等電位にあると
きはオフ状態にある。ゲートに順バイアスを加えると、
ゲート領域5からチャネル領域9へホールが注入され、
ソース領域4直下部分の電位が下がる。そして、ソース
領域4からの電子の注入が誘導され、ドレイン・ソース
間に電子電流が流れてSITはオン状態になる。このと
き、ゲート電流IG に応じたドレイン電流ID を流すこ
とができる。
Tはソース電極7を形成する際に、絶縁膜6に形成する
ソースコンタクト領域8のパターンを変更するだけで、
その他は全く従来と同様の製造工程により容易に製造で
きる。次に前記の表面ゲート形SITの動作を説明す
る。この表面ゲート形SITはソース接地でドレインD
を+電位にし、ソース・ドレイン間に順バイアスを印加
した状態で使用され、ゲートがソースと等電位にあると
きはオフ状態にある。ゲートに順バイアスを加えると、
ゲート領域5からチャネル領域9へホールが注入され、
ソース領域4直下部分の電位が下がる。そして、ソース
領域4からの電子の注入が誘導され、ドレイン・ソース
間に電子電流が流れてSITはオン状態になる。このと
き、ゲート電流IG に応じたドレイン電流ID を流すこ
とができる。
【0010】そして、ゲート電流IG を0にする(ゲー
トをソースと等電位に戻す)か、ゲートに逆バイアスを
加えてチャネル領域9のホールを取り去ると、SITは
オフ状態に移行する。従来の表面ゲート形SITはソー
スコンタクト領域が広いので、ゲートから流し込んだホ
ールが速やかにソース電極に流れ出し、チャネル領域の
ホール密度が大きくなり難い。従って、チャネル領域の
電位が低下し難く、ソースからの電子の注入が多くなら
ず電流増幅率hFSが小さい。
トをソースと等電位に戻す)か、ゲートに逆バイアスを
加えてチャネル領域9のホールを取り去ると、SITは
オフ状態に移行する。従来の表面ゲート形SITはソー
スコンタクト領域が広いので、ゲートから流し込んだホ
ールが速やかにソース電極に流れ出し、チャネル領域の
ホール密度が大きくなり難い。従って、チャネル領域の
電位が低下し難く、ソースからの電子の注入が多くなら
ず電流増幅率hFSが小さい。
【0011】これに対してこの実施例の表面ゲート形S
ITはソースコンタクト領域8が複数個に分割されて各
ソースコンタクト領域8の面積が狭いので、ソース電極
7へのホールの流出が少なく、少ないホール注入でチャ
ネル領域9のホール密度を大きくすることができる。従
って、チャネル領域の電位が下がってソースからの電子
の注入が多くなり、電流増幅率hFSが向上する。
ITはソースコンタクト領域8が複数個に分割されて各
ソースコンタクト領域8の面積が狭いので、ソース電極
7へのホールの流出が少なく、少ないホール注入でチャ
ネル領域9のホール密度を大きくすることができる。従
って、チャネル領域の電位が下がってソースからの電子
の注入が多くなり、電流増幅率hFSが向上する。
【0012】又、ソースコンタクト領域8は分割されて
その面積が狭いが、ソース領域は分割されていないため
面積は広く、ソース電極7から流れ出る電子はソース領
域4を通って拡がって流れるため、素子内部で局所的に
電流が集中することはなく、素子の有効利用が計られて
電流容量の増大が可能となる。さらに、ソースコンタク
ト領域4を分割することによって電流の均一化が計ら
れ、素子発熱も均一化される。又、ソース領域4の面積
が広いため、オン状態のゲート・ソース間電圧VGSが小
さくなってドライブ損失が小さくなる。ただし、ソース
コンタクト領域8の面積を小さくするとコンタクト抵抗
が増大するため、実用的にはソースコンタクト領域の面
積としてはソース領域4の面積の50〜10%が適当で
ある。
その面積が狭いが、ソース領域は分割されていないため
面積は広く、ソース電極7から流れ出る電子はソース領
域4を通って拡がって流れるため、素子内部で局所的に
電流が集中することはなく、素子の有効利用が計られて
電流容量の増大が可能となる。さらに、ソースコンタク
ト領域4を分割することによって電流の均一化が計ら
れ、素子発熱も均一化される。又、ソース領域4の面積
が広いため、オン状態のゲート・ソース間電圧VGSが小
さくなってドライブ損失が小さくなる。ただし、ソース
コンタクト領域8の面積を小さくするとコンタクト抵抗
が増大するため、実用的にはソースコンタクト領域の面
積としてはソース領域4の面積の50〜10%が適当で
ある。
【0013】図3にソース領域4が3μm×100μm
のSITに1個のコンタクト面積が2μm×2μmであ
るソースコンタクト領域を多数設けたときのコンタクト
面積の割合に対する最大電流増幅率の変化を示す。図3
から明らかなように、コンタクト面積の減少に伴って電
流増幅率が増大する。 (実施例2)次に第2実施例を図4に従って説明する。
この実施例ではソース領域4とソース電極7とを直接接
合する代わりに、ソースコンタクト領域8と対応するソ
ース領域4の表面に荷電担体をトンネル注入するための
30Å程度の薄い絶縁膜(例えば、SiO2 )10を形
成し、該絶縁膜10を介してソース領域4とソース電極
7とが接合されている点が前記実施例と異なっており、
その他の構成は同じである。このようにソース領域4と
ソース電極7との間に薄い絶縁膜10を設けた場合は、
ソース領域4への電子の注入は行われるが、ホールのソ
ース電極への流出が抑制されてチャネル領域9のホール
密度が高くなり、ドレイン電流ID が大きくなって前記
実施例の表面ゲート形SITに比べ、さらに電流増幅率
hFSが向上する。
のSITに1個のコンタクト面積が2μm×2μmであ
るソースコンタクト領域を多数設けたときのコンタクト
面積の割合に対する最大電流増幅率の変化を示す。図3
から明らかなように、コンタクト面積の減少に伴って電
流増幅率が増大する。 (実施例2)次に第2実施例を図4に従って説明する。
この実施例ではソース領域4とソース電極7とを直接接
合する代わりに、ソースコンタクト領域8と対応するソ
ース領域4の表面に荷電担体をトンネル注入するための
30Å程度の薄い絶縁膜(例えば、SiO2 )10を形
成し、該絶縁膜10を介してソース領域4とソース電極
7とが接合されている点が前記実施例と異なっており、
その他の構成は同じである。このようにソース領域4と
ソース電極7との間に薄い絶縁膜10を設けた場合は、
ソース領域4への電子の注入は行われるが、ホールのソ
ース電極への流出が抑制されてチャネル領域9のホール
密度が高くなり、ドレイン電流ID が大きくなって前記
実施例の表面ゲート形SITに比べ、さらに電流増幅率
hFSが向上する。
【0014】なお、本発明は前記両実施例に限定される
ものではなく、例えば、ソースコンタクト領域8をソー
ス領域4の長手方向に延びる形状に分割したり、nチャ
ネルのSITに代えてpチャネルのSITに適用しても
よい。この場合ソース及びドレインがp型、ゲートがn
型となり、ホールが主たるキャリアとなる。
ものではなく、例えば、ソースコンタクト領域8をソー
ス領域4の長手方向に延びる形状に分割したり、nチャ
ネルのSITに代えてpチャネルのSITに適用しても
よい。この場合ソース及びドレインがp型、ゲートがn
型となり、ホールが主たるキャリアとなる。
【0015】
【発明の効果】以上詳述したように本発明によれば、高
い電流増幅率を得ることができ、しかも素子内部におい
て局所的な電流の集中を抑制することができる。
い電流増幅率を得ることができ、しかも素子内部におい
て局所的な電流の集中を抑制することができる。
【0016】又、請求項2に記載の発明では、ソース電
極へのホールの流出をさらに少なくでき、電流増幅率を
さらに向上させることができる。
極へのホールの流出をさらに少なくでき、電流増幅率を
さらに向上させることができる。
【図1】第1実施例の表面ゲート形SITの斜視図であ
る。
る。
【図2】同じくソース領域、ソースコンタクト領域等の
関係を示す平面図である。
関係を示す平面図である。
【図3】表面ゲート形SITの電流増幅率とソース領域
面積に対するソースコンタクト領域面積の割合との関係
を示す図である。
面積に対するソースコンタクト領域面積の割合との関係
を示す図である。
【図4】第2実施例の表面ゲート形SITの部分断面図
である。
である。
【図5】従来の表面ゲート形SITの斜視図である。
【図6】同じくソース領域、ソースコンタクト領域等の
関係を示す平面図である。
関係を示す平面図である。
4…ソース領域、5…ゲート領域、6,10…絶縁膜、
7…ソース電極、8…ソースコンタクト領域、9…チャ
ネル領域、D…ドレイン。
7…ソース電極、8…ソースコンタクト領域、9…チャ
ネル領域、D…ドレイン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 行彦 愛知県愛知郡長久手町大字長湫字横道41 番地の1株式会社 豊田中央研究所 内 (72)発明者 只野 博 愛知県愛知郡長久手町大字長湫字横道41 番地の1株式会社 豊田中央研究所 内 (56)参考文献 特開 平2−251176(JP,A) 特開 平1−270276(JP,A) 特開 平2−251177(JP,A) 特開 昭62−26849(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/80 H01L 29/812 H01L 21/338
Claims (2)
- 【請求項1】 表面ゲートタイプの静電誘導形半導体装
置において、ゲート領域にその周囲を囲まれた非分割の
ソース領域に対して、ソース電極を接合するソースコン
タクト領域が複数設けられている静電誘導形半導体装
置。 - 【請求項2】 前記ソース領域の表面部に荷電担体をト
ンネル注入させるための薄い絶縁膜を設けた請求項1に
記載の静電誘導形半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03106080A JP3086713B2 (ja) | 1991-05-10 | 1991-05-10 | 静電誘導形半導体装置 |
US07/877,700 US5304822A (en) | 1991-05-10 | 1992-05-01 | Static induction type semiconductor device with multiple source contact regions |
DE4215125A DE4215125C2 (de) | 1991-05-10 | 1992-05-08 | Statisches Induktions-Halbleitergerät |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03106080A JP3086713B2 (ja) | 1991-05-10 | 1991-05-10 | 静電誘導形半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04335579A JPH04335579A (ja) | 1992-11-24 |
JP3086713B2 true JP3086713B2 (ja) | 2000-09-11 |
Family
ID=14424601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03106080A Expired - Fee Related JP3086713B2 (ja) | 1991-05-10 | 1991-05-10 | 静電誘導形半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5304822A (ja) |
JP (1) | JP3086713B2 (ja) |
DE (1) | DE4215125C2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6153690A (en) | 1996-05-29 | 2000-11-28 | Rohm And Haas Company | Method of producing isocyanate-modified latex polymer |
US9269803B2 (en) | 2012-07-12 | 2016-02-23 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1914901A (zh) * | 2004-01-26 | 2007-02-14 | 皇家飞利浦电子股份有限公司 | 借助电话来遥控交互式电视 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS608628B2 (ja) * | 1976-07-05 | 1985-03-04 | ヤマハ株式会社 | 半導体集積回路装置 |
JPS5838938B2 (ja) * | 1976-08-03 | 1983-08-26 | 財団法人半導体研究振興会 | 半導体集積回路 |
US5175598A (en) * | 1978-01-06 | 1992-12-29 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor switching device |
JPH0810766B2 (ja) * | 1987-10-23 | 1996-01-31 | 松下電工株式会社 | 静電誘導半導体装置およびその製法 |
JP2538984B2 (ja) * | 1988-04-20 | 1996-10-02 | 株式会社豊田自動織機製作所 | 静電誘導形半導体装置 |
-
1991
- 1991-05-10 JP JP03106080A patent/JP3086713B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-01 US US07/877,700 patent/US5304822A/en not_active Expired - Fee Related
- 1992-05-08 DE DE4215125A patent/DE4215125C2/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6153690A (en) | 1996-05-29 | 2000-11-28 | Rohm And Haas Company | Method of producing isocyanate-modified latex polymer |
US9269803B2 (en) | 2012-07-12 | 2016-02-23 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE4215125A1 (de) | 1992-11-12 |
US5304822A (en) | 1994-04-19 |
JPH04335579A (ja) | 1992-11-24 |
DE4215125C2 (de) | 1999-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2773474B2 (ja) | 半導体装置 | |
US4717940A (en) | MIS controlled gate turn-off thyristor | |
JPH0491480A (ja) | 半導体装置 | |
US5428241A (en) | High breakdown voltage type semiconductor device | |
JPH02188967A (ja) | 半導体装置 | |
EP0424710B1 (en) | Thyristor and method of manufacturing the same | |
JP3356586B2 (ja) | 高耐圧横型mosfet半導体装置 | |
JPS6410102B2 (ja) | ||
JPH06104438A (ja) | 薄膜トランジスタ | |
JP3086713B2 (ja) | 静電誘導形半導体装置 | |
JPH027571A (ja) | 半導体装置 | |
JPH0656890B2 (ja) | 伝導度変調型たて型mos―fet | |
JP2513640B2 (ja) | 導電変調型mosfet | |
JPH07193232A (ja) | 電導度変調型トランジスタ | |
JP2538984B2 (ja) | 静電誘導形半導体装置 | |
JP3522440B2 (ja) | 薄膜半導体装置 | |
WO2022085765A1 (ja) | 半導体装置 | |
JPH02206174A (ja) | pチャンネル絶縁ゲート型バイポーラトランジスタ | |
JP3899157B2 (ja) | トンネル・トランジスタ | |
US4228444A (en) | Semiconductor device | |
JPS5933985B2 (ja) | 半導体装置 | |
JPH0191462A (ja) | 半導体スイッチング素子 | |
JPS62291179A (ja) | 二重拡散mosfet | |
JPS6024595B2 (ja) | 半導体装置及び注入論理型半導体集積回路 | |
JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |