JP2753001B2 - Method of changing design of semiconductor integrated circuit device - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体集積回路のレイアウト設計終了後に
発生するシステム変更に伴うレイアウト設計の変更に関
する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a change in layout design accompanying a system change that occurs after the layout design of a semiconductor integrated circuit is completed.

（従来の技術） 半導体集積回路のレイアウト設計には自動配置・配線
システムが多く利用されている。レイアウト設計に用い
る回路は、論理的な動作の検証及び予想配線長によるタ
イミング的な検証が行なわれており、レイアウト設計に
対してはここで得られた値から大きく外れないことが要
求される。(Prior Art) Automatic layout / wiring systems are often used for layout design of semiconductor integrated circuits. The circuit used for the layout design is verified for the logical operation and the timing is verified based on the estimated wiring length, and the layout design is required to not greatly deviate from the values obtained here.

一方、レイアウト設計の終了した回路に対しては、設
計基準違反を起こしていないかあるいは前述の電気的な
特性が予測値を満たしているか等について検証が行なわ
れる。これら設計検証作業には一般に多くの計算機リソ
ースを必要とする。On the other hand, for the circuit for which the layout design has been completed, verification is performed to determine whether a violation of the design standard has occurred or whether the above-described electrical characteristics satisfy the predicted value. These design verification tasks generally require many computer resources.

上述の設計検証作業により問題点を発見された場合に
は、レイアウト結果の一部変更あるいは再レイアウトが
余儀なくされる場合がある。また、レイアウトの対象と
なる回路そのものの変更による回路素子の追加あるいは
削除によるレイアウト結果の変更が指示される場合があ
る。実際の製品設計においては、システム設計後にレイ
アウト設計が開始するのではなく並行して進められる場
合が多く、このようなレイアウト設計後の設計変更は頻
繁に発生する可能性がある。この様な状況では、レイア
ウト結果に対する検証結果への影響を最小限にとどめて
システム側の設計変更をいかに効率よくレイアウトの変
更に反映させるかが重要となる。When a problem is found by the above-described design verification work, a partial change or re-layout of the layout result may be inevitable. Further, there is a case where an instruction is given to change the layout result by adding or deleting circuit elements by changing the circuit itself to be laid out. In actual product design, layout design is often performed in parallel rather than starting after system design, and such a design change after layout design may frequently occur. In such a situation, it is important to minimize the influence of the layout results on the verification results and to efficiently reflect the system-side design changes in the layout changes.

従来は、上記のような設計変更を行なう場合、グラフ
ィック・エディタによりインターラクティブに修正ある
いは変更を行なうか再度レイアウトをやり直すかのいず
れかの方法がとられていた。前者の方法の場合、人手に
よる修正のため多大の時間を必要とし誤りが混入する恐
れもある。一方、後者の場合には多くの計算機リソース
をかけて得られた検証結果が無駄になってしまうという
問題があった。この様なシステム変更に対応してレイア
ウト結果の変更を行なう場合には、変更作業前の検証結
果への影響を最小限に抑えるとともに、誤りの混入を防
ぎ、工数の節約を計る必要があり、そのためにはこれら
の作業を自動化する必要がある。Conventionally, when the above-described design change is performed, either a method of interactively correcting or changing the image using a graphic editor or a method of redoing the layout has been adopted. In the case of the former method, a large amount of time is required for manual correction, and errors may be mixed. On the other hand, in the latter case, there is a problem that the verification result obtained by using a lot of computer resources is wasted. When making changes to the layout results in response to such a system change, it is necessary to minimize the effect on the verification results before the change work, prevent errors, and reduce man-hours. For that purpose, it is necessary to automate these operations.

（発明が解決しようとする課題） 上述のように、従来は設計変更を行なう場合グラフィ
ック・エディタによるインターラクティブな修正．変更
を行なうか、再度レイアウトをやり直すかのいずれかの
方法がとられていたが、前者の場合、人手による修正の
ため多大の時間を必要とし誤りが混入する恐れがあっ
た。一方、後者の場合には多くの計算機リソースをかけ
て得られた検証結果が無駄になってしまうという問題が
あった。(Problems to be Solved by the Invention) As described above, conventionally, in the case of making a design change, interactive modification using a graphic editor. Either a change is made or the layout is redone again. However, in the former case, a large amount of time is required for manual correction and errors may be mixed. On the other hand, in the latter case, there is a problem that the verification result obtained by using a lot of computer resources is wasted.

本発明は、上記のようにイレイアウト設計終了後に発
生する設計変更に対してレイアウト結果の変更を自動で
行なう手段を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a means for automatically changing a layout result in response to a design change that occurs after the completion of layout design as described above.

〔発明の構成〕[Configuration of the invention]

（課題を解決するための手段） 本発明は、レイアウト設計の終了した回路に対して所
望の回路変更に対するレイアウトの変更、特にセルの追
加に関し、最適なセルの挿入位置の算出と追加およびセ
ル追加のための部分再レイアウトの処理方法を与える。(Means for Solving the Problems) The present invention relates to a layout change with respect to a desired circuit change with respect to a circuit for which layout design has been completed, particularly to the addition of a cell. Gives a method of processing partial relayout for

即ち、本発明ではセルを追加するための領域として、
当該セルと接続関係のある端子群より構成される最小矩
形領域を設定する。そして既配置セルを移動する事なく
セルの追加が可能な場合には、当該領域内に当該セルを
追加する。当該領域内の既配置セルを移動する事なくセ
ルの追加は出来ないが領域の大きさとしては当該セルを
収容可能な場合には当該領域内の部分再レイアウトを行
なう。この場合には、まず当該領域の境界条件つまり矩
形領域の境界に仮想的な端子を設定した後、領域内のセ
ルをすべて未配置化し、追加セルも含めて部分的な再レ
イアウトを実行する。当該領域に当該セルを収容出来な
い場合には、矩形領域の大きさを拡大して上記と同様の
処理を繰り返し実行する。That is, in the present invention, as an area for adding a cell,
A minimum rectangular area composed of a terminal group connected to the cell is set. If the cell can be added without moving the already-arranged cell, the cell is added in the area. A cell cannot be added without moving an existing cell in the area, but if the area can accommodate the cell, a partial relayout in the area is performed. In this case, first, a virtual terminal is set at the boundary condition of the area, that is, at the boundary of the rectangular area, then all the cells in the area are left unplaced, and a partial re-layout is performed including the additional cells. If the cell cannot be accommodated in the area, the size of the rectangular area is enlarged and the same processing as described above is repeatedly executed.

（作用） 本発明によれば、追加すべきセルの配置位置を当該セ
ルと接続関係のある端子群から構成される最小矩形領域
とするためレイアウト変更領域を最小限にとどめること
ができ、かつ追加したセルに関係する配線の長さも十分
に短く出来る。また、この手段により設定した領域内に
当該セルが配置出来ない場合には当該領域を拡大する
が、いずれの場合も当該セルと接続関係のある端子群か
ら構成される矩形領域内が最悪でもその周辺である。(Operation) According to the present invention, the layout change area can be minimized because the location of the cell to be added is the minimum rectangular area composed of the terminal group connected to the cell. The length of the wiring related to the selected cell can be sufficiently reduced. If the cell cannot be arranged in the area set by this means, the area is enlarged, but in any case, the worst case is within the rectangular area composed of the terminal group connected to the cell. It is around.

以上のレイアウト変更処理はすべて自動で実行するた
めに誤りの混入はなく、かつレイアウト結果の変更箇所
も最小限に抑えているために多大な計算時間をかけて得
られた検証結果への影響を最小限に抑えることが出来
る。All of the above layout change processes are executed automatically, so that no errors are mixed, and the layout results are minimized to minimize the impact on the verification results obtained over a long calculation time. Can be minimized.

（実施例） 以下、第１図，第２図および第３図を参照して、本発
明の具体的な実施例について説明する。(Example) Hereinafter, a specific example of the present invention will be described with reference to FIG. 1, FIG. 2, and FIG.

第１図は、設計変更処理手順を表わすフローチャート
である。FIG. 1 is a flowchart showing a design change processing procedure.

まず、追加するセル毎に当該セルと接続関係のある信
号に対し接続する端子の位置を求める。第２図では21,2
2,23が該当する端子である。次に、得られた各信号毎に
接続する端子より構成される矩形の端点の座標を求め第
２図の41,42,43で示す様な対応する区間を求める。以上
の操作がすべての信号に対して終了したら、上で求めた
すべての信号の少なくとも一方の端点を含むような区間
をＸ軸あるいはＹ軸上で求める。以下では、端点のＸ座
標で考える。First, for each cell to be added, the position of a terminal connected to a signal having a connection relation with the cell is determined. In Fig. 2, 21,2
2,23 are the corresponding terminals. Next, the coordinates of the end points of the rectangle constituted by the terminals connected to each of the obtained signals are obtained, and the corresponding sections as indicated by 41, 42, and 43 in FIG. 2 are obtained. When the above operation is completed for all signals, a section including at least one end point of all the signals obtained above is obtained on the X axis or the Y axis. In the following, the X coordinate of the end point is considered.

まず、Ｘ座標の最も小さい端点を持つものから始めて
上述のようにすべての信号の少なくとも一方の端点を含
むような区間を求める。第２図では、まず31がＸ座標の
最も小さい端点を含み、かつすべての信号の少なくとも
一方の端点を含む区間である。上記処理により得られた
Ｘ軸上の区間をＹ軸上へ展開し２次元の領域を設定す
る。Ｙ軸方向の長さは、上記処理で求めた各信号毎に接
続する端子の外接矩形の下端点、上端点の中で最小値と
最大値で挟まれる最長区間とする。第２図では、51が各
信号毎に求めたＹ軸上の最長区間である。First, a section including at least one end point of all signals is obtained as described above, starting from the one having the smallest end point of the X coordinate. In FIG. 2, reference numeral 31 denotes a section including the smallest end point of the X coordinate and including at least one end point of all signals. The section on the X axis obtained by the above processing is expanded on the Y axis to set a two-dimensional area. The length in the Y-axis direction is the longest section between the minimum value and the maximum value among the lower end point and the upper end point of the circumscribed rectangle of the terminal connected to each signal obtained in the above processing. In FIG. 2, reference numeral 51 denotes the longest section on the Y-axis obtained for each signal.

次に、この領域内で既配置セルを移動する事なく追加
セルを配置可能かどうかの判定を行なう。既配置セルを
移動する事なく追加セルを配置可能な場合には、そこに
当該セルを配置した後配線処理を施して処理を終了す
る。既配置セルを移動する事なく追加セルを配置する事
は出来ないが、スペース的には追加セルを挿入するのに
十分な場合には、当該領域の境界条件を設定し、既配置
セルをすべて未配置状態にして当該領域内で再レイアウ
トを行なう。このとき当該領域の境界条件は、領域境界
を横切るすべての信号に対応した仮想的な端子を設定す
ることによって求める。この様にして得られた境界条件
のもとで、追加セルも含めて当該領域内で再レイアウト
を実行する。第３図にこの様子を示す。第３図で71が矩
形領域界上の仮想的な端子であり72は追加セルと接続関
係のある端子、81が境界条件を含んだ再レイアウト対象
領域である。Next, it is determined whether or not an additional cell can be arranged without moving the already arranged cell in this area. If an additional cell can be placed without moving the already placed cell, the cell is placed there, and then a wiring process is performed, and the process is terminated. Although it is not possible to place additional cells without moving the placed cells, but if space is sufficient to insert additional cells, set the boundary conditions for the area and delete all the placed cells. The layout is set to the non-arranged state and the layout is performed in the area. At this time, the boundary condition of the area is determined by setting virtual terminals corresponding to all signals crossing the area boundary. Under the boundary conditions obtained in this way, the layout is executed again in the area including the additional cell. FIG. 3 shows this state. In FIG. 3, reference numeral 71 denotes a virtual terminal on the boundary of the rectangular area, reference numeral 72 denotes a terminal connected to the additional cell, and reference numeral 81 denotes a relayout target area including a boundary condition.

スペース的にも追加セルを配置することが出来ない場
合には、再レイアウト対象領域を拡大して上記と同様の
処理を繰り返し実行する。再レイアウト対象領域の拡大
は、現在の矩形を構成するＸ軸上の区間を第２図の31区
間とすると、次の区間は図２の区間43の右端点を含む区
間32とする。その次は、区間42の右端点）42を含む区間
33とし、以下同様である。If additional cells cannot be arranged even in terms of space, the re-layout target area is enlarged and the same processing as described above is repeatedly executed. Assuming that the section on the X-axis forming the current rectangle is section 31 in FIG. 2, the next section is section 32 including the right end point of section 43 in FIG. The next section is the section containing the right end point of section 42) 42
33, and so on.

以上の実施例では、矩形領域を設定するための単位区
間として信号毎に接続する端子の端点ではさまれる区間
として、それら区間内に含まれる端子の位置については
考慮していないが、詳細な処理を行なう場合には信号毎
の区間ではなく各端子の位置情報を用いてもよい。In the above embodiment, as a unit section for setting a rectangular area, as a section sandwiched between the end points of the terminals connected for each signal, the positions of the terminals included in those sections are not taken into consideration. In this case, the position information of each terminal may be used instead of the section for each signal.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明によれば、レイアウト設計終了
後に発生した設計変更に対して、既設計部分の変更を行
なうことなく設計変更に伴うセル追加だけで済むか、あ
るいは既設計部分の変更を最小限に抑えたレイアウト設
計の変更が可能である。このことは、設計済みのレイア
ウト結果情報を最大限に活用することができることを表
わしており、レイアウト結果の再検証にかかる手間を少
なくすることが可能となる。As described above, according to the present invention, with respect to a design change that has occurred after the layout design has been completed, it is only necessary to add cells due to the design change without changing the already designed portion, or to change the already designed portion. It is possible to change the layout design to a minimum. This means that the designed layout result information can be utilized to the maximum extent, and it is possible to reduce the labor required for re-verifying the layout result.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例に係わる設計変更処理手順を
表わすフローチャート，第２図は本発明の一実施例によ
る矩形領域の設定方法および領域の拡大方法を説明する
ための図、第３図は再レイアウト対象領域の設定方法を
表わす図である。 11……半導体基盤、 21,22,23……追加セルと接続関係のある既配置セルの端
子、 31,32,33,34……矩形領域を構成するＸ軸上の区間、 41,42,43……各信号毎のＸ軸上の端点で挟まれる区間、 51……各信号毎に求めたＹ軸上の端点の最大区間、 61……矩形領域、 71……追加セルと接続関係のある端子、 72……矩形領域境界辺上を横切る信号に対する仮想的な
端子、 81……再レイアウト対象領域IX。FIG. 1 is a flowchart showing a design change processing procedure according to an embodiment of the present invention. FIG. 2 is a diagram for explaining a method of setting a rectangular region and a method of enlarging the region according to an embodiment of the present invention. The figure shows a method for setting a re-layout target area. 11: Semiconductor substrate, 21, 22, 23 ... Terminals of already placed cells that are connected to additional cells 31, 32, 33, 34 ... Sections on the X-axis constituting a rectangular area, 41, 42, 43: section between the end points on the X-axis of each signal; 51: maximum section of the end point on the Y-axis obtained for each signal; 61: rectangular area; 71: connection relationship with additional cells A certain terminal, 72 ... A virtual terminal for a signal crossing over a rectangular area boundary side, 81 ... Relayout target area IX.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】半導体基板上に複数の論理セルを配置し各
論理セル間を配線することにより所望の回路を実現する
半導体集積回路装置を製造する際に、設計済みのレイア
ウト結果に対して設計変更に対応したセルの追加を行う
にあたり、追加セルと接続関係のあるレイアウト済みの
セル端子の集合を求め、この集合の中からすべての信号
に対する端子を少なくとも各１つは含むような矩形領域
を構成し、当該領域内に追加セルを配置することを特徴
とする半導体集積回路装置の設計変更方法。When manufacturing a semiconductor integrated circuit device that realizes a desired circuit by arranging a plurality of logic cells on a semiconductor substrate and wiring between the logic cells, a design is performed based on a designed layout result. In adding a cell corresponding to the change, a set of laid-out cell terminals having a connection relationship with the added cell is obtained, and a rectangular area including at least one terminal for all signals from the set is determined. A method of changing the design of a semiconductor integrated circuit device, comprising: arranging an additional cell in the region. 【請求項２】前記矩形領域に追加セルを配置する際に、
当該領域内の既配置セルを移動させることなく追加セル
を配置することは出来ないが、既配置セルを移動させれ
ば追加セルを収容するスペースが確保出来る場合には、
既配置セルをすべて未配置化し、追加セルも含めて再レ
イアウトを行うことを特徴とする請求項１記載の半導体
集積回路の設計変更方法。2. When arranging an additional cell in the rectangular area,
Although it is not possible to arrange additional cells without moving the already arranged cells in the area, if moving the arranged cells can secure a space for accommodating the additional cells,
2. The method according to claim 1, wherein all the arranged cells are unplaced and the layout is performed again including the additional cells.