JP2746083B2 - Ｄ／ａ変換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＤ／Ａ（ディジタル／ア
ナログ）変換回路に関し、特に線形動作領域と飽和動作
領域とを有するＤ／Ａ変換回路に関する。

【０００２】

【従来の技術】入力されたディジタルデータの数値をア
ナログデータに変換した結果に線形領域と飽和領域とが
存在するＤ／Ａ変換回路が知られている。このＤ／Ａ変
換回路は、図２に示されているように、入力ディジタル
データの数値に比例したアナログ電圧を出力する線形動
作領域と、入力ディジタルデータの数値に関係なく一定
レベルの正電圧又は負電圧を出力する飽和動作領域とか
らなる変換特性を有するのである。すなわち、「０００
…０」を中心としたある範囲の値のディジタルデータが
入力された場合は、Ｄ／Ａ変換を行うように動作する。
一方、その範囲以外の値のディジタルデータが入力され
た場合は、正電圧に飽和した最大のアナログ電圧又は負
電圧に飽和した最大のアナログ電圧を出力するように動
作するのである。

【０００３】なお、入力ディジタルデータの最上位ビッ
ト（ＭＳＢ）は符号ビットであり、「０」のとき正の
数、「１」のとき負の数であることを示す。つまり、
「１１１…１」は＋１１…１を示し、「０１１…１」は
−１１…１を示している。

【０００４】このＤ／Ａ変換回路は主としてサーボ機構
の位置制御に用いられる。例えば、人工衛星に搭載され
るカメラに走査ミラーを設け、このミラーを回転駆動し
て地表を撮像する場合に、そのミラーの回転角度を正し
く制御する必要がある。この回転角度を制御する場合に
おいて、目標の位置（基準位置）と実際の位置（検出し
た位置）との位置誤差データが入力された場合における
回転駆動出力の値が図２に示されているような特性とな
る。

【０００５】飽和動作領域を有する理由は以下の通りで
ある。すなわち、位置誤差０．１度に対して１Ｖの電圧
を出力するものとすると、位置誤差１０度では１００
Ｖ、位置誤差１００度では１ＫＶを出力することとなり
現実的ではない。そこで、ある範囲以外の値に対して
は、Ｄ／Ａ変換を行わず、一定レベルの正電圧又は負電
圧を出力するのである。

【０００６】次に、このＤ／Ａ変換回路の構成について
説明する。

【０００７】図３は線形動作領域と飽和動作領域とを有
するＤ／Ａ変換回路の構成を示すブロック図である。図
において、Ｄ／Ａ変換回路は、基準位置θに対する検出
位置φの誤差を出力する減算部２１と、この誤差出力を
予め定められた基準値と比較することにより予め定めら
れた範囲内の値か否か判別する比較部２２と、この判別
結果に応じて誤差出力及び一定出力を択一的に送出する
セレクタ２３と、このセレクタの出力をディジタル／ア
ナログ変換するＤ／Ａ変換部２４とを含んで構成されて
いる。なお、Ｄ／Ａ変換部２４は周知のＤ／Ａコンバー
タＩＣを含むバイポーラ型（符号付きのディジタルデー
タをアナログデータに変換可能）のＤ／Ａ変換部であ
り、必要であれば補数に変換した後、Ｄ／Ａ変換を行
う。

【０００８】ここで、従来、セレクタ２３は図４に示さ
れているように、誤差データであるディジタルデータＡ
の各ビットに対応する数だけ設けられたナンド回路群Ｅ
を有し、このナンド回路群Ｅが、比較部２２による判別
結果Ｃ及びＤに応じてディジタルデータＢを送出するも
のである。すなわち、ディジタルデータＡの各ビットを
一方の入力とし、判別結果Ｃ、Ｄを他方の入力とする２
入力ナンド回路群によって構成されているのである。

【０００９】このセレクタ２３によると、判別結果Ｃ及
びＤが共に「１」であれば、ディジタルデータＡをディ
ジタルデータＢとして送出する。これにより、ディジタ
ルデータＢがＤ／Ａ変換部２４においてアナログ電圧に
変換される。

【００１０】一方、判別結果Ｃが「０」で判別結果Ｄが
「１」であればオール「０」のディジタルデータＢを送
出し、判別結果Ｃが「１」で判別結果Ｄが「０」であれ
ばオール「１」のディジタルデータＢを送出する。これ
により、Ｄ／Ａ変換部２４からはディジタルデータＢが
オール「１」であれば最大電圧、ディジタルデータＢが
オール「０」であれば最小電圧が送出される。

【００１１】ここで、比較部２２においては、誤差出力
の全ビットではなく上位の数ビットを基準値と比較する
構成にしても良い。この場合、比較されない下位のビッ
トは、そのままセレクタ２３に入力されることになる。
なお、比較部２２は、判別結果Ｃ及びＤが共に「０」に
ならないように構成されるものとする。

【００１２】

【発明が解決しようとする課題】上述した従来のＤ／Ａ
変換回路においては、誤差出力が予め定められた範囲内
の値であるか否かの判別結果に応じて誤差出力及び一定
出力を択一的に送出するセレクタが、２入力ナンド回路
群によって構成されていた。このナンド回路はデータ１
ビットに対して２つ使用されている。したがって、デー
タ２ビットを信号処理するためには、例えば、ＮＥＣ社
のＩＣであるμＰＤ４０１１Ｂ（ナンド回路４個内蔵）
が１個必要である。よって、図４に示されているセレク
タでは、上記μＰＤ４０１１Ｂを６個使用して１２ビッ
トの信号処理を行うことになる。

【００１３】この場合、信号処理すべきビット数が増加
すると、それに伴って必要とするＩＣの数が増大するこ
とになる。このことは、人工衛星に搭載する機器にとっ
てはコスト面から不都合であるという欠点があり、部品
点数を削減することが望まれていた。

【００１４】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はより少ない部品点
数で線形動作領域と飽和動作領域とを実現することので
きるＤ／Ａ変換回路を提供することである。

【００１５】

【課題を解決するための手段】本発明によるＤ／Ａ変換
回路は、Ｎ（Ｎは正の整数、以下同じ）ビットの入力デ
ィジタルデータの値が所定範囲内の値であるか否かを識
別する識別手段と、この識別結果が前記所定範囲内の値
であることを示したときその値を送出し、前記所定範囲
内の値でないとき前記識別結果に応じて第１の値と該第
１の値の反転値である第２の値とを択一的に送出する選
択手段と、この選択手段の出力をアナログデータに変換
する変換手段とを有するＤ／Ａ変換回路であって、前記
選択手段は、前記Ｎビットのディジタルデータが入力さ
れた第１の入力端子群と、前記Ｎビット全てに前記第１
の値が入力された第２の入力端子群と、前記識別結果が
前記所定範囲内の値でないときその識別結果に応じて前
記第２の入力端子群への入力と前記第２の値とを択一的
に送出する送出手段とを含むセレクタＩＣパッケージで
あることを特徴とする。

【００１６】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１７】図１は本発明によるＤ／Ａ変換回路の一実
施例におけるセレクタの構成を示すブロック図であり、
図４と同等部分は同一符号により示されている。図にお
いて、本発明の一実施例のＤ／Ａ変換回路におけるセレ
クタは、セレクタＩＣ１１〜１３により構成されてい
る。例えば、テキサスインスツルメンツ社のＩＣである
ＳＮ７４ＨＣ１５７を用いることができる。

【００１８】これらセレクタＩＣは、セレクト端子ＳＥ
Ｌへの制御信号の値に応じて入力端子１Ａ〜４Ａへの入
力データと入力端子１Ｂ〜４Ｂへの入力データとを択一
的に出力端子１Ｙ〜４Ｙに送出するものである。本例で
は、セレクト端子ＳＥＬへの制御入力である判別結果Ｃ
の値が「０」のとき入力端子１Ａ〜４Ａへの入力データ
を出力端子１Ｙ〜４Ｙに送出し、「１」のとき入力端子
１Ｂ〜４Ｂへの入力データを出力端子１Ｙ〜４Ｙに送出
するものとする。

【００１９】ここで、各セレクタＩＣの入力端子１Ｂ〜
４Ｂはプルアップされているため、セレクト端子ＳＥＬ
への制御信号の値が「０」のときには、出力端子１Ｙ〜
４Ｙの全てに「１」が送出されることになる。

【００２０】また、これらセレクタＩＣにはストローブ
端子ＳＴＲが設けられており、このストローブ端子ＳＴ
Ｒへの入力が「１」のときには他の端子への入力データ
にかかわらずオール「０」を出力端子１Ｙ〜４Ｙに送出
する。

【００２１】よって、判別結果Ｃが「０」で判別結果Ｄ
が「０」のときには、入力端子１Ａ〜４Ａへの入力デー
タが出力端子１Ｙ〜４Ｙに送出される。また、判別結果
Ｃが「１」で判別結果Ｄが「０」のときには、入力端子
１Ｂ〜４Ｂへの入力データ、すなわちオール「１」が出
力端子１Ｙ〜４Ｙに送出される。

【００２２】なお、本実施例では、判別結果Ｃ及びＤが
共に「１」にならないように比較部が構成されているも
のとする。

【００２３】以上により、判別結果Ｃ，Ｄが共に「０」
のときには入力端子１Ａ〜４Ａへの入力データが、
「１」、「０」のときにはオール「１」が、「０」、
「１」のときにはオール「０」が送出されることにな
る。

【００２４】このように、ストローブ端子等、出力をオ
ール「０」（クリア状態）にする制御端子を有するセレ
クタＩＣを用いて入力の片側をプルアップしておけば、
少ない部品数でセレクタを構成できることになる。本実
施例では上記のＳＮ７４ＨＣ１５７を３個用いることに
より、１２ビットの信号処理を行うことができる。

【００２５】なお、必要であれば、出力をオール「１」
にする制御端子を有するセレクタＩＣを用いて、入力の
片側をプルダウンしても、同様に少ない部品数でセレク
タを構成できる。

【００２６】また、本実施例におけるＤ／Ａ変換部はバ
イポーラ型であるが、ユニポーラ型としても良いことは
明白である。

【００２７】さらにまた、本Ｄ／Ａ変換回路は人工衛星
にかぎらず、線形動作領域と飽和動作領域とをより少な
い部品点数で実現する場合に広く適用できることは明白
である。

【００２８】

【発明の効果】以上説明したように本発明は、Ｎビット
のディジタルデータが入力された第１の入力端子群と、
Ｎビット全てにある値が入力された第２の入力端子群
と、識別結果が所定範囲内の値でないときその結果に応
じて第２の入力端子群への入力及びその入力値の反転値
を択一的に送出する機能と有するセレクタＩＣを用いて
Ｄ／Ａ変換回路を構成することにより、より少ない部品
点数で線形動作領域と飽和動作領域とを実現できるＤ／
Ａ変換回路を構成できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例によるＤ／Ａ変換回路のセレク
タの構成を示すブロック図である。

【図２】線形動作領域と飽和動作領域とを有するＤ／Ａ
変換回路の動作を示す特性図である。

【図３】図２の動作特性を実現するＤ／Ａ変換回路の構
成を示すブロック図である。

【図４】従来のＤ／Ａ変換回路のセレクタの構成を示す
ブロック図である。

【符号の説明】

１１〜１３ セレクタＩＣ ２１ 減算部 ２２ 比較部 ２３ セレクタ ２４ Ｄ／Ａ変換部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 Ｎ（Ｎは正の整数、以下同じ）ビットの
   入力ディジタルデータの値が所定範囲内の値であるか否
   かを識別する識別手段と、この識別結果が前記所定範囲
   内の値であることを示したときその値を送出し、前記所
   定範囲内の値でないとき前記識別結果に応じて第１の値
   と該第１の値の反転値である第２の値とを択一的に送出
   する選択手段と、この選択手段の出力をアナログデータ
   に変換する変換手段とを有するＤ／Ａ変換回路であっ
   て、前記選択手段は、前記Ｎビットのディジタルデータ
   が入力された第１の入力端子群と、前記Ｎビット全てに
   前記第１の値が入力された第２の入力端子群と、前記識
   別結果が前記所定範囲内の値でないときその識別結果に
   応じて前記第２の入力端子群への入力と前記第２の値と
   を択一的に送出する送出手段とを含むセレクタＩＣパッ
   ケージであることを特徴とするＤ／Ａ変換回路。
2. 【請求項２】 前記第２の入力端子群の全てはプルアッ
   プ又はプルダウンされて前記第１の値に設定され、前記
   選択手段は前記識別結果に応じて自出力が全て同一の値
   となるクリア状態になることにより前記第２の値を出力
   するよう構成されていることを特徴とする請求項１記載
   のＤ／Ａ変換回路。