JP2743846B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2743846B2 JP2743846B2 JP6239626A JP23962694A JP2743846B2 JP 2743846 B2 JP2743846 B2 JP 2743846B2 JP 6239626 A JP6239626 A JP 6239626A JP 23962694 A JP23962694 A JP 23962694A JP 2743846 B2 JP2743846 B2 JP 2743846B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- synchronization
- signal
- frame
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、伝送系の同期に使用す
る位相同期回路に関し、とくにバス上を、複数のクロッ
ク情報によって動作するフレームが伝送される伝送系に
おいて、クロック同期に使用する、位相同期回路に関す
る。
る位相同期回路に関し、とくにバス上を、複数のクロッ
ク情報によって動作するフレームが伝送される伝送系に
おいて、クロック同期に使用する、位相同期回路に関す
る。
【0002】
【従来の技術】ここで伝送系とは、距離の長短を問わ
ず、電気/光などの伝送媒体を問わず、また有線と無線
とを問わず、情報を伝達する系を言う。したがってバス
とは、複数の送受信局が共有する伝送線路だけでなく、
複数の送受信局が共用する空間などを含む。
ず、電気/光などの伝送媒体を問わず、また有線と無線
とを問わず、情報を伝達する系を言う。したがってバス
とは、複数の送受信局が共有する伝送線路だけでなく、
複数の送受信局が共用する空間などを含む。
【0003】伝送系においては、同期方式が伝送品質、
伝送効率およびコストなどに大きな影響を与える。とく
に複数の送受信機がバスを介して伝送を行う伝送系にお
いては、与えられた伝送仕様に対応して、適切な同期方
式を選択することが重要である。
伝送効率およびコストなどに大きな影響を与える。とく
に複数の送受信機がバスを介して伝送を行う伝送系にお
いては、与えられた伝送仕様に対応して、適切な同期方
式を選択することが重要である。
【0004】一般に同期は、各伝送ビットを識別するク
ロック同期(ビット同期とも呼ぶ)と、フレームの開始
/終了を識別するフレーム同期とから成る。クロック同
期を取るためのクロック情報は、必ずしも独立したクロ
ック信号でなくてもよい。データ信号などにクロック情
報が含まれている場合には、データ信号などに含まれて
いるクロック情報を抽出して利用することができる。
ロック同期(ビット同期とも呼ぶ)と、フレームの開始
/終了を識別するフレーム同期とから成る。クロック同
期を取るためのクロック情報は、必ずしも独立したクロ
ック信号でなくてもよい。データ信号などにクロック情
報が含まれている場合には、データ信号などに含まれて
いるクロック情報を抽出して利用することができる。
【0005】クロック同期の取り方には、各フレーム毎
に同期を更新する方式(以下更新同期と呼ぶ)と、継続
的に同期を取り続ける方式(以下継続同期と呼ぶ)とが
ある。
に同期を更新する方式(以下更新同期と呼ぶ)と、継続
的に同期を取り続ける方式(以下継続同期と呼ぶ)とが
ある。
【0006】更新同期における一般的なフレーム構成を
図7に示す。各フレームの開始時に、送信局からクロッ
ク同期信号PAを送信し、受信局はこのクロック同期信
号PAによってクロック同期を確立する。次いで送信局
からフレーム開始同期信号SYSを送り、受信局はこの
フレーム開始同期信号SYSによってフレーム同期を確
立する。しかる後に送信局からデータ信号DTを送り、
これを受信局が受信する。フレームの終了は、送信局か
らフレーム終了同期信号SYFを送り、受信局がこれを
検知する。
図7に示す。各フレームの開始時に、送信局からクロッ
ク同期信号PAを送信し、受信局はこのクロック同期信
号PAによってクロック同期を確立する。次いで送信局
からフレーム開始同期信号SYSを送り、受信局はこの
フレーム開始同期信号SYSによってフレーム同期を確
立する。しかる後に送信局からデータ信号DTを送り、
これを受信局が受信する。フレームの終了は、送信局か
らフレーム終了同期信号SYFを送り、受信局がこれを
検知する。
【0007】フレーム構成は図7に示す他、各種のバリ
エーションがあるが、何れにしても同期情報を送るオー
バーヘッドのために、実効のデータ伝送効率が低下す
る。
エーションがあるが、何れにしても同期情報を送るオー
バーヘッドのために、実効のデータ伝送効率が低下す
る。
【0008】更新同期の変形であり最も簡単な同期方式
に、調歩同期方式(別名非同期式)がある。これを図8
に示す。スタートビットSTとストップビットSPの2
ビットで、クロック同期とフレーム同期の両方を取るこ
とができる。スタートビットSTとストップビットSP
とに挟まれてデータDTが送られる。簡単でしかも伝送
効率が高いという特徴を有する。その代り同期の信頼性
が低く伝送品質が劣るという欠点を有する。この調歩同
期方式と類似な同期方式も各種使用されている。
に、調歩同期方式(別名非同期式)がある。これを図8
に示す。スタートビットSTとストップビットSPの2
ビットで、クロック同期とフレーム同期の両方を取るこ
とができる。スタートビットSTとストップビットSP
とに挟まれてデータDTが送られる。簡単でしかも伝送
効率が高いという特徴を有する。その代り同期の信頼性
が低く伝送品質が劣るという欠点を有する。この調歩同
期方式と類似な同期方式も各種使用されている。
【0009】継続同期においては、マスター局(特定の
送信局が兼ねる場合も多い)からクロック同期信号(ま
たはクロック情報を含む信号)を継続的に(ただし連続
とは限らない)送信し、一般の送受信局は、そのクロッ
ク同期信号(またはクロック情報を含む信号)に同期し
て送受信を行う。伝送系のスタートアップ時(一般には
パワオン時)に1回だけクロック同期を確立すれば良
い。以降はクロック同期が継続され、各フレーム毎にク
ロック同期を確立する必要がないから、伝送効率が高
い。多数のフレームが継続的に逐次伝送されるサイクリ
ック伝送などに適した方式である。
送信局が兼ねる場合も多い)からクロック同期信号(ま
たはクロック情報を含む信号)を継続的に(ただし連続
とは限らない)送信し、一般の送受信局は、そのクロッ
ク同期信号(またはクロック情報を含む信号)に同期し
て送受信を行う。伝送系のスタートアップ時(一般には
パワオン時)に1回だけクロック同期を確立すれば良
い。以降はクロック同期が継続され、各フレーム毎にク
ロック同期を確立する必要がないから、伝送効率が高
い。多数のフレームが継続的に逐次伝送されるサイクリ
ック伝送などに適した方式である。
【0010】しかし継続同期を有効に適用するためには
多くの制約がある。たとえば双方向バスにおいては、バ
ス上には上り信号と下り信号とがあり、両者は別のクロ
ック情報で動作しなければならない。1回線のバスで上
り信号と下り信号とを共用するときは、上り信号と下り
信号とが切り換わる毎に、クロック同期を取り直して同
期を確立することになる。一般にこの切り換わりは頻繁
であり、伝送系のスタートアップ時に1回だけクロック
同期を確立すれば良いという特徴は、失われてしまう。
多くの制約がある。たとえば双方向バスにおいては、バ
ス上には上り信号と下り信号とがあり、両者は別のクロ
ック情報で動作しなければならない。1回線のバスで上
り信号と下り信号とを共用するときは、上り信号と下り
信号とが切り換わる毎に、クロック同期を取り直して同
期を確立することになる。一般にこの切り換わりは頻繁
であり、伝送系のスタートアップ時に1回だけクロック
同期を確立すれば良いという特徴は、失われてしまう。
【0011】クロック同期においては、伝送品質を高く
する目的で、位相同期回路(PLL回路)が使用される
ことが多い。伝送においては、伝送途中に発生する伝送
波形の歪みに起因して、受信した信号にジッタ(時間的
なバラツキ)が発生する。受信側でこのバラツキを補償
して、バラツキの無いきれいなクロックを抽出するため
に、位相同期回路が使用される。従来は位相同期回路は
アナログ回路であったため、位相同期回路が同期を確立
するための時間(引き込み時間)が非常に長いという欠
点があった。
する目的で、位相同期回路(PLL回路)が使用される
ことが多い。伝送においては、伝送途中に発生する伝送
波形の歪みに起因して、受信した信号にジッタ(時間的
なバラツキ)が発生する。受信側でこのバラツキを補償
して、バラツキの無いきれいなクロックを抽出するため
に、位相同期回路が使用される。従来は位相同期回路は
アナログ回路であったため、位相同期回路が同期を確立
するための時間(引き込み時間)が非常に長いという欠
点があった。
【0012】最近では位相同期回路にデイジタル回路が
採用され、同期を確立のための時間は著しく短縮されて
いる。しかしそれでも、クロック同期を確立するために
は数十ビットを必要とするものが多く、短いものでも1
0ビット程度は必要とする。図7に示したクロック同期
信号PAは、位相同期回路を使用しているために必要な
ことが多い。
採用され、同期を確立のための時間は著しく短縮されて
いる。しかしそれでも、クロック同期を確立するために
は数十ビットを必要とするものが多く、短いものでも1
0ビット程度は必要とする。図7に示したクロック同期
信号PAは、位相同期回路を使用しているために必要な
ことが多い。
【0013】位相同期回路を使用すると、更新同期方式
や、上り信号と下り信号が頻繁に交代する継続同期等に
おいては、同期確立のための時間(引き込み時間)を必
要とするから、伝送効率の低下が大きい。とくにフレー
ムのデータ長が短いときは、伝送効率の低下が著しい。
や、上り信号と下り信号が頻繁に交代する継続同期等に
おいては、同期確立のための時間(引き込み時間)を必
要とするから、伝送効率の低下が大きい。とくにフレー
ムのデータ長が短いときは、伝送効率の低下が著しい。
【0014】以上から1回線のバス上に、たとえば上り
情報と下り情報のように、複数のクロック情報に同期す
るフレームを伝送する伝送系においては、伝送品質、伝
送効率および簡単さ(したがってコスト)を同時に満足
する同期方式は存在しなかった。調歩同期方式またはこ
れと類似の方式は、簡単さと伝送効率の点では優れてい
るが、伝送品質の点で劣る。伝送品質を高めるために位
相同期回路を使用すれば、伝送効率の低下が問題にな
る。
情報と下り情報のように、複数のクロック情報に同期す
るフレームを伝送する伝送系においては、伝送品質、伝
送効率および簡単さ(したがってコスト)を同時に満足
する同期方式は存在しなかった。調歩同期方式またはこ
れと類似の方式は、簡単さと伝送効率の点では優れてい
るが、伝送品質の点で劣る。伝送品質を高めるために位
相同期回路を使用すれば、伝送効率の低下が問題にな
る。
【0015】
【発明が解決しようとする課題】以上の従来技術に対し
て、本発明の目的は、1回線のバス上に複数のクロック
情報で動作するフレームを伝送する伝送系に使用するこ
とができ、伝送効率を低下させること無く、伝送品質を
高くする位相同期回路を提供することである。
て、本発明の目的は、1回線のバス上に複数のクロック
情報で動作するフレームを伝送する伝送系に使用するこ
とができ、伝送効率を低下させること無く、伝送品質を
高くする位相同期回路を提供することである。
【0016】さらにまた、前記の課題を満足し、かつ簡
単安価な位相同期回路を提供することにある。
単安価な位相同期回路を提供することにある。
【0017】
【課題を解決するための手段】上述した課題を解決する
ための本発明の特徴は、バス上を、複数のクロック情報
によって動作するフレームが伝送される伝送系であっ
て、同期すべき特定のクロック情報を含む信号が伝送さ
れている期間の一部または全期間、位相同期回路を動作
させ、その他の期間は、自走期間中の位相偏差が許容誤
差範囲に収るような周波数で自走させる位相同期方式に
おいて、発振器に水晶またはセラミック等の発振子を使
用し、位相比較器にD形フリップフロップを使用し、位
相比較器の出力によって前記発振器の発振周波数を2値
ないし多値に変化させる位相同期回路にある。
ための本発明の特徴は、バス上を、複数のクロック情報
によって動作するフレームが伝送される伝送系であっ
て、同期すべき特定のクロック情報を含む信号が伝送さ
れている期間の一部または全期間、位相同期回路を動作
させ、その他の期間は、自走期間中の位相偏差が許容誤
差範囲に収るような周波数で自走させる位相同期方式に
おいて、発振器に水晶またはセラミック等の発振子を使
用し、位相比較器にD形フリップフロップを使用し、位
相比較器の出力によって前記発振器の発振周波数を2値
ないし多値に変化させる位相同期回路にある。
【0018】または、発振器に水晶またはセラミック等
の発振子を使用し、位相比較器にD形フリップフロップ
を使用する前記の位相同期方式であって、位相比較器の
出力をローパス・フィルタによって平滑化して、電圧制
御発振器の制御電圧として使用するようにしてもよい。
の発振子を使用し、位相比較器にD形フリップフロップ
を使用する前記の位相同期方式であって、位相比較器の
出力をローパス・フィルタによって平滑化して、電圧制
御発振器の制御電圧として使用するようにしてもよい。
【0019】
【0020】
【実施例1】以下本発明を実施例1によって説明する。
この実施例1は、センター局と複数のローカル局との間
で親子式の伝送を行うサイクリック伝送系を、本発明の
実施対象とした例である。クロック同期は継続同期であ
る。また1回線のバスで親子式の双方向の伝送を行うの
で、異なったクロックで動作する、下りフレームと上り
フレームとが、交互に伝送される。
この実施例1は、センター局と複数のローカル局との間
で親子式の伝送を行うサイクリック伝送系を、本発明の
実施対象とした例である。クロック同期は継続同期であ
る。また1回線のバスで親子式の双方向の伝送を行うの
で、異なったクロックで動作する、下りフレームと上り
フレームとが、交互に伝送される。
【0021】図9は、本発明の実施対象の伝送系の構成
を示す。なお図9の伝送系は、以降に示す実施例2ない
し実施例4の実施対象でもある。101は1回線のバス
であり、102はセンター局(C)、103ないし10
6はローカル局である。センター局(C)102はバス
101の1端に接続されており、下りフレームのマスタ
ー局を兼ねている。ローカル局(LE)106は、バス
101の他端に接続されており、上りフレームのマスタ
ー局を兼ねている。ローカル局(LM)103ないし1
05は、バス101の中間に接続されている。図ではロ
ーカル局(LM)は3局であるが、ローカル局(LM)
の局数は3台に限定されない。
を示す。なお図9の伝送系は、以降に示す実施例2ない
し実施例4の実施対象でもある。101は1回線のバス
であり、102はセンター局(C)、103ないし10
6はローカル局である。センター局(C)102はバス
101の1端に接続されており、下りフレームのマスタ
ー局を兼ねている。ローカル局(LE)106は、バス
101の他端に接続されており、上りフレームのマスタ
ー局を兼ねている。ローカル局(LM)103ないし1
05は、バス101の中間に接続されている。図ではロ
ーカル局(LM)は3局であるが、ローカル局(LM)
の局数は3台に限定されない。
【0022】図10は伝送系のフレーム・フォーマット
である。Fは下りフレームで、センター局102からロ
ーカル局103ないし106に、下りフレーム同期信号
SYFおよびデータ信号DF0ないしDF3が送信され
る。DF0、DF1、DF2、DF3は、ローカル局1
03、104、105、106がそれぞれ受信するデー
タが送信されるタイムスロットである。
である。Fは下りフレームで、センター局102からロ
ーカル局103ないし106に、下りフレーム同期信号
SYFおよびデータ信号DF0ないしDF3が送信され
る。DF0、DF1、DF2、DF3は、ローカル局1
03、104、105、106がそれぞれ受信するデー
タが送信されるタイムスロットである。
【0023】各ローカル局103ないし106は、セン
ター局102から送信される下りフレーム同期信号SY
Fおよびデータ信号DF0からDF3の各信号によって
クロック同期をとる。またフレーム同期信号SYFによ
ってフレーム同期を取り、それによって、送信されてき
た自分宛てのデータ信号DF0ないしDF3のタイムス
ロットを判定し、そのデータを読み込む。
ター局102から送信される下りフレーム同期信号SY
Fおよびデータ信号DF0からDF3の各信号によって
クロック同期をとる。またフレーム同期信号SYFによ
ってフレーム同期を取り、それによって、送信されてき
た自分宛てのデータ信号DF0ないしDF3のタイムス
ロットを判定し、そのデータを読み込む。
【0024】Bは上りフレームで、ローカル局(LE)
106から上りフレーム同期信号SYBが送信される。
各ローカル局103から105は、上りフレーム同期信
号SYBによってクロック同期およびフレーム同期を取
る。それに基づいてローカル局103ないし106は、
自分が送信すべきタイムスロットDB0ないしDB3を
判定し、データ信号を送信する。センター局102は、
上りフレーム同期信号SYBによってクロック同期およ
びフレーム同期を取り、データ信号DB0ないしDB3
を読み込む。
106から上りフレーム同期信号SYBが送信される。
各ローカル局103から105は、上りフレーム同期信
号SYBによってクロック同期およびフレーム同期を取
る。それに基づいてローカル局103ないし106は、
自分が送信すべきタイムスロットDB0ないしDB3を
判定し、データ信号を送信する。センター局102は、
上りフレーム同期信号SYBによってクロック同期およ
びフレーム同期を取り、データ信号DB0ないしDB3
を読み込む。
【0025】フレーム同期情報信号SYF、SYB、デ
ータ信号DF0ないしDF3、DB0ないしDB3は、
各1ビットの長さであってもよいが、一般には各(等し
いとは限らない)複数ビット長さで構成される。また、
これらの信号にはクロック情報を含んでおり、受信側は
このクロック情報からクロックを抽出してクロック同期
を取ることができる。
ータ信号DF0ないしDF3、DB0ないしDB3は、
各1ビットの長さであってもよいが、一般には各(等し
いとは限らない)複数ビット長さで構成される。また、
これらの信号にはクロック情報を含んでおり、受信側は
このクロック情報からクロックを抽出してクロック同期
を取ることができる。
【0026】図1は本実施例における位相同期回路のブ
ロック図である。1は電圧制御発振器等の周波数可変発
振器、2は位相比較器、3はアンドゲートである。RC
Vは、受信された信号または、受信された信号から抽出
したクロック信号である。この信号はジッタを含んでお
り、位相同期回路によって、ジッタの無いきれいなクロ
ック信号CLKになって出力される。
ロック図である。1は電圧制御発振器等の周波数可変発
振器、2は位相比較器、3はアンドゲートである。RC
Vは、受信された信号または、受信された信号から抽出
したクロック信号である。この信号はジッタを含んでお
り、位相同期回路によって、ジッタの無いきれいなクロ
ック信号CLKになって出力される。
【0027】信号RCVはアンドゲート3に入力され、
その出力は位相比較器2に入力される。アンドゲート3
のもう一方の入力は制御信号CNTである。制御信号C
NTがH(ハイ)のときは、信号RCVはアンドゲート
3を通過する。制御信号CNTがL(ロー)のときは、
信号RCVはアンドゲート3によってゲートされ、アン
ドゲート3の出力には現れない。したがって、制御信号
CNTがHのときは図1の回路は位相同期回路として動
作する。制御信号CNTがLのときは図1の回路は位相
同期回路として動作せず、信号RCVに同期すること無
く、ある周波数で自走する。
その出力は位相比較器2に入力される。アンドゲート3
のもう一方の入力は制御信号CNTである。制御信号C
NTがH(ハイ)のときは、信号RCVはアンドゲート
3を通過する。制御信号CNTがL(ロー)のときは、
信号RCVはアンドゲート3によってゲートされ、アン
ドゲート3の出力には現れない。したがって、制御信号
CNTがHのときは図1の回路は位相同期回路として動
作する。制御信号CNTがLのときは図1の回路は位相
同期回路として動作せず、信号RCVに同期すること無
く、ある周波数で自走する。
【0028】図2は、図1に示した位相同期回路の詳細
回路例である。11は水晶発振子、12はインバータ、
13および14は抵抗、15および16はコンデンサで
あり、これらで発振回路を構成している。水晶発振子1
1は、セラミック発振子などの、安定した発振周波数を
有する他の発振素子に置き換えてもよい。20はインバ
ータで、発振回路のバッファリングの役割を果たし、イ
ンバータ20の出力が、発振回路の発振出力、すなわち
位相同期され、ジッタが無くなったクロック信号CLK
である。
回路例である。11は水晶発振子、12はインバータ、
13および14は抵抗、15および16はコンデンサで
あり、これらで発振回路を構成している。水晶発振子1
1は、セラミック発振子などの、安定した発振周波数を
有する他の発振素子に置き換えてもよい。20はインバ
ータで、発振回路のバッファリングの役割を果たし、イ
ンバータ20の出力が、発振回路の発振出力、すなわち
位相同期され、ジッタが無くなったクロック信号CLK
である。
【0029】21はD形フリップフロップであり、位相
同期回路の位相比較器である。このフリップフロップは
D形フリップフロップと同じ効果を有する回路であれば
本発明に含まれ、D形フリップフロップの素子を使用す
る必要はない。
同期回路の位相比較器である。このフリップフロップは
D形フリップフロップと同じ効果を有する回路であれば
本発明に含まれ、D形フリップフロップの素子を使用す
る必要はない。
【0030】22はアンドゲートであって、バスからの
入力信号RCVがアンドゲート22の1端に入力されて
いる。アンドゲート22の他端は制御信号CNTが入力
されている。アンドゲート22の出力はD形フリップフ
ロップ21のC入力に接続されている。CNT入力がH
(ハイ)のときは、RCV入力はそのままアンドゲート
22から出力される。CNT入力がL(ロー)のとき
は、RCV入力はアンドゲート22で遮られ出力されな
い。
入力信号RCVがアンドゲート22の1端に入力されて
いる。アンドゲート22の他端は制御信号CNTが入力
されている。アンドゲート22の出力はD形フリップフ
ロップ21のC入力に接続されている。CNT入力がH
(ハイ)のときは、RCV入力はそのままアンドゲート
22から出力される。CNT入力がL(ロー)のとき
は、RCV入力はアンドゲート22で遮られ出力されな
い。
【0031】D形フリップフロップ21の入力Dにはイ
ンバータ20の出力が接続されている。D形フリップフ
ロップの入力Dと入力Cとの位相が比較され、比較の結
果がQ出力から出力される。C入力の位相がD入力の位
相よりも進んでいるときはQ出力はLであり、C入力の
位相がD入力の位相よりも遅れているときは、Q出力は
Hとなる。すなわち位相比較の結果はオンオフの2値出
力である。
ンバータ20の出力が接続されている。D形フリップフ
ロップの入力Dと入力Cとの位相が比較され、比較の結
果がQ出力から出力される。C入力の位相がD入力の位
相よりも進んでいるときはQ出力はLであり、C入力の
位相がD入力の位相よりも遅れているときは、Q出力は
Hとなる。すなわち位相比較の結果はオンオフの2値出
力である。
【0032】17はコンデンサ、18はトランジスタ、
19は抵抗である。トランジスタ18と抵抗19とでス
イッチを作っており、抵抗19の入力がHであるかLで
あるかによってオン/オフとなる。このスイッチは他の
方式のスイッチであってもよい。
19は抵抗である。トランジスタ18と抵抗19とでス
イッチを作っており、抵抗19の入力がHであるかLで
あるかによってオン/オフとなる。このスイッチは他の
方式のスイッチであってもよい。
【0033】トランジスタ18がオンのときは、コンデ
ンサ17が動作し、トランジスタ18がオフのときは、
コンデンサ17は動作しない。このコンデンサ17の実
効容量は、コンデンサ16の容量に加算される。その結
果発振回路の発振周波数はトランジスタ18のオン/オ
フによって変化し、トランジスタ18がオンのときはオ
フのときよりも発振周波数が低くなる。すなわち発振器
は2値の周波数で発振する。
ンサ17が動作し、トランジスタ18がオフのときは、
コンデンサ17は動作しない。このコンデンサ17の実
効容量は、コンデンサ16の容量に加算される。その結
果発振回路の発振周波数はトランジスタ18のオン/オ
フによって変化し、トランジスタ18がオンのときはオ
フのときよりも発振周波数が低くなる。すなわち発振器
は2値の周波数で発振する。
【0034】D形フリップフロップ21のQ出力は、抵
抗19に入力されている。D形フリップフロップ21の
Q出力がHのときの発振器の発振周波数とLのときの発
振周波数は、信号RCVが含んでいるクロック情報の周
波数を挟む値に設定されている。したがって、アンドゲ
ート22のCNT入力がHのときは、図2の回路は全体
として位相同期回路として動作する。すなわち信号RC
Vが含んでいるクロック情報に位相同期したクロック信
号CLKが得られる。
抗19に入力されている。D形フリップフロップ21の
Q出力がHのときの発振器の発振周波数とLのときの発
振周波数は、信号RCVが含んでいるクロック情報の周
波数を挟む値に設定されている。したがって、アンドゲ
ート22のCNT入力がHのときは、図2の回路は全体
として位相同期回路として動作する。すなわち信号RC
Vが含んでいるクロック情報に位相同期したクロック信
号CLKが得られる。
【0035】アンドゲート22のCNT入力がLのとき
は位相比較が機能しないので、D形フリップフロップ2
1のQ出力がHまたはLに固定される。したがって前記
2値の何れかの周波数で発振器が自走する。
は位相比較が機能しないので、D形フリップフロップ2
1のQ出力がHまたはLに固定される。したがって前記
2値の何れかの周波数で発振器が自走する。
【0036】発振子11が水晶発振子の場合には、D形
フリップフロップ21のQ出力がHのときの発振器の発
振周波数とLのときの発振周波数の差は極めて小さい値
である。発振周波数の差は発振周波数のたとえば1/1
0000程度である。したがって、この位相同期回路
は、動作を開始した初期の位相偏差が大きいときに、位
相偏差がほぼゼロになり同期を確立するまでの時間(引
き込み時間)は非常に長い。
フリップフロップ21のQ出力がHのときの発振器の発
振周波数とLのときの発振周波数の差は極めて小さい値
である。発振周波数の差は発振周波数のたとえば1/1
0000程度である。したがって、この位相同期回路
は、動作を開始した初期の位相偏差が大きいときに、位
相偏差がほぼゼロになり同期を確立するまでの時間(引
き込み時間)は非常に長い。
【0037】逆に位相同期が取れているとき(位相偏差
がほぼゼロの状態になっているとき)に、位相比較を停
止して自走した場合には、長時間にわたって位相偏差が
小さい状態を保つことができる。たとえば位相偏差の許
容誤差が5%であるとし、発振周波数の差が上記の値す
なわち1/10000であるとすれば、自走を開始して
から500ビットの間は位相偏差は許容誤差内にある。
がほぼゼロの状態になっているとき)に、位相比較を停
止して自走した場合には、長時間にわたって位相偏差が
小さい状態を保つことができる。たとえば位相偏差の許
容誤差が5%であるとし、発振周波数の差が上記の値す
なわち1/10000であるとすれば、自走を開始して
から500ビットの間は位相偏差は許容誤差内にある。
【0038】一般の位相同期回路の位相比較入力信号
は、クロック信号でないと動作しない。したがって、ク
ロック情報を含むがクロック波形ではない信号は、その
信号波形をクロック波形に変換整形してから、位相同期
回路の位相比較信号として使用することが必要である。
は、クロック信号でないと動作しない。したがって、ク
ロック情報を含むがクロック波形ではない信号は、その
信号波形をクロック波形に変換整形してから、位相同期
回路の位相比較信号として使用することが必要である。
【0039】上記の説明では、位相同期回路の入力RC
Vは、バスからの入力信号、すなわちフレーム同期信号
またはデータ信号であり、整形されたクロック波形の信
号ではない。図2に示したようにD形フリップフロップ
を位相比較回路として使用すると、C入力に関しては、
整形されたクロック波形信号である必要が無く、クロッ
ク情報を含んだ非整形のパルス信号であればよい。すな
わちフレーム同期信号やデータ信号を直接D形フリップ
フロップのC入力に入力しても、位相同期回路として動
作する。クロック情報を含む非整形信号をクロック波形
信号に変換整形する回路を省略することができる。
Vは、バスからの入力信号、すなわちフレーム同期信号
またはデータ信号であり、整形されたクロック波形の信
号ではない。図2に示したようにD形フリップフロップ
を位相比較回路として使用すると、C入力に関しては、
整形されたクロック波形信号である必要が無く、クロッ
ク情報を含んだ非整形のパルス信号であればよい。すな
わちフレーム同期信号やデータ信号を直接D形フリップ
フロップのC入力に入力しても、位相同期回路として動
作する。クロック情報を含む非整形信号をクロック波形
信号に変換整形する回路を省略することができる。
【0040】しかも図2の位相同期回路は、すでに説明
したように、位相比較をかなり長期間行わなくても同期
を維持できるという特徴を持っている。したがってフレ
ーム同期信号やデータ信号は、クロック情報を各ビット
毎に含んでいる必要はない。ある程度のクロック情報を
含むことが保証されていれば良いという、優れた性質を
持っている。
したように、位相比較をかなり長期間行わなくても同期
を維持できるという特徴を持っている。したがってフレ
ーム同期信号やデータ信号は、クロック情報を各ビット
毎に含んでいる必要はない。ある程度のクロック情報を
含むことが保証されていれば良いという、優れた性質を
持っている。
【0041】この実施例においては、下りフレームと上
りフレームは異なったクロック情報で動作する。したが
って位相同期回路は下りフレーム用と上りフレーム用の
2組が必要である。
りフレームは異なったクロック情報で動作する。したが
って位相同期回路は下りフレーム用と上りフレーム用の
2組が必要である。
【0042】図9に示した本発明の実施対象は継続同期
である。したがってパワオン時に一度引き込みを行えば
以降は同期状態を継続する。したがって、この位相同期
回路の引き込み時間が非常に長いということは、欠点に
はならない。
である。したがってパワオン時に一度引き込みを行えば
以降は同期状態を継続する。したがって、この位相同期
回路の引き込み時間が非常に長いということは、欠点に
はならない。
【0043】以下の説明は、位相同期回路がパワオン時
の引き込みが終了し既に同期状態を継続しているいるも
のとして、行う。この実施例1だけでなく以降に示す実
施例2ないし4についても同様である。
の引き込みが終了し既に同期状態を継続しているいるも
のとして、行う。この実施例1だけでなく以降に示す実
施例2ないし4についても同様である。
【0044】図3は、位相同期回路のアンドゲート22
の一方の入力である制御信号CNTのタイムチャートの
1例である。このタイムチャートは、ローカル局(L
M)103から105のものであり、センター局102
とローカル局(LE)106のタイムチャートは、これ
と若干異なっている。図3のFおよびBは伝送系のフレ
ームフォーマットであって、図10に示したものと同じ
である。
の一方の入力である制御信号CNTのタイムチャートの
1例である。このタイムチャートは、ローカル局(L
M)103から105のものであり、センター局102
とローカル局(LE)106のタイムチャートは、これ
と若干異なっている。図3のFおよびBは伝送系のフレ
ームフォーマットであって、図10に示したものと同じ
である。
【0045】CNTFは下りフレーム用の位相同期回路
における制御信号である。下りフレームF開始前の状態
では、制御信号CNTFはHであり位相同期回路は動作
状態にある。フレーム同期信号SYFによってクロック
同期が取られる。制御信号CNTFがHのときは、フレ
ーム同期信号SYFをサーチしており、フレーム同期信
号SYFが検出される。以降データ信号DF0ないしD
F3によってもクロック同期が取られる。また下りフレ
ームの終了時点31が判定され、その時点で制御信号C
NTFをLとする。位相同期回路は自走に入る。この状
態ではフレーム同期信号SYFのサーチも行わない。
における制御信号である。下りフレームF開始前の状態
では、制御信号CNTFはHであり位相同期回路は動作
状態にある。フレーム同期信号SYFによってクロック
同期が取られる。制御信号CNTFがHのときは、フレ
ーム同期信号SYFをサーチしており、フレーム同期信
号SYFが検出される。以降データ信号DF0ないしD
F3によってもクロック同期が取られる。また下りフレ
ームの終了時点31が判定され、その時点で制御信号C
NTFをLとする。位相同期回路は自走に入る。この状
態ではフレーム同期信号SYFのサーチも行わない。
【0046】CNTBは上りフレームの制御信号であ
る。下りフレームF開始前の状態では、制御信号CNT
B信号はLであり位相同期回路は自走している。この状
態ではフレーム同期信号SYBのサーチは行わない。時
点31が判定されたとき制御信号CNTBはHとなり、
位相同期回路が動作する。同時にフレーム同期信号SY
Bのサーチも行う。フレーム同期信号SYBによりクロ
ック同期が取られる。またフレーム同期信号SYB終了
の時点32が判定される。これにより制御信号CNTB
はLとなり位相同期回路は自走し、フレーム同期情報信
号SYBのサーチも中止する。さらに上りフレームの終
了時点33が判定され、その時点で制御信号CNTFは
Hとなり、下りフレームの位相同期回路は動作状態に入
る。以降これをくり返す。
る。下りフレームF開始前の状態では、制御信号CNT
B信号はLであり位相同期回路は自走している。この状
態ではフレーム同期信号SYBのサーチは行わない。時
点31が判定されたとき制御信号CNTBはHとなり、
位相同期回路が動作する。同時にフレーム同期信号SY
Bのサーチも行う。フレーム同期信号SYBによりクロ
ック同期が取られる。またフレーム同期信号SYB終了
の時点32が判定される。これにより制御信号CNTB
はLとなり位相同期回路は自走し、フレーム同期情報信
号SYBのサーチも中止する。さらに上りフレームの終
了時点33が判定され、その時点で制御信号CNTFは
Hとなり、下りフレームの位相同期回路は動作状態に入
る。以降これをくり返す。
【0047】この実施例では、下りフレームは常にセン
ター局102から送信され、ローカル局103から10
6はこのフレームを受信する。したがって、データ信号
を含むフレーム全体をクロック情報として使用すること
ができる。制御信号CNTFは、下りフレームの全期間
Hとなっている。
ター局102から送信され、ローカル局103から10
6はこのフレームを受信する。したがって、データ信号
を含むフレーム全体をクロック情報として使用すること
ができる。制御信号CNTFは、下りフレームの全期間
Hとなっている。
【0048】ただし、各ローカル局103から106
は、フレーム同期信号SYFが送信されている期間だけ
クロック同期を取れば、クロック同期を継続することが
可能である。したがって、制御信号CNTFは、図3の
点線に示すように、時点35から時点31までの期間を
Lにしてもよい。すなわち位相同期回路は、クロック情
報が送られてくる全期間動作状態である必要はない。ク
ロック同期を継続するのに十分な期間だけ、位相同期回
路が動作していればよい。
は、フレーム同期信号SYFが送信されている期間だけ
クロック同期を取れば、クロック同期を継続することが
可能である。したがって、制御信号CNTFは、図3の
点線に示すように、時点35から時点31までの期間を
Lにしてもよい。すなわち位相同期回路は、クロック情
報が送られてくる全期間動作状態である必要はない。ク
ロック同期を継続するのに十分な期間だけ、位相同期回
路が動作していればよい。
【0049】上りフレームは、ローカル局(LE)10
6から、フレーム同期信号SYBが送信されている期間
が、クロック情報が送信されている期間である。センタ
ー局102およびローカル局(LM)103から105
は、この期間にクロック同期を取る。したがって制御信
号CNTBは、上りフレーム中のフレーム同期信号SY
Bが送信されている期間Hとなる。この間にローカル局
(LM)103から105はクロック同期を継続し、そ
のクロック情報によって、自分が割り当てられているタ
イムスロットでデータ信号DB0ないしDB2を送信す
る。
6から、フレーム同期信号SYBが送信されている期間
が、クロック情報が送信されている期間である。センタ
ー局102およびローカル局(LM)103から105
は、この期間にクロック同期を取る。したがって制御信
号CNTBは、上りフレーム中のフレーム同期信号SY
Bが送信されている期間Hとなる。この間にローカル局
(LM)103から105はクロック同期を継続し、そ
のクロック情報によって、自分が割り当てられているタ
イムスロットでデータ信号DB0ないしDB2を送信す
る。
【0050】ローカル局(LE)106は、自分がマス
ター局を兼ねているから、自分のデータ信号送信には、
位相同期回路を使用してクロック同期を取る必要はな
い。自分が割り当てられているタイムスロットで、デー
タ信号DB3を送信する。
ター局を兼ねているから、自分のデータ信号送信には、
位相同期回路を使用してクロック同期を取る必要はな
い。自分が割り当てられているタイムスロットで、デー
タ信号DB3を送信する。
【0051】センター局102は、フレーム同期信号S
YBが送信されている期間にクロック同期を継続し、フ
レーム同期信号を検出し、それによってデータ信号DB
0からDB3を受信する。
YBが送信されている期間にクロック同期を継続し、フ
レーム同期信号を検出し、それによってデータ信号DB
0からDB3を受信する。
【0052】上りフレームにおいては、ローカル局(L
E)106は、データ信号をDB3の期間送信している
から、センター局102およびローカル局(LM)10
3から105は、図3において、時点36から時点33
までの期間も制御信号CNTBをHにして、位相同期回
路を動作させるようにしてもよい。
E)106は、データ信号をDB3の期間送信している
から、センター局102およびローカル局(LM)10
3から105は、図3において、時点36から時点33
までの期間も制御信号CNTBをHにして、位相同期回
路を動作させるようにしてもよい。
【0053】センター局102は、ローカル局(LM)
103ないし105から送信されてくるデータ信号DB
0ないしDB2も受信する。データ信号DB0ないしD
B2は、ローカル局(LE)106から送信されるフレ
ーム同期信号SYBに同期してローカル局(LM)10
3ないし105が送信するから、結果的にフレーム同期
信号SYBと同じクロックのクロック情報を含んでい
る。したがって、センター局102は、上りフレームB
の全期間制御信号CNTBをHにして、位相同期回路を
動作させるようにしてもよい。
103ないし105から送信されてくるデータ信号DB
0ないしDB2も受信する。データ信号DB0ないしD
B2は、ローカル局(LE)106から送信されるフレ
ーム同期信号SYBに同期してローカル局(LM)10
3ないし105が送信するから、結果的にフレーム同期
信号SYBと同じクロックのクロック情報を含んでい
る。したがって、センター局102は、上りフレームB
の全期間制御信号CNTBをHにして、位相同期回路を
動作させるようにしてもよい。
【0054】以上いずれの場合においても、制御信号C
NT(CNTFおよびCNTB)がLとなっている期間
は、位相同期回路が自走する。クロック同期を継続する
ためには、自走期間中の位相偏差が許容誤差範囲内に収
る必要がある。図2の発振器は、前記したように発振周
波数の変化範囲がたとえば1/10000である。位相
偏差の許容誤差がたとえば5%のとき、下り上りを含め
た全サイクリック周期が500ビット時間以内であれ
ば、上記の条件は満足される。
NT(CNTFおよびCNTB)がLとなっている期間
は、位相同期回路が自走する。クロック同期を継続する
ためには、自走期間中の位相偏差が許容誤差範囲内に収
る必要がある。図2の発振器は、前記したように発振周
波数の変化範囲がたとえば1/10000である。位相
偏差の許容誤差がたとえば5%のとき、下り上りを含め
た全サイクリック周期が500ビット時間以内であれ
ば、上記の条件は満足される。
【0055】
【実施例2】次に実施例2について説明する。実施例2
は、実施例1と構成も動作もほぼ同様である。実施例2
の回路構成を図4に示す。実施例1と同じ部分は実施例
1と同じ番号で示してあり、説明も省略する。
は、実施例1と構成も動作もほぼ同様である。実施例2
の回路構成を図4に示す。実施例1と同じ部分は実施例
1と同じ番号で示してあり、説明も省略する。
【0056】実施例1に対して次の部分が追加されてい
る。41はコンデンサ、42はトランジスタ、43は抵
抗であり、実施例1におけるコンデンサ17、トランジ
スタ18、抵抗19と同様に動作する。44はインバー
タであり、その入力は制御信号CNTに接続され出力は
抵抗43に接続されている。したがって、制御信号CN
TがLのときコンデンサ41は動作し、制御信号CNT
がHのときはコンデンサ41は動作しない。45はアン
ドゲートである。D形フリップフロップ21のQ出力
は、このアンドゲート45を介して抵抗19に接続され
ている。アンドゲート45の他の入力は制御信号CNT
に接続されている。
る。41はコンデンサ、42はトランジスタ、43は抵
抗であり、実施例1におけるコンデンサ17、トランジ
スタ18、抵抗19と同様に動作する。44はインバー
タであり、その入力は制御信号CNTに接続され出力は
抵抗43に接続されている。したがって、制御信号CN
TがLのときコンデンサ41は動作し、制御信号CNT
がHのときはコンデンサ41は動作しない。45はアン
ドゲートである。D形フリップフロップ21のQ出力
は、このアンドゲート45を介して抵抗19に接続され
ている。アンドゲート45の他の入力は制御信号CNT
に接続されている。
【0057】以上の結果として、制御信号CNTがHの
ときは、実施例1と同じ動作となる。制御信号CNTが
Lのときは、コンデンサ41は動作し、コンデンサ17
は動作しない。コンデンサ45の容量はコンデンサ17
の容量の大略1/2である。したがって制御信号CNT
がLのときの発振周波数、すなわち位相同期回路の自走
周波数は、位相同期回路動作時の発振周波数のほぼ中間
となる。したがって、自走時の位相偏差は実施例1に比
べて更に小さく押さえることができる。位相同期回路の
発振周波数は、制御信号CNTがLの期間を含めると、
3値動作になっている。
ときは、実施例1と同じ動作となる。制御信号CNTが
Lのときは、コンデンサ41は動作し、コンデンサ17
は動作しない。コンデンサ45の容量はコンデンサ17
の容量の大略1/2である。したがって制御信号CNT
がLのときの発振周波数、すなわち位相同期回路の自走
周波数は、位相同期回路動作時の発振周波数のほぼ中間
となる。したがって、自走時の位相偏差は実施例1に比
べて更に小さく押さえることができる。位相同期回路の
発振周波数は、制御信号CNTがLの期間を含めると、
3値動作になっている。
【0058】
【実施例3】実施例3も実施例1または実施例2とほぼ
同様である。実施例3の回路構成を図5に示す。図5に
おいても、図2および図4と同じものは同じ番号で示し
てあり、説明も省略する。51は遅延素子で、一定時間
の遅延を発生する。52はD形フリップフロップであ
る。D形フリップフロップ21は実施例1と同様に接続
され動作する。
同様である。実施例3の回路構成を図5に示す。図5に
おいても、図2および図4と同じものは同じ番号で示し
てあり、説明も省略する。51は遅延素子で、一定時間
の遅延を発生する。52はD形フリップフロップであ
る。D形フリップフロップ21は実施例1と同様に接続
され動作する。
【0059】信号CLKは、遅延素子51を経由してD
形フリップフロップ52のD入力に入力されている。D
形フリップフロップ52のQ出力は抵抗43に接続され
ている。C入力はアンドゲート22の出力が接続されて
いる。遅延素子51による遅延がある点を除いては、そ
の動作はD形フリップフロップ21と同じである。すな
わちD形フリップフロップ52は位相同期回路の位相比
較器として動作する。ただし比較する位相は遅延素子5
1の遅延時間だけ異なっている。
形フリップフロップ52のD入力に入力されている。D
形フリップフロップ52のQ出力は抵抗43に接続され
ている。C入力はアンドゲート22の出力が接続されて
いる。遅延素子51による遅延がある点を除いては、そ
の動作はD形フリップフロップ21と同じである。すな
わちD形フリップフロップ52は位相同期回路の位相比
較器として動作する。ただし比較する位相は遅延素子5
1の遅延時間だけ異なっている。
【0060】コンデンサ17および41の容量は、共に
実施例1のときのコンデンサ17の値の大略1/2であ
る。制御信号CNTがHのときは次のように動作する。
信号RCVが2つの位相比較器に対して、共に位相が進
んでいるときと、中間にあるときと、共に遅れていると
きとで、発振器の発振周波数が3値に変化する位相同期
回路として動作する。
実施例1のときのコンデンサ17の値の大略1/2であ
る。制御信号CNTがHのときは次のように動作する。
信号RCVが2つの位相比較器に対して、共に位相が進
んでいるときと、中間にあるときと、共に遅れていると
きとで、発振器の発振周波数が3値に変化する位相同期
回路として動作する。
【0061】制御信号CNTがLのときは、D形フリッ
プフロップ21および52のQ出力は、それぞれHまた
はLとなり、位相同期回路は自走する。自走周波数は、
制御信号CNTがLとなる直前の発振周波数であるか
ら、これも3値である。位相同期回路が動作中も、自走
時も、実施例1では発振周波数は2値である。実施例3
では発振周波数は3値に動作するから、位相同期の精
度、自走中の位相偏差、何れも実施例1よりも改善され
る。
プフロップ21および52のQ出力は、それぞれHまた
はLとなり、位相同期回路は自走する。自走周波数は、
制御信号CNTがLとなる直前の発振周波数であるか
ら、これも3値である。位相同期回路が動作中も、自走
時も、実施例1では発振周波数は2値である。実施例3
では発振周波数は3値に動作するから、位相同期の精
度、自走中の位相偏差、何れも実施例1よりも改善され
る。
【0062】実施例3は、D形フリップフロップなどの
組数を増加させることにより、発振器の発振周波数が3
値以上の多値に変化する位相同期回路に、容易にモデイ
ファイすることができる。またこれらは、実施例2の方
式と組み合わせることも容易である。いずれも更に良好
に動作することが期待される。
組数を増加させることにより、発振器の発振周波数が3
値以上の多値に変化する位相同期回路に、容易にモデイ
ファイすることができる。またこれらは、実施例2の方
式と組み合わせることも容易である。いずれも更に良好
に動作することが期待される。
【0063】
【実施例4】実施例4の位相同期回路を図6に示す。図
6においても図1と同じ部分は同じ番号を付してあり、
説明を省略する。61および65はコンデンサ、62は
可変容量ダイオード、63および64は抵抗である。位
相比較器であるD形フリップフロップ21のQ出力は、
抵抗63、64とコンデンサ65で作られるローパス・
フィルタを経由して、可変容量ダイオード62のカソー
ド側に接続されている。
6においても図1と同じ部分は同じ番号を付してあり、
説明を省略する。61および65はコンデンサ、62は
可変容量ダイオード、63および64は抵抗である。位
相比較器であるD形フリップフロップ21のQ出力は、
抵抗63、64とコンデンサ65で作られるローパス・
フィルタを経由して、可変容量ダイオード62のカソー
ド側に接続されている。
【0064】D形フリップフロップ21のQ出力は、位
相比較の結果の2値(オンオフ)出力であるが、ローパ
ス・フィルタ(抵抗63、64とコンデンサ65)によ
って平滑化される。ローパス・フィルタの出力電圧、す
なわち可変容量ダイオード62のカソード側電圧は、ロ
ーパス・フィルタによる遅れは存在するが、位相比較器
(D形フリップフロップ21)のD入力とC入力との位
相偏差に比例的に変化するアナログ値となる。
相比較の結果の2値(オンオフ)出力であるが、ローパ
ス・フィルタ(抵抗63、64とコンデンサ65)によ
って平滑化される。ローパス・フィルタの出力電圧、す
なわち可変容量ダイオード62のカソード側電圧は、ロ
ーパス・フィルタによる遅れは存在するが、位相比較器
(D形フリップフロップ21)のD入力とC入力との位
相偏差に比例的に変化するアナログ値となる。
【0065】したがって可変容量ダイオード62の容量
は、連続的に変化するアナログ値となる。コンデンサ6
1によって、可変容量ダイオード62に印加される直流
分がカットされ、可変容量ダイオード52の交流分だけ
が、発振回路に伝えられる。したがって可変容量ダイオ
ード62の容量は、図2におけるコンデンサ16と同じ
に働く。可変容量ダイオード62の容量は、可変容量ダ
イオードに印加される電圧によって変化する。以上か
ら、発振器はアナログ電圧によって制御される電圧制御
発振器として動作する。
は、連続的に変化するアナログ値となる。コンデンサ6
1によって、可変容量ダイオード62に印加される直流
分がカットされ、可変容量ダイオード52の交流分だけ
が、発振回路に伝えられる。したがって可変容量ダイオ
ード62の容量は、図2におけるコンデンサ16と同じ
に働く。可変容量ダイオード62の容量は、可変容量ダ
イオードに印加される電圧によって変化する。以上か
ら、発振器はアナログ電圧によって制御される電圧制御
発振器として動作する。
【0066】D形フリップフロップ21の出力電圧は2
値に変化するが、ローパス・フィルタの時定数が十分大
きいならば、ローパス・フィルタの出力電圧の変化速度
は十分に遅くすることができる。すなわち電圧制御発振
器の発振周波数の変化速度を十分に遅くすることができ
る。したがって、位相比較回路が自走する時間に見合っ
ただけ、ローパス・フィルタの時定数を大きくすれば、
自走期間中の位相偏差を許容範囲に収めることが可能で
ある。
値に変化するが、ローパス・フィルタの時定数が十分大
きいならば、ローパス・フィルタの出力電圧の変化速度
は十分に遅くすることができる。すなわち電圧制御発振
器の発振周波数の変化速度を十分に遅くすることができ
る。したがって、位相比較回路が自走する時間に見合っ
ただけ、ローパス・フィルタの時定数を大きくすれば、
自走期間中の位相偏差を許容範囲に収めることが可能で
ある。
【0067】ローパス・フィルタの時定数が大きけれ
ば、位相同期回路のパワオン時における引き込み時間も
長くなる。しかし既に述べたように、本発明の位相同期
回路は、引き込み時間が長いことは差し支えない。
ば、位相同期回路のパワオン時における引き込み時間も
長くなる。しかし既に述べたように、本発明の位相同期
回路は、引き込み時間が長いことは差し支えない。
【0068】実施例1の回路は、たとえば水晶発振子の
ように、発振子の発振周波数の可変範囲が小さく、発振
周波数精度が高い発振子を使用する発振器に適した回路
である。これに対して、この実施例4の回路は、発振回
路の周波数変化範囲が大きくても、使用可能である。た
とえば電圧制御発振器用に作成されたセラミック発振子
のように、周波数変化範囲が大きい発振子を使用するの
に適した回路である。
ように、発振子の発振周波数の可変範囲が小さく、発振
周波数精度が高い発振子を使用する発振器に適した回路
である。これに対して、この実施例4の回路は、発振回
路の周波数変化範囲が大きくても、使用可能である。た
とえば電圧制御発振器用に作成されたセラミック発振子
のように、周波数変化範囲が大きい発振子を使用するの
に適した回路である。
【0069】また、発振回路は図6に示すような発振子
を使用した発振回路に限定されない。一般に使用されて
いる電圧制御発振器を適用することができる。一般に使
用されている電圧制御発振器は、周波数可変範囲が広い
ものが多い。しかし位相比較器の自走期間中の位相偏差
を小さくするために時定数の大きいローパス・フィルタ
を使用しているから、周波数可変範囲が広いことは障害
にならない。
を使用した発振回路に限定されない。一般に使用されて
いる電圧制御発振器を適用することができる。一般に使
用されている電圧制御発振器は、周波数可変範囲が広い
ものが多い。しかし位相比較器の自走期間中の位相偏差
を小さくするために時定数の大きいローパス・フィルタ
を使用しているから、周波数可変範囲が広いことは障害
にならない。
【0070】以上の各実施例は、位相比較器にD形フリ
ップフロップを使用するものとして説明してきた。本発
明の位相比較器にD形フリップフロップを使用すること
は、さきに述べたように、回路を簡単化し安価にする上
で極めて有効である。しかし本発明の位相比較器は、D
形フリップフロップに限定されるものではない。たとえ
ば実施例4において、D形フリップフロップの代りに、
一般に使用されている比較出力がアナログの位相比較器
を使用しても、ローパス・フィルタの時定数を適切な値
に設定することによって、本発明を実施することができ
る。
ップフロップを使用するものとして説明してきた。本発
明の位相比較器にD形フリップフロップを使用すること
は、さきに述べたように、回路を簡単化し安価にする上
で極めて有効である。しかし本発明の位相比較器は、D
形フリップフロップに限定されるものではない。たとえ
ば実施例4において、D形フリップフロップの代りに、
一般に使用されている比較出力がアナログの位相比較器
を使用しても、ローパス・フィルタの時定数を適切な値
に設定することによって、本発明を実施することができ
る。
【0071】また以上の各実施例は、双方向バスを使用
した親子式のサイクリック伝送を例にして説明した。し
かし本発明の実施対象は、これに限定されるものではな
い。たとえば、親子式ではなく任意間の伝送を含むサイ
クリック伝送にも容易に適用することができる。また更
に、複数(3以上を含む)のクロックの何れかによって
動作するフレームが同一のバス上に混在して伝送される
伝送系に、広く適用することが可能である。継続同期の
伝送系だけでなく、更新同期の伝送系に対しても、本発
明を適用することができる。たとえば更新同期の伝送系
においても、ある送信局から非連続的に送信されるフレ
ームが、同一のクロックに同期して送信され、かつフレ
ーム間の時間間隔の最大値が保証される伝送系であれ
ば、本発明を適用することができる。
した親子式のサイクリック伝送を例にして説明した。し
かし本発明の実施対象は、これに限定されるものではな
い。たとえば、親子式ではなく任意間の伝送を含むサイ
クリック伝送にも容易に適用することができる。また更
に、複数(3以上を含む)のクロックの何れかによって
動作するフレームが同一のバス上に混在して伝送される
伝送系に、広く適用することが可能である。継続同期の
伝送系だけでなく、更新同期の伝送系に対しても、本発
明を適用することができる。たとえば更新同期の伝送系
においても、ある送信局から非連続的に送信されるフレ
ームが、同一のクロックに同期して送信され、かつフレ
ーム間の時間間隔の最大値が保証される伝送系であれ
ば、本発明を適用することができる。
【0072】
【発明の効果】以上説明したように、バス上を、複数の
クロック同期情報によって動作するフレームが伝送され
る伝送系において、本発明による位相同期回路を使用す
ることによって、伝送品質が高く、かつ伝送効率が高い
伝送系を実現することができる。とくに、D形フリップ
フロップを使用した位相比較器を使用し、さらにはD形
フリップフロップに水晶またはセラミック発振子による
発振器を組み合わせることにより、簡単かつ安価な位相
同期回路を提供することができる。その効果は非常に大
きい。
クロック同期情報によって動作するフレームが伝送され
る伝送系において、本発明による位相同期回路を使用す
ることによって、伝送品質が高く、かつ伝送効率が高い
伝送系を実現することができる。とくに、D形フリップ
フロップを使用した位相比較器を使用し、さらにはD形
フリップフロップに水晶またはセラミック発振子による
発振器を組み合わせることにより、簡単かつ安価な位相
同期回路を提供することができる。その効果は非常に大
きい。
【図1】本発明による位相同期回路のブロック図を示
す。
す。
【図2】本発明による位相同期回路の回路図を示す。
【図3】本発明の適用対象の伝送フレームを示す。
【図4】本発明による位相同期回路の別の回路図を示
す。
す。
【図5】本発明による位相同期回路の更に別の回路図を
示す。
示す。
【図6】本発明による位相同期回路の更に別の回路図を
示す。
示す。
【図7】更新同期方式の一般的な伝送フレームのフォー
マットを示す。
マットを示す。
【図8】調歩同期方式の伝送フレームのフォーマットを
示す。
示す。
【図9】本発明の適用対象のブロック図を示す。
【図10】本発明の適用対象の伝送フレームのフォーマ
ットを示す。
ットを示す。
1 電圧制御発振器 2 位相比較器 3 アンドゲート 11 水晶またはセラミック発振子 12、20 インバータ 13、14、19 抵抗 15、16、17 コンデンサ 18 トランジスタ 21 D形フリップフロップ 22 アンドゲート
Claims (2)
- 【請求項1】 バス上を、複数のクロック情報によって
動作するフレームが伝送される伝送系であって、 同期すべき特定のクロック情報を含む信号が伝送されて
いる期間の一部または全期間、位相同期回路を動作さ
せ、 その他の期間は、自走期間中の位相偏差が許容誤差範囲
に収るような周波数で自走させる位相同期方式におい
て、 発振器に水晶またはセラミック等の発振子を使用し、位
相比較器にD形フリップフロップを使用し、 位相比較器の出力によって前記発振器の発振周波数を2
値ないし多値に変化させることを特徴とする位相同期回
路。 - 【請求項2】 前記位相比較器の出力をローパス・フィ
ルタによって平滑化して、電圧制御発振器の制御電圧と
して使用することを特徴とする請求項1記載の位相同期
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6239626A JP2743846B2 (ja) | 1994-09-08 | 1994-09-08 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6239626A JP2743846B2 (ja) | 1994-09-08 | 1994-09-08 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0879285A JPH0879285A (ja) | 1996-03-22 |
JP2743846B2 true JP2743846B2 (ja) | 1998-04-22 |
Family
ID=17047526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6239626A Expired - Lifetime JP2743846B2 (ja) | 1994-09-08 | 1994-09-08 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743846B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4526909B2 (ja) * | 2004-09-27 | 2010-08-18 | 京セラミタ株式会社 | タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロック補正回路 |
WO2015056372A1 (ja) * | 2013-10-18 | 2015-04-23 | 三菱電機株式会社 | データ転送装置及びデータ転送方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60158724A (ja) * | 1984-01-27 | 1985-08-20 | Nec Corp | 位相同期回路 |
JPH04127737A (ja) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | クロック信号発生回路 |
JPH0583241A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | クロツク再生回路 |
JPH05137187A (ja) * | 1991-11-12 | 1993-06-01 | Fujitsu Ltd | 網同期方式 |
-
1994
- 1994-09-08 JP JP6239626A patent/JP2743846B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0879285A (ja) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7542533B2 (en) | Apparatus and method for calibrating the frequency of a clock and data recovery circuit | |
US7328360B2 (en) | Maintaining synchronization of multiple data channels with a common clock signal | |
US5734301A (en) | Dual phase-locked loop clock synthesizer | |
JP3084151B2 (ja) | 情報処理システム | |
JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
JP3292188B2 (ja) | Pll回路 | |
US4661965A (en) | Timing recovery circuit for manchester coded data | |
WO2008001811A1 (en) | Cdr circuit | |
US4531102A (en) | Digital phase lock loop system | |
JP2743846B2 (ja) | 位相同期回路 | |
US5694066A (en) | Low-jitter, non-slip clock generator | |
JP2004515957A (ja) | データ信号からクロック信号を回復するための位相同期ループ | |
US20040057547A1 (en) | Fractional frequency clock signal synthesizer and method of operation thereof | |
JP2748746B2 (ja) | 位相同期発振器 | |
JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
JPH0432330A (ja) | システムクロツク保護方式 | |
JPS637050A (ja) | 高速タイミング抽出回路 | |
JP3035755B2 (ja) | 位相同期回路 | |
JPH07273648A (ja) | Pll回路 | |
KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
JP3008659B2 (ja) | Cmi符号信号のクロック抽出回路 | |
JPH08335932A (ja) | 局間クロック同期回路 | |
JPH06224873A (ja) | 送受タイミング同期方法および制御回路 | |
JP2000358018A (ja) | 装置内クロック選択切替時における低速伝送信号出力方式 | |
JPS61236237A (ja) | クロツク供給方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |