JPS637050A

JPS637050A - 高速タイミング抽出回路

Info

Publication number: JPS637050A
Application number: JP61151019A
Authority: JP
Inventors: Hiromitsu Awai; 粟井　宏光
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1986-06-27
Filing date: 1986-06-27
Publication date: 1988-01-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、高速タイミング抽出回路に関する。

更に詳細には、ディジクル通信の分野において、自己ク
ロック成分を含むデジタル信号を復号する際に用いられ
るフェーズロックループ（Ｐ　Ｌ　Ｌ）回路形式のタイ
ミングクロック抽出回路の新規な構成に関する。

従来の技術伝送すべき有意記号列をパルス信号系列に変換して伝送
するシステムにふいては、受信側で入力信号をサンプリ
ングし、このサンプル値から送信された記号列を復号す
る。サンプリングを適切なタイミングで実施するために
は、受信側でタイミング抽出を行わなければならない。

このようなタイミング抽出操作には、各種の方式が提案
されているが、殊にディジタル信号伝送においては、情
報信号とタイミング信号とを時間的に分けて伝送する形
式と、情報信号の中にタイミング情報を折り込んむ形式
とがある。後者の方法は、常時タイミングをとることが
できる点で雑音などの影響を受は難い利点がある。

その代表的な方式としてＣＭＩ符号が挙げられる。この
ＣＭＩ符号は、情報゛０°′を符号　０１”あるいは’
　１０　”で表わし、情報゛１”を”　００　”あるい
は′１１′”で表わす。換言するならば、情報“０″及
び情報゛′１”をそれぞれ２ビツトで表す。そのような
ＣＭＩ符号化信号からタイミングクロックを抽出する回
路としては、従来以下のようなものが用いられていた。

即ち、第７図は、従来用いられているタイミングクロッ
ク抽出回路の基本的構成を示すものである。

同図に示されるように、入力端子１より入力されたＣＭ
Ｉ信号は、微分回路２により微分され且つ両波整流され
て、微分信号として位相比較器３の一方の入力に出力さ
れる。位相比較器３の出力にはローパスフィルタ４、電
圧制御発振器５および分周器６が直列に接続され、分周
器６の出力が位相比較器３の他方の入力に接続されてい
る。また、分周器６と位相比較器３との間に、タイミン
グクロック信号の出力端子７が接続されている。

第８図は、上述した従来のタイミングクロック抽出回路
の各素子の動作を説明するタイミングチャートである。

入力信号（］）は、伝送速度ｆ　［：ｂ／ｓ　’］で、
この回路に入力されたＣＭＩ信号であり、微分回路２は
、そのＣＭＩ信号を微分し更に両波整流して、信号〔２
〕を出力する。この微分波形（２）は、位相比較器３の
一方の入力に出力される。その位相比較器３は、分周器
６の出力信号との位相差に対応する電圧信号を出力する
。その出力信号は、ローパスフィルタ４により直流電圧
成分が抽出され、電圧制御発振器５に印加される。その
電圧制御発振器５は、印加電圧に対応した周波数の正弦
波信号を出力する。電圧制御発振器５の出力は、分周器
６により１／Ｎに分周されて、位相比較器３の他方の端
子に接続される共に、クロック信号として出力される。

以上のような閉ループは、位相比較器３の両入力の位相
差が零となるように動作し、その結果、電圧制御発振器
の出力信号から１／Ｈに分周した信号は、入力ＣＭＩ符
号と同一周波数ｆ　（Ｈｚ）で且つ同期したタイミング
クロック信号となる。

発明が解決しようとする問題点ところで、上述のようなタイミングクロック抽出回路に
おいて、その安定に動作し得る速度の限界を決定するも
のは専ら位相比較器である。即ち、伝送速度ｆ　Ｃｂ／
ｓ　〕の信号を受信するためには、位相比較器もｆ　（
ｔｌｚｌで安定動作する必要がある。

ところが、現在実際に供給されている位相比較器の動作
速度には制限があり、実際に高い速度で安定に動作する
位相比較器は極めて少ない。

このように、従来のタイミング抽出回路を備えた受信器
を用いた通信システムでは、位相比較器の動作速度の限
界のために、通信システム全体の情報伝送速度が制限を
受けていた。

また、−部に高速動作の可能な位相比較器も実現されて
いるが、これらは極めて高価であり、またその寸法も大
きいので、装置の低価格化あるいは小型化といった市場
の要求に応えることができなかった。

そこで、本発明の目的は、上述のような従来のタイミン
グ抽出回路の問題点を解決し、廉価かつ小型に製造し得
る、動作速度の高いタイミング抽出回路を実現すること
にある。

問題点を解決するための手段即ち、本発明に従い、入力信号を微分する微分回路と、
一方の入力に前記微分回路の出力を受ける位相比較器と
、該位相比較器の出力を受けるローパスフィルタと、該
ローパスフィルタの出力により制御される電圧制御発振
器と、該電圧制御発振器の出力を前記入力信号の伝送速
度とほぼ等しい周波数域まで分周する第１の分周器と、
該第１の分周器の出力をＺ分周する第２の分周器とを備
え、該第２の分周器の出力を前記位相比較器の他の入力
に接続する一方、前記第１の分周器の出力からタイミン
グクロック信号を抽出するように構成されていることを
特徴とする入力信号からタイミングクロックを抽出する
高速タイミングクロックが提供される。

〕月以上の構成から明らかなように、本発明に従うタイミン
グクロック抽出回路は、フェーズロックループ（ＰＬＬ
）回路を有している。そのＰＬＬ回路の位相比較器には
、伝送速度ｆ　［ｂ／ｓ　］の入入力骨の微分波形と、
ＰＬＬ回路内の電圧制御発振器出力をｆ　／　２　ＣＨ
ｚ）に分周した信号とが入力される。すなわち、ｆ　（
ｂ／ｓ　〕の微分信号は、分周した電圧制御発振器のｆ
／２〔Ｈｚ〕の出力信号と比較される。

従って、タイミング抽出用ＰＬＬ回路内の位相比較器の
安定動作周波数をｇ　［ｆｌｚ）とすると、安定にタイ
ミング抽出できる最大の伝送速度ｆ□８［ｂ／Ｓ　］は
、’Ａ　ｆｍａｙ≦ｇとなり、２　ｇ　［：ｂ／ｓ：ｌ
までの高速伝送速度の信号伝送に対応することができる
。

また更に、微分回路とＰＬＬ回路との間に、Ｚ共振器を
挿入することにより、入力信号の欠落を補完して、位相
比較器の動作をより精密なものとすることができる。

実施例以下に、本発明の好ましい実施例を挙げて、本発明をよ
り具体的に説明するが、以下に示されるものは本発明の
一実施例にすぎず、本発明の技術的範囲を何ら制限する
ものではない。

第１図は、本発明に従う高速タイミングクロック抽出回
路の具体的な構成の一例を示すものである。

同図に示されるように、入力端子１１より入力されたＣ
ＭＩ信号は、微分回路１２に入力される。その微分回路
１２は、立下がり微分波形を位相比較器１３の一方の入
力に出力する。位相比較器１３の出力は、ローパスフィ
ルタ１４を介して電圧制御発振器１５に入力され、その
電圧制御発振器１５の出力は、１／Ｎ分周器１６に供給
され、入力信号の伝送速度とほぼ同一の周波数域まで分
周される。その１／Ｎ分周器１６の出力には２分周器１
８が接続されている。このＡ分周器１８の出力が位相比
較器１７の他方の入力に接続されている。また、タイミ
ングクロック信号の出力端子１７は、１／Ｎ分周器１６
の出力に接続されている。

例えば、入力信号の立ち下がり微分波形を出力する微分
回路としては、第５図に示したような回路を使用するこ
とができる。

即ち、同図に示すように、入力端子１１からの入力信号
は、排他的論理和素子１９の一方の入力に直接印加され
ると共に、１ビツトの遅延回路２０およびインバータ２
１とを介して排他的論理和素子１９の他方の入力にも印
加される。そして、その排他的論理和素子１９の出力が
、微分回路の出力を構成する。

第６図は、上述の微分回路の動作を示すタイミングチャ
ートである。即ち、受信ＣＭＩ信号（１）を受ける遅延
回路２０は、１ビツト遅延した信号（６）を出力する。

この信号（６）は、インバータ２１によって反転され、
その反転信号（７）は、ＮＯＲ素子１９の入力端子の一
方に入力される。このとき、ＮＯＲ素子１９の他方の入
力端子には、入力信号（１）が直接入力されてふり、両
入力のＮＯＲを演算することにより、入力信号の立ち下
がり微分波形（２）が出力される。

第１図に示す本発明に従うタイミングクロック抽出回路
の第１実施例の動作を示すタイミングチャートを第２図
に示す。

入力信号（１）は、伝送速度ｆ〔ｂ／ｓ〕でこの回路に
入力されたＣＭＩ信号であり、微分回路１２は前述のに
ように、入力信号の立ち下がり微分信号（２）を出力す
る。この微分波形（２）は、位相比較器１３の一方の入
力に出力される。この位相比較器１３の出力は、ローパ
スフィルタ１４を介して電圧制御発振器１５に供給され
、その発振周波数を制御する。電圧制御発振器１５の出
力は、１／Ｎ分周器１６により１／Ｎに分周されて、タ
イミングクロック信号（３）として出力端子１７から取
り出される。一方、１／Ｎ分周器１Ｇの出力信号は、Ｚ
分周器Ｉ８によって、更に２に分周される。その２分周
信号〔４）は、位相比較器１３の他方の入力に印加され
る。従って、位相比較器１３は、立下り微分波形（２）
と分周信号〔４）とを比較して、その位相差を表す信号
をローパスフィルタ１４を介して電圧側発振器１５に出
力する。この電圧制御発振器１５は、入力端子に対応し
た周波数で発振する。かくして、分周信号（４）は、入
力信号（１）と位相差のない同一周波数で安定する。こ
の状態で、電圧制御発振器１５の発振周波数を１／Ｎ分
周した信号は、受信ＣＭＩ符号に同期した周波数ｆ　［
ｆ（ｚ］のタイミングクロック信号となる。

このとき、位相比較器１３の動作周波数は、入力信号の
伝送速度ｆに対してｆ／２となり、ｆ／２（ｆｌｚ）で
安定に動作する位相比較器を用いれば、回路は安定に動
作する。

なお、ＣＭＩ符号の立下がり微分波形は、第２図かられ
かるように、２ビツトごとにパルスが出現せず、欠落が
生じる。しかし、位相比較器は、゛微分回路からの信号
がないとき（すなわち欠落が生じているとき）には、零
電圧信号を出力し、一方、微分回路からの信号があると
きには、両入力を比較して、位相差を表す電圧信号を出
力し、ＰＬＬ全体としては、位相差が零となるように動
作する。

第５図は、本発明に従うタイミングクロック抽出回路の
第２の実施例の構成を示すものである。

この第２の実施例は、微分回路１２とＰＬＬ回路の構成
については、前述の第１の実施例と同様の構成を採って
いるが、更に微分回路１２とＰＬＬ回路との間に共振器
２３と電圧比較器２４とが挿入されている。この共振器
２３は、伝送信号の伝送速度ｆ（）ｔｚ：ｌに対して周
波数ｆ／２１：Ｈｚ）の共振周波数を有している。

第８図は、この第７図に示したタイミングクロック抽出
回路の動作を、各素子の出力信号波形によって示すタイ
ミングチャートである。

伝送速度ｆ　（ｂ／ｓ　）の入力ＣＭＩ符号（１）は、
微分回路１２によって立下り微分信号（２）とされる。

しかし、その立下り微分信号（２）は、第６図に示すよ
うに、欠落がある。そのような立下り微分信号（２）が
共振器２３に印加されると、その共振器２３は、周波数
ｆ／２［：Ｈｚ）で共振する。その結果、その欠落して
いる部分が補完され、立下り微分信号（２）に同期し且
つ欠落のない正弦波信号（２）′　　として□出力され
る。この信号（２）”　は、電圧比較器２４により整形
されてパルス信号（２）′として位相比較器１３に入力
される。

位相比較器１３に入力された後のＰＬｊ回路の動作は、
第１の実施例と同様である。

第２の実施例では、共振器が微分波形の欠落を補償する
ので、ＰＬＬ回路は、第１の実施例と比較して高い応答
速度で位相差が零となるように動作する。

従って、この第２の実施例においても、伝°送速度ｆ　
（ｂ／ｓ　）に対して位相比較器の動作周波数はｆ　／
　２　　（Ｈｚｌで足りる。

発明の効果以上から明らかなように、本発明に従う高速タイミング
抽出回路は、伝送速度ｆの入力ＣＭＩ信号に対して、そ
のＰＬＬ回路に含まれる位相比較器の動作速度がｆ／２
で安定に動作するので、実質的にＰＬＬ回路内の位相比
較器の安定動作周波数よりも高速デジタル伝送のタイミ
ング抽出が可能となる。゛従って、従来のタイミングクロック抽出回路と同様の廉
価で小型の位相比較器を用いて、約二倍の伝送速度に対
しても安定に動作する。換言すれば、高速で動作するタ
イミングクロック抽出回路を廉価かつ小型に構成するこ
とができる。

【図面の簡単な説明】

第１図は、本発明に従う高速タイミング抽出回路の第１
の実施例の構成を示すブロック図であり、第２図は、第
１図に示した回路の動作を示すタイミングチャートであ
り、第３図は、第１図に示した回路に使用可能な微分回路の
構成を示すブロック図であり、第４図は、第３図に示し
た回路の動作を示すタイミングチャートであり、第５図は、本発明に従う高速タイミング抽出回路の第２
の実施例の構成を示すブロック図であり、第６図は、第
５図に示した回路の動作を示すタイミングチャートであ
り、第７図は、従来のタイミング抽出回路の構成を示すブロ
ック図であり、第８図は、第７図に示した回路の動作を示すタイミング
チャートである。〔主な参照番号〕１．１１・・・入力端子、　２．１２・・・微分回路、
３．１３・・・位相比較器、４．１４・・・ローパスフィルタ、５．１５・・・電圧制御発振器、６．１６・・・１／Ｎ分周器、７．１７・・・出力端子、１８・・・２分周器、　　１９・・・ＮＯＲ素子、２０
・・・遅延回路、　　２１・・・インバータ、２２・・
・微分回路の出力、　２３・・・共振器、２４・・・電
圧比較器

Claims

【特許請求の範囲】

（１）入力信号を微分する微分回路と、一方の入力に前
記微分回路の出力を受ける位相比較器と、該位相比較器
の出力を受けるローパスフィルタと、該ローパスフィル
タの出力により制御される電圧制御発振器と、該電圧制
御発振器の出力を前記入力信号の伝送速度とほぼ等しい
周波数域まで分周する第１の分周器と、該第１の分周器
の出力を１／２分周する第２の分周器とを備え、該第２
の分周器の出力を前記位相比較器の他の入力に接続する
一方、前記第１の分周器の出力からタイミングクロック
信号を抽出するように構成されていることを特徴とする
入力信号からタイミングクロックを抽出する高速タイミ
ング抽出回路。
（２）前記微分回路の出力は、入力信号の周波数の１／
２の周波数を共振周波数とする共振器を介して前記位相
比較器に入力されることを特徴とする特許請求の範囲第
１項記載の高速タイミング抽出回路。
（３）前記入力信号はＣＭＩ符号であり、前記微分回路
は、該ＣＭＩ符号の立下がりに対応する微分波形信号を
出力することを特徴とする特許請求の範囲第１項または
第２項記載の高速タイミング抽出回路。