JP2015162576A - 半導体光集積素子、半導体光集積素子を作製する方法 - Google Patents

半導体光集積素子、半導体光集積素子を作製する方法 Download PDF

Info

Publication number
JP2015162576A
JP2015162576A JP2014036850A JP2014036850A JP2015162576A JP 2015162576 A JP2015162576 A JP 2015162576A JP 2014036850 A JP2014036850 A JP 2014036850A JP 2014036850 A JP2014036850 A JP 2014036850A JP 2015162576 A JP2015162576 A JP 2015162576A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
photodiode
substrate
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014036850A
Other languages
English (en)
Inventor
健彦 菊地
Takehiko Kikuchi
健彦 菊地
英樹 八木
Hideki Yagi
英樹 八木
米田　昌博
Masahiro Yoneda
昌博 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014036850A priority Critical patent/JP2015162576A/ja
Priority to US14/627,885 priority patent/US9482834B2/en
Publication of JP2015162576A publication Critical patent/JP2015162576A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4295—Coupling light guides with opto-electronic elements coupling with semiconductor devices activated by light through the light guide, e.g. thyristors, phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】良好な高周波応答性のフォトダイオードを備える半導体光集積素子を提供できる。
【解決手段】半導体光集積素子１１では、光吸収層２１ｂの側面２２ｂが第１クラッド層２１ａの側面２２ａに対して後退しているので、第１クラッド層２１ａ及び第２クラッド層２１ｃの一方から光吸収層２１ｂを介して第１クラッド層２１ａ及び第２クラッド層２１ｃの他方に向かう電界の広がりが、後退した側面２２ｂを備える光吸収層２１ｂにおいてくびれる。電界のくびれるにより、フォトダイオード１５ａの寄生キャパシタンスが低減される。また、フォトダイオード１５ａの側面上には遷移金属ドープされたIII−Ｖ化合物半導体埋込層１９で被覆される。III−Ｖ化合物半導体埋込層１９の被覆により、フォトダイオード１５ａの側面に関連する暗電流が低減される。
【選択図】図２

Description

本発明は、半導体光集積素子、及び半導体光集積素子を作製する方法に関する。
特許文献１は、導波路型のフォトダイオードを開示する。
特開２０１３−１１０２０７号公報
導波路型のフォトダイオードでは、入力光を導く光導波路がフォトダイオードに突き当て接合（バッドジョイント結合）している。特許文献１では、光導波路の伝搬損失を増大させることなくフォトダイオードの暗電流を低減するために、光導波路の光導波路層は（１００）面方位での飽和濃度以下の濃度のＦｅのドーピングを備え、光導波路の上側クラッド層は（１００）面方位での飽和濃度以上の濃度のＦｅのドーピングを備える。
光通信において、変調光、例えばコヒーレント信号光を受けるコヒーレント光復調器は、位相変調された光信号の位相差を光の強度に変換する。変換後の光信号はフォトダイオードにより電気信号に変換される。フォトダイオードに優れた高周波応答性が提供されるとき、そのようなフォトダイオードは、広い動作帯域で動作可能になり、この結果として、コヒーレント光通信に代表される光通信分野では高速の光信号の光電変換が可能になる。これ故に、光通信分野では、広帯域の応答特性を有するフォトダイオードが求められる。
本発明の一側面は、上記の事情により為されたものであり、良好な高周波応答性を有するフォトダイオードを備える半導体光集積素子を提供することを目的とする。また、本発明の別の側面は、良好な高周波応答性を有するフォトダイオードを備える半導体光集積素子を製造する方法を提供することを目的とする。
本発明の一側面によれば、半導体光集積素子は、第１軸の方向に配置された第１領域及び第２領域を有する基板と、前記基板の前記第１領域上に設けられ、端面及び側面を有する導波路型のフォトダイオードを含む受光素子と、前記基板の前記第２領域上に設けられ、前記フォトダイオードの前記端面に突き当て接合を成す光導波路と、前記フォトダイオードの前記側面上に設けられ、遷移金属ドープIII−Ｖ化合物半導体埋込層と、を備え、前記フォトダイオードの前記側面は前記第１軸の方向に延在し、前記フォトダイオードの前記端面は前記第１軸の方向に交差する基準面に沿って延在し、前記フォトダイオードは半導体積層を含み、前記半導体積層は、前記基板上に設けられた第１クラッド層と、前記第１クラッド層上に設けられた光吸収層と、前記光吸収層上に設けられた第２クラッド層とを含み、前記光吸収層は、前記第１クラッド層の側面に対して後退した側面を備える。
本発明の別の側面によれば、半導体光集積素子を作製する方法は、第１領域及び第２領域を有する基板を準備する工程と、前記基板の前記第１領域上に設けられフォトダイオードのための第１クラッド層、光吸収層及び第２クラッド層を含む第１半導体積層と、前記基板の前記第２領域上に設けられ光導波路のための第２半導体積層とを備えるエピタキシャル基板を準備する工程と、前記フォトダイオード及び前記光導波路の形状を規定するパターンを有する第１マスクを前記エピタキシャル基板上に形成する工程と、前記第１マスクを用いて前記第１半導体積層及び前記第２半導体積層のドライエッチングを行って、前記フォトダイオードのためのメサ構造及び前記光導波路のためのストライプ構造を含む基板生産物を形成する工程と、前記メサ構造の前記光吸収層の側面が前記メサ構造の前記第１クラッド層の側面に対して後退するように、前記基板生産物のウエットエッチングを行う工程と、前記基板生産物のウエットエッチングを行った後に、遷移金属III−Ｖ化合物半導体埋込層の埋め込み成長を行って、前記メサ構造の側面上に前記遷移金属III−Ｖ化合物半導体埋込層を形成する工程と、を備え、前記第１クラッド層は前記基板上に設けられ、前記光吸収層は前記第１クラッド層上に設けられ、前記第２クラッド層は前記光吸収層上に設けられる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、良好な高周波応答性のフォトダイオードを備える半導体光集積素子が提供される。また、本発明の別の側面によれば、良好な高周波応答性を有するフォトダイオードを備える半導体光集積素子を製造する方法が提供される。
図１は、実施の形態に係る半導体光集積素子を示す平面面である。 図２は、実施の形態に係る半導体光集積素子を示す断面を示す図面である。 図３は、図１におけるIII−III線にそって取られたフォトダイオードの一形態を示す図面である。 図４は、図１におけるIII−III線にそって取られたフォトダイオードの別の形態を示す図面である。 図５は、ＦｅドープＩｎＰ層の厚さとフォトダイオードの暗電流及びキャパシタンスとの関係を示す図面である。 図６は、光吸収層の窪み量とフォトダイオードの暗電流及びキャパシタンスとの関係を示す図面である。 図７は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。 図８は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。 図９は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。 図１０は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。 図１１は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。 図１２は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。 図１３は、本実施の形態に係る半導体光集積素子を作製する方法における主要な工程を示す図面である。
引き続き、本発明のいくつかの形態を説明する。
一形態によれば、半導体光集積素子は、（ａ）第１軸の方向に配置された第１領域及び第２領域を有する基板と、（ｂ）前記基板の前記第１領域上に設けられ、端面及び側面を有する導波路型のフォトダイオードを含む受光素子と、（ｃ）前記基板の前記第２領域上に設けられ、前記フォトダイオードの前記端面に突き当て接合を成す光導波路と、（ｄ）前記フォトダイオードの前記側面上に設けられ、遷移金属ドープIII−Ｖ化合物半導体埋込層と、を備える。前記フォトダイオードの前記側面は前記第１軸の方向に延在し、前記フォトダイオードの前記端面は前記第１軸の方向に交差する基準面に沿って延在し、前記フォトダイオードは半導体積層を含み、前記半導体積層は、前記基板上に設けられた第１クラッド層と、前記第１クラッド層上に設けられた光吸収層と、前記光吸収層上に設けられた第２クラッド層とを含み、前記光吸収層は、前記第１クラッド層の側面に対して後退した側面を備える。
この半導体光集積素子によれば、光吸収層の側面が第１クラッド層の側面に対して後退しているので、第１クラッド層及び第２クラッド層の一方から光吸収層を介して第１クラッド層及び第２クラッド層の他方に向かう電界の広がりが、後退した側面を備える光吸収層においてくびれる。電界のくびれにより、フォトダイオードのキャパシタンスが低減される。また、フォトダイオードの側面を遷移金属ドープIII−Ｖ化合物半導体埋込層が被覆するので、III−Ｖ化合物半導体埋込層の被覆により、フォトダイオードの側面に関連する暗電流が低減される。
一形態に係る半導体光集積素子では、前記フォトダイオードの前記端面と前記光導波路の端部との間に設けられた第１部分と、前記基板の前記第２領域上に設けられた第２部分とを含み、遷移金属ドープされたIII−Ｖ化合物半導体層を更に備えることができる。
この半導体光集積素子によれば、遷移金属ドープのIII−Ｖ化合物半導体層が基板の第２領域上の第２部分から延在する第１部分を備え、遷移金属ドープのIII−Ｖ化合物半導体層の第１部分はフォトダイオードの端面を被覆する。遷移金属ドープのIII−Ｖ化合物半導体層の被覆により、フォトダイオードの端面に関連する暗電流が低減される。
一形態に係る半導体光集積素子は、前記フォトダイオードの別の端面に突き当て接合を成す光導波路半導体積層を更に備え、該光導波路半導体積層は前記光導波路のための半導体積層構造を有しており、前記III−Ｖ化合物半導体埋込層は前記光導波路半導体積層の側面上に設けられ、前記フォトダイオードの前記別の端面は前記フォトダイオードの前記端面の反対側に位置する。
この半導体光集積素子によれば、光導波路半導体積層がフォトダイオードにおける別の端面を被覆すると共に、光導波路半導体積層の側面をIII−Ｖ化合物半導体層が被覆する。光導波路半導体積層の被覆により、フォトダイオードの端面に関連する暗電流が低減される。
一形態に係る半導体光集積素子では、前記遷移金属ドープIII−Ｖ化合物半導体埋込層は、前記光吸収層の上端上において１．５μｍ以下の厚さを有する。この半導体光集積素子によれば、遷移金属ドープIII−Ｖ化合物半導体埋込層がフォトダイオードの側面上において厚いとき、この厚い半導体層はフォトダイオードの高周波特性の向上を抑制する傾向にある。
一形態に係る半導体光集積素子では、前記遷移金属ドープIII−Ｖ化合物半導体埋込層は、光吸収層の上端上において０．４μｍ以上の厚さを有する。この半導体光集積素子によれば、遷移金属ドープIII−Ｖ化合物半導体埋込層がフォトダイオードの側面上において薄いとき、この薄い半導体層はフォトダイオードの暗電流の低減を抑制する傾向にある。
一形態に係る半導体光集積素子は、前記フォトダイオードの前記側面及び前記遷移金属ドープIII−Ｖ化合物半導体埋込層上に設けられたアンドープIII−Ｖ化合物半導体埋込層を更に備える。この半導体光集積素子によれば、遷移金属ドープIII−Ｖ化合物半導体埋込層上のアンドープIII−Ｖ化合物半導体埋込層は、ｐ型ドーパントの相互拡散を抑制して、フォトダイオードの暗電流の低減に寄与する。
別の形態に係る半導体光集積素子を作製する方法は、（ａ）第１領域及び第２領域を有する基板を準備する工程と、（ｂ）前記基板の前記第１領域上に設けられフォトダイオードのための第１クラッド層、光吸収層及び第２クラッド層を含む第１半導体積層と、前記基板の前記第２領域上に設けられ光導波路のための第２半導体積層とを備えるエピタキシャル基板を準備する工程と、（ｃ）前記フォトダイオード及び前記光導波路の形状を規定するパターンを有する第１マスクを前記エピタキシャル基板上に形成する工程と、（ｄ）前記第１マスクを用いて前記第１半導体積層及び前記第２半導体積層のドライエッチングを行って、前記フォトダイオードのためのメサ構造及び前記光導波路のためのストライプ構造を含む基板生産物を形成する工程と、（ｅ）前記メサ構造の前記光吸収層の側面が前記メサ構造の前記第１クラッド層の側面に対して後退するように、前記基板生産物のウエットエッチングを行う工程と、（ｆ）前記基板生産物のウエットエッチングを行った後に、遷移金属III−Ｖ化合物半導体埋込層の埋め込み成長を行って、前記メサ構造の側面上に前記遷移金属III−Ｖ化合物半導体埋込層を形成する工程と、を備える。前記第１クラッド層は前記基板上に設けられ、前記光吸収層は前記第１クラッド層上に設けられ、前記第２クラッド層は前記光吸収層上に設けられる。
半導体光集積素子を作製する方法（以下、「製造方法」を記す）によれば、基板生産物のウエットエッチングを行って、光吸収層の側面が第１クラッド層の側面に対して後退するメサ構造を形成した。光吸収層の側面が第１クラッド層の側面に対して後退しているので、第１クラッド層及び第２クラッド層の一方から光吸収層を介して第１クラッド層及び第２クラッド層の他方に向かう電界の広がりが、後退した側面を備える光吸収層においてくびれる。電界のくびれにより、フォトダイオードのキャパシタンスが低減される。また、遷移金属ドープのIII−Ｖ化合物半導体埋込層を、メサ構造の側面上に成長した。フォトダイオードの側面は遷移金属ドープのIII−Ｖ化合物半導体埋込層によって被覆されるので、III−Ｖ化合物半導体埋込層の被覆により、フォトダイオードの側面に関連する暗電流が低減される。
別の形態に係る作製方法は、アンドープIII−Ｖ化合物半導体層の成長を前記III−Ｖ化合物半導体埋込層上に行う工程を更に備えることができる。
この製造方法によれば、III−Ｖ化合物半導体埋込層上のアンドープIII−Ｖ化合物半導体埋込層は、フォトダイオードの暗電流の低減に寄与する。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光集積素子、及び半導体光集積素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１は、実施の形態に係る半導体光集積素子を示す平面面である。図２は、実施の形態に係る半導体光集積素子の断面を示す。図２の（ａ）部は、図１のＩＩａ−ＩＩａ線に沿って取られた断面を示し、図２の（ｂ）部は、図１のＩＩｂ−ＩＩｂ線に沿って取られた断面を示し、図２の（ｃ）部は、図１のＩＩｃ−ＩＩｃ線に沿って取られた断面を示す。
図１並びに図２の（ａ）部及び（ｂ）部を参照すると、半導体光集積素子１１は、基板１３と、フォトダイオード１５ａと、光導波路１５ｂと、III−Ｖ化合物半導体埋込層１９とを備える。図１に示されるように、基板１３は、第１領域１３ａ及び第２領域１３ｂを有する。第１領域１３ａ及び第２領域１３ｂは第１軸Ａｘ１の方向に配置されている。
光導波路１５ｂは基板１３の第２領域１３ｂ上に設けられ、フォトダイオード１５ａは基板１３の第１領域１３ａ上に設けられる。フォトダイオード１５ａは導波路型を有する。フォトダイオード１５ａは端面（１７ａ、１７ｂ）を含み、これらの端面の各々は第１軸Ａｘ１の方向に交差する基準面に沿って延在する。また、フォトダイオード１５ａは側面（１７ｃ、１７ｄ）を含み、これらの側面は第１軸Ａｘ１の方向に延在する。具体的には、フォトダイオード１５ａは第１端面１７ａ及び第２端面１７ｂ、並びに第１側面１７ｃ及び第２側面１７ｄを含む。光導波路１５ｂは、フォトダイオード１５ａの第１端面１７ａに第１突き当て接合２３ａを成す。第１側面１７ｃは第２側面１７ｄの反対側に位置する。
フォトダイオード１５ａは半導体積層２１を含み、半導体積層２１は、第１クラッド層２１ａ、光吸収層２１ｂ及び第２クラッド層２１ｃを含み、第１クラッド層２１ａ、光吸収層２１ｂ及び第２クラッド層２１ｃは、基板１３の主面１３ｃ上にこの順に設けられている。光吸収層２１ｂは、第１クラッド層２１ａの第１導電型の半導体層と第２クラッド層２１ｃの第２導電型の半導体層との間に設けられる。光吸収層２１ｂは、光導波路１５ｂを伝搬する光を受けて、光電変換を介してこの光から光電流を生成する。第１クラッド層２１ａは基板１３の第１領域１３ａ上に設けられ、光吸収層２１ｂは第１クラッド層２１ａ上に設けられ、第２クラッド層２１ｃは光吸収層２１ｂ上に設けられて、光吸収層２１ｂの側面２２ｂは、第１クラッド層２１ａの側面２２ａに対して後退している。本実施例では、光吸収層２１ｂの側面２２ｂは、第２クラッド層２１ｃの側面２２ｃに対して後退している。光吸収層２１ｂの屈折率は、第１クラッド層２１ａ及び第２クラッド層２１ｃの屈折率より大きく、これらの３層により提供される屈折率プロファイルは、光導波路からの入射光を光吸収層２１ｂに閉じ込めるように働く。また、光吸収層２１ｂのバンドギャップエネルギーは、第１クラッド層２１ａ及び第２クラッド層２１ｃのバンドギャップエネルギーより小さい。
III−Ｖ化合物半導体埋込層１９はフォトダイオード１５ａの側面（１７ｃ、１７ｄ）上に設けられる。III−Ｖ化合物半導体埋込層１９は、遷移金属ドープされて成る半絶縁性III−Ｖ化合物半導体層１９ａを含み、半絶縁性III−Ｖ化合物半導体層１９ａがフォトダイオード１５ａの第１側面１７ｃ及び第２側面１７ｄを被覆する。或いは、III−Ｖ化合物半導体埋込層１９は、遷移金属ドープされて成る半絶縁性III−Ｖ化合物半導体層１９ａ、及びアンドープのIII−Ｖ化合物半導体層１９ｂを含む。半絶縁性III−Ｖ化合物半導体層１９ａは、半絶縁性を示す。III−Ｖ化合物半導体に添加される遷移金属は、例えば鉄（Ｆｅ）を備える。
フォトダイオード１５ａの動作においては、第１クラッド層２１ａと第２クラッド層２１ｃとの逆バイアス印加に応答して、光吸収層２１ｂの一部又は全部には空乏層が広がる。この半導体光集積素子１１によれば、光吸収層２１ｂの側面２２ｂが第１クラッド層２１ａの側面２２ａに対して後退しているので、第１クラッド層２１ａ及び第２クラッド層２１ｃの一方から光吸収層２１ｂを介して第１クラッド層２１ａ及び第２クラッド層２１ｃの他方に向かう電界の広がりが、後退した側面２２ｂを備える光吸収層２１ｂにおいてくびれる。電界のくびれにより、フォトダイオード１５ａのキャパシタンスが低減される。また、フォトダイオード１５ａの側面（１７ｃ、１７ｄ）上には遷移金属ドープのIII−Ｖ化合物半導体埋込層１９によって被覆されるので、III−Ｖ化合物半導体埋込層１９の被覆により、フォトダイオード１５ａの側面（１７ｃ、１７ｄ）に関連する暗電流が低減される。
半導体光集積素子１１においては、半導体積層２１は、コンタクト層２１ｄを更に含み、コンタクト層２１ｄは第２クラッド層２１ｃ上に設けられる。コンタクト層２１ｄは、第２クラッド層２１ｃと同じ導電型の第２導電型半導体層を含む。半導体光集積素子１１は、コンタクト層２１ｄに接触２７ａを成す第１電極２５ａを備え、また第１クラッド層２１ａの第１導電型半導体層に接触２７ｂを成す第２電極２５ｂを備える。
本実施例では、半導体積層２１は光吸収層２１ｂと第２クラッド層２１ｃとの間に設けられたグレイデッド層２１ｅを更に備えることができる。グレイデッド層２１ｅは、構成元素の組成傾斜を備えるIII−Ｖ化合物半導体からなる。組成傾斜は、III族構成元素又はＶ族構成元素の組成が第２クラッド層２１ｃから光吸収層２１ｂへの方向に徐々に又は多段的に変化する構造である。この組成傾斜により、屈折率のプロファイルも、第２クラッド層２１ｃから光吸収層２１ｂへの方向に変化する。これにより光吸収層内への光閉じ込めが強まり、より高効率の光電変換が可能となるという利点がある。また、組成傾斜によれば、グレイデッド層２１ｅのバンドギャップエネルギーは第２クラッド層２１ｃから光吸収層２１ｂへの方向に徐々に又は多段的に変化する。グレイデッド層２１ｅの厚さは光吸収層２１ｂの厚さより薄いことが好ましく、グレイデッド層が厚すぎると光吸収層内で発生したフォトキャリアの走行時間（電極に到達するまでの時間）が長くなり高周波応答が劣化するためである。
フォトダイオード１５ａのための半導体積層２１は例えば以下のものである。
基板１３：Ｆｅドープ半絶縁性ＩｎＰ基板、主面の面方位は（１００）面。
第１クラッド層２１ａ：ＳｉドープＩｎＰ、厚さ１．５μｍ。
光吸収層２１ｂ：ＩｎＧａＡｓ、厚さ０．５μｍ。
グレイデッド層２１ｅ：ＩｎＸＧａ１−ＸＡｓＹＰ１−Ｙ（０＜Ｘ＜１、０≦Ｙ＜１）、厚さ０．０５〜０．２μｍ。
第２クラッド層２１ｃ：ＺｎドープＩｎＰ、厚さ１μｍ。
コンタクト層２１ｄ：ｐ−ＩｎＧａＡｓ、厚さ０．３μｍ。
III−Ｖ化合物半導体埋込層１９：ＦｅドープＩｎＰ、厚さ０．４〜１．５μｍ。
第１電極２５ａ（ｐ側電極）：ＡｕＺｎ。
第２電極２５ｂ（ｎ側電極）：ＡｕＧｅＮｉ。
第１軸Ａｘ１：＜０１１＞軸の方向。
また、グレイデッド層２１ｅは例えば以下の構造を備えることができる。
階段的な傾斜構造の一例。
複数のＺｎドープＩｎＧａＡｓＰの積層。例えば５つの半導体層を含む積層であって、これらの第１〜第５のＩｎＧａＡｓＰ層のバンドギャップ波長が、それぞれ、光吸収層に近い側から、１．３μｍ、１．２μｍ、１．１５μｍ、１．１μｍ及び１．０５μｍである。
連続的な傾斜構造の一例。
連続的に組成傾斜されたＩｎＧａＡｓＰ層。このＩｎＧａＡｓＰ層バンドギャップ波長は、第２クラッド層から光吸収層への方向に１．０５μｍから１．３μｍまでの範囲で連続的に変化する。
光導波路１５ｂは、光導波路１５ｂのための半導体積層構造２９を備える。半導体積層構造２９は、下側クラッド層２９ａ、半絶縁性半導体層２９ｂ（遷移金属ドープIII−Ｖ化合物半導体層）、コア層２９ｃ及び上側クラッド層２９ｄを含む。下側クラッド層２９ａ、半絶縁性半導体層２９ｂ、コア層２９ｃ及び上側クラッド層２９ｄは、基板１３の第２領域１３ｂ上においてこの順に配列されている。本実施例では、下側クラッド層２９ａは第１クラッド層２１ａと一体に成長されており、第１クラッド層２１ａと同じ半導体層からなる。また、半絶縁性半導体層２９ｂは、遷移金属ドープされたIII−Ｖ化合物半導体層を備える。半絶縁性半導体層２９ｂは、図１及び図２の（ａ）部を参照すると、フォトダイオード１５ａの第１端面１７ａと光導波路の端部との間に設けられた第１部分２９ｂａと、基板１３の第２領域１３ｂの下側クラッド層２９ａ上に設けられた第２部分２９ｂｂとを含み、またフォトダイオード１５ａの第２端面１７ｂ上に設けられた第３部分２９ｂｃと、基板１３の第１領域１３ａの第１クラッド層２１ａ上に設けられた第４部分２９ｂｄとを含む。この半導体光集積素子１１によれば、遷移金属ドープのIII−Ｖ化合物半導体層（半絶縁性半導体層２９ｂ）が基板１３の第２領域１３ｂ上の第２部分２９ｂｂを備え、半絶縁性半導体層２９ｂの第１部分２９ｂａ及び第３部分２９ｂｃが、それぞれ、フォトダイオード１５ａの第１端面１７ａ及び第２端面１７ｂを被覆する。遷移金属ドープのIII−Ｖ化合物半導体層（半絶縁性半導体層２９ｂ）の被覆により、フォトダイオード１５ａの端面に関連する暗電流が低減される。
図２の（ｃ）部に示されるように、光導波路１５ｂのための導波路メサの側面は、III−Ｖ化合物半導体埋込層１９により覆われる。
半導体積層構造２９の一例は以下のものである。
下側クラッド層２９ａ：ＳｉドープＩｎＰ、厚さ１．５μｍ。
半絶縁性半導体層２９ｂ：ＦｅドープＩｎＰ、Ｆｅ濃度５×１０１６ｃｍ−３、厚さ０．０５μｍ。
コア層２９ｃ：アンドープＩｎＧａＡｓＰ、厚さ０．５μｍ、組成はバンドギャップ波長１．０５μｍにより決定される。
上側クラッド層２９ｄ：アンドープＩｎＰ、厚さ１μｍ。
半導体積層構造２９は、フォトダイオード１５ａの別の端面（第２端面１７ｂ）に第２突き当て接合２３ｂを成すように設けられている。第２端面１７ｂは第１端面１７ａの反対側に位置する。半導体積層構造２９の側面上には、半絶縁性III−Ｖ化合物半導体層１９ａ（III−Ｖ化合物半導体埋込層１９）が設けられる。この半導体光集積素子１１によれば、光導波路のための半導体積層構造２９がフォトダイオードにおける第１端面１７ａ及び第２端面１７ｂを被覆する。光導波路のための半導体積層構造２９の被覆により、フォトダイオード１５ａの端面に関連する暗電流が低減される。
基板１３、III−Ｖ化合物半導体埋込層１９、半導体積層２１、及び半導体積層構造２９は絶縁膜３１により覆われる。絶縁膜３１は開口３１ａ、３１ｂを有する。開口３１ａ、３１ｂは、フォトダイオード１５ａのための第１電極２５ａ及び第２電極２５ｂが、それぞれ、導電性の半導体層に接触することを可能にする。
既に説明したように、光吸収層２１ｂの側面２２ｂは、第１クラッド層２１ａの側面２２ａに対して後退している。図２の（ｂ）部を参照すると、光吸収層２１ｂの側面２２ｂにおける後退は、逆メサ構造として提供されている。フォトダイオード１５ａの第１側面１７ｃ及び第２側面１７ｄにおいて、光吸収層２１ｂの側面２２ｂが逆メサの形状を有するので、第１クラッド層２１ａと光吸収層２１ｂとの接合面積が、第１クラッド層２１ａの上面の面積に比べて小さくなる。第１クラッド層２１ａ及び第２クラッド層２１ｃの一方から他方へ光吸収層２１ｂを貫く電気力線は、縮小された上記の接合を通過するので、第１クラッド層２１ａ、光吸収層２１ｂ内の空乏層及び第２クラッド層２１ｃからなる素子キャパシタは、接合面積の縮小に応じて小さいキャパシタンスを有する。
図２の（ｂ）部に示されるように、フォトダイオード１５ａの第１側面１７ｃ、第２側面１７ｄにおける逆メサ構造は、グレイデッド層２１ｅの側面２２ｅ及び光吸収層２１ｂの側面２２ｂの両方に形成されている。光吸収層２１ｂ上のグレイデッド層２１ｅは、光吸収層２１ｂの側面２２ｂを第１クラッド層２１ａの側面２２ａから後退させることを容易にし、光吸収層２１ｂの側面２２ｂにおける後退はキャパシタンスの低減に役立つ。光吸収層２１ｂ上のグレイデッド層２１ｅは、この後退を逆メサ構造としてウエットエッチングにより形成することを可能にする。光吸収層２１ｂの側面２２ｂにおける逆メサの後退は、更に暗電流の低減に役立つ。グレイデッド層２１ｅの側面２２ｅ及び光吸収層２１ｂの側面２２ｂにおける逆メサ構造は、III−Ｖ化合物半導体埋込層１９が光吸収層２１ｂの側面２２ｂをしっかりと覆って、半絶縁性のIII−Ｖ化合物半導体層が光吸収層２１ｂの側面２２ｂに接触して、電気力線の浸みだしを低減すると共に、半導体積層２１の側面に係る暗電流を低減するように作用する。
図３は、図１におけるIII−III線にそって取られたフォトダイオードの一形態を示す。図３に示される形態では、埋め込みのための半絶縁性III−Ｖ化合物半導体層１９ａは、キャパシタンスの増加を避けるために、光吸収層２１ｂの上端上において１．５μｍ以下の厚さを有することが好ましい。半絶縁性III−Ｖ化合物半導体層１９ａは、側面２２ａ、２２ｂ、２２ｅ、２２ｃ、２２ｄを覆う。遷移金属ドープされたIII−Ｖ化合物半導体埋込層がフォトダイオード１５ａの側面上において厚いとき、フォトダイオード１５ａの高周波特性の向上を抑制する傾向にある。III−Ｖ化合物半導体埋込層を厚く形成するためには、形成の際の加熱時間（結晶成長時間）が長くなる。加熱時間が長くなると、第２クラッド層２１ｃにドープされたＺｎが光吸収層２１ｂに拡散し、光吸収層２１ｂに生じる空乏層の幅が狭くなるため高周波特性の向上が抑制されるのである。また、III−Ｖ化合物半導体埋込層１９は、暗電流の増加を避けるために、光吸収層２１ｂの上端上において０．４μｍ以上の厚さを有することが好ましい。遷移金属ドープされたIII−Ｖ化合物半導体埋込層がフォトダイオード１５ａの側面上において薄いとき、フォトダイオードの暗電流の低減を抑制する傾向にある。
図４は、図１におけるＩＩＩ−ＩＩＩ線にそって取られたフォトダイオードの別の形態を示す。図４に示される形態では、埋め込みのためのアンドープIII−Ｖ化合物半導体層１９ｂが、更に、フォトダイオード１５ａの側面及び遷移金属ドープされた半絶縁性III−Ｖ化合物半導体層１９ａ上に設けられることが好ましい。半絶縁性III−Ｖ化合物半導体層１９ａ（遷移金属添加のIII−Ｖ化合物半導体埋込層）上のアンドープIII−Ｖ化合物半導体層１９ｂ（アンドープIII−Ｖ化合物半導体埋込層）は、フォトダイオードの暗電流の低減に寄与する。
（実施例１）
基板１３として、III−Ｖ化合物半導体の半導体基板、例えばＩｎＰ基板が用いられる。このための半導体基板の主面は、その面方位としてIII−Ｖ化合物半導体の（１００）面を備える。また、フォトダイオードと、該フォトダイオードに光学的に結合される光導波路とは、例えばIII−Ｖ化合物半導体の＜０１１＞軸の方向に配列される。光導波路は、例えば幅２．５μｍのストライプ形状に形成されている。光導波路はフォトダイオードとの接続部においては、フォトダイオードの横幅と同じ幅に拡げられている。光導波路は、フォトダイオードに接続される接続部と、この接続部につながる光伝搬部とを含む。光導波路の両側面は、フォトダイオードに突き当てられる接続部においてはＦｅドープ半導体埋込層で覆われている。フォトダイオードから離れた光伝搬部においては、光導波路の両側面及び上面は、絶縁膜で覆われている。
一例のフォトダイオードは、例えば幅１０μｍ、長さ２０μｍの矩形の平面形状を有する。フォトダイオードの前端面及び後端面は、Ｆｅドープバッファ層を介してフォトダイオードと同じ幅を有する光導波路半導体積層に接している。一方、フォトダイオードの両側面はＦｅドープ半導体埋込層で直接に覆われている。フォトダイオードのためのメサ上面にはｐ側電極が設けられている。
実施例に係るフォトダイオードは、半絶縁性基板（ＳＩ−ＩｎＰ基板）の主面の法線方向に順に配置された、ｎ型クラッド層（ＳｉドープＩｎＰ、厚さ１．５μｍ）、光吸収層（ＩｎＧａＡｓ）、ｐ型クラッド層（ＺｎドープＩｎＰ、Ｚｎ濃度１×１０１８ｃｍ−３、厚さ１μｍ）、及び、ｐ型コンタクト層（ｐ−ＩｎＧａＡｓ、Ｚｎ濃度１×１０１９ｃｍ−３、厚さ０．３μｍ）及びｐ側電極を有している。また、光導波路は、フォトダイオードと共通の半絶縁性基板及びｎ型クラッド層（ＳｉドープＩｎＰ、厚さ１．５μｍ）上に順に配置された、Ｆｅドープバッファ層（Ｆｅ−ＩｎＰ、Ｆｅ濃度５×１０１６ｃｍ−３、厚さ０．０５μｍ）、コア層（ノンドープＩｎＧａＡｓＰ、バンドギャップ波長１．０５μｍ、厚さ０．５μｍ）、上部クラッド層（ノンドープＩｎＰ、厚さ１μｍ）を有する。
Ｆｅドープバッファ層は、光導波路のｎ型クラッド層及びフォトダイオードの側面を覆う。本実施例では、Ｆｅドープバッファ層のＦｅ濃度は５×１０１６ｃｍ−３である。このＦｅ濃度では、飽和濃度以上のＦｅ添加により起こるといわれる表面荒れは観察されなかった。さらに、Ｆｅ濃度が１×１０１７ｃｍ−３であるとき、Ｆｅドープバッファ層の表面だけでなくメサ（導波路メサ及びフォトダイオードメサ）の形成後においては、導波路メサ及びフォトダイオードメサのメサ側面にも表面荒れが発生される。これは、Ｆｅの偏析がエッチングに影響したと推測される。
フォトダイオードの前端面及び後端面は、垂直に対してわずかに傾斜しており、この傾斜面へのＦｅドープバッファ層及びコア層の成長の結果、Ｆｅドープバッファ層及びコア層は前端面及び後端面に薄く這い上がって、フォトダイオードの前端面及び後端面と光導波路積層構造との境界面には、光導波路におけるＦｅドープバッファ層及びコア層における個々の厚さよりそれぞれ薄いＦｅドープバッファ層及びコア層が成長する。
光導波路からフォトダイオードへ向かう縦断面（例えば図２の（ａ）部に示される断面）には、フォトダイオードの前端面及び後端面が現れる。前端面及び後端面上に設けられた薄いＦｅドープバッファ層内の鉄（Ｆｅ）及びフォトダイオードのｐ型半導体層内の亜鉛（Ｚｎ）が、突き当て接合の境界面において相互拡散する。フォトダイオードの前端面及び後端面には、フォトダイオードメサの形成のためのエッチングにより生じた欠陥が存在する。ｐ型クラッド層及びｐ型コンタクト層から拡散してきた亜鉛は、これらの欠陥を補償する。この補償により、フォトダイオードの前端面及び後端面に係る暗電流を低減できる。
光導波路からフォトダイオードへ向かう方向に直交する縦断面（例えば図２の（ｂ）部に示される断面）では、フォトダイオード側面は、光吸収層において、ｎ型クラッド層の側面の上端に対して後退している。より具体的には、光吸収層の側面は逆メサ形状を有する。光吸収層が逆メサ形状を有し、光吸収層の後退により、光吸収層に印加された電界に係る電気力線（ｐ型クラッド層からｎ型クラッド層に向けて生じる電気力線）の広がりが抑制されて、フォトダイオードに良好な高周波応答性が提供される。
フォトダイオードメサの側面はＦｅドープされた半導体埋め込み層（ＦｅドープＩｎＰ埋込層）によって覆われている。Ｆｅの濃度は、本実施例では５×１０１６ｃｍ−３である。ＦｅドープＩｎＰ埋込層の厚さは、その成長に際して、フォトダイオードメサの底部において厚く、フォトダイオードメサの底部から上部に向かって徐々に薄くなる。光吸収層の上端の位置において、ＦｅドープＩｎＰ埋込層の厚さは、本実施例では０．４μｍである。
発明者らは、いくつかの厚さのＦｅドープＩｎＰ埋込層を備える複数のフォトダイオードを試作して、これらのフォトダイオードの暗電流を測定した。図５は、ＦｅドープＩｎＰ層の厚さとフォトダイオードの暗電流及びキャパシタンスとの関係を示す図面である。図５に示されるように、ＦｅドープＩｎＰ埋込層の厚さが増加するにつれて、フォトダイオードの暗電流が低くなる。例えば、厚さ０．４μｍのＦｅドープＩｎＰ埋込層を有するフォトダイオードは、厚さ０．２５μｍのＦｅドープＩｎＰ埋込層を有するフォトダイオードの暗電流に比べて、平均して一桁から二桁程度小さい暗電流を示した。このような暗電流の傾向に対して、図５に示されるように、ＦｅドープＩｎＰ埋込層の厚さが増加するにつれて、フォトダイオードのキャパシタンスが大きくなる。例えば厚さ１．５μｍ以下のＦｅドープＩｎＰ埋込層を有するフォトダイオードではキャパシタンスを６０ｆＦ以下とすることができる。さらに厚さ０．７μｍ以下のＦｅドープＩｎＰ埋込層を有するフォトダイオードでは、キャパシタンスを５５ｆＦ以下とすることができるため、良好な高速応答性を実現することができる。暗電流及びキャパシタンスの傾向から、ＦｅドープＩｎＰ埋込層の厚さは例えば０．４μｍ以上１．５μｍ以下であることが良い。
また、ＦｅドープＩｎＰ埋め込み層の表面上にノンドープＩｎＰ埋め込み層を設けることにより更に暗電流が低減される。厚さ０．２５μｍのＦｅドープＩｎＰ埋込層の表面上に厚さ０．１μｍのノンドープＩｎＰ埋込層を備えたフォトダイオードの暗電流は、厚さ０．４μｍのＦｅドープＩｎＰ埋込層を備えたフォトダイオードの暗電流と同程度となる。ＦｅドープＩｎＰ層とＺｎドープ半導体層との接触は、鉄及び亜鉛の相互拡散を引き起こす。この拡散により半導体埋め込み層の表面に達する程度まで亜鉛の再分布が生じるとき、暗電流がかえって増えると考えられる。相互拡散を避けるために、ノンドープＩｎＰ埋込層をＦｅドープＩｎＰ埋込層上に成長することは、暗電流の低減の点で有用である。厚いノンドープＩｎＰ埋込層は、フォトダイオードの高周波応答性を低下させるので、下層のＦｅドープＩｎＰ埋込層と、上層のノンドープＩｎＰ埋込層との組み合わせが、高周波応答性及び暗電流の両立の点で好適である。
図６は、光吸収層の窪み量とフォトダイオードの暗電流及び寄生キャパシタンスとの関係を示す図面である。光吸収層の窪み量は、図３及び図４に示される「Ｂ」により規定され、符合「Ｂ」は、フォトダイオードの側面において光吸収層の下端と第１クラッド層の上面の縁と距離を示す。暗電流は、はじめ、光吸収層の窪み量が増加するにつれて低くなり、次いで光吸収層の窪み量が増加するにつれて増加する。また、フォトダイオードのキャパシタンスは、光吸収層の窪み量が増加するにつれて単調に低下する。暗電流及びキャパシタンスの傾向から、光吸収層の窪み量は例えば０．０５μｍ以上０．２μｍ以下であることが良い。
図７〜図１３を参照しながら、半導体光集積素子を作製する方法における主要な工程を説明する。この製造方法では、多数の半導体光集積素子は、基板上において多数の素子区画の配列を用いて一括して作成される。製造方法の引き続く説明に登場する半導体光集積素子のための構成物の形状が製造方法の適用により変化しているけれども、可能な場合には、理解を容易にするために、製造方法の説明に登場する構成物に、図１及び図２に示された半導体光集積素子１１のための参照符合を付する。図７〜図１３には、直交座標系Ｓが示される。図７〜図１３の各々は、一素子区画のサイズの工程断面を示す。本実施形態によるフォトダイオードと光導波路とを備える半導体光集積素子を、コヒーレント信号光を受けるコヒーレント光復調器に適用するとよい。この半導体光集積素子が、暗電流が低く高周波特性が良好な複数のフォトダイオードを備え、またモノリシックに集積された光導波路としてＭＭＩカプラ等の９０°ハイブリッド素子を同一素子区画内に備えるとき、良好なコヒーレント光復調器を実現することができる。
図７の（ａ）部に示されるように、基板１３（例えば半絶縁性ＩｎＰ基板）上を準備する。基板１３は、フォトダイオードを形成するための第１領域１３ａ及び光導波路を形成するための第２領域１３ｂを備える。基板１３の主面の全体に、フォトダイオードのための半導体積層４１を成長する。半導体積層４１は、基板１３の第１領域１３ａ及び第２領域１３ｂ上に形成され、また第１クラッド層２１ａのための半導体層４１ａ、光吸収層２１ｂのための半導体層４１ｂ、グレイデッド層２１ｅのための半導体層４１ｅ、第２クラッド層２１ｃのための半導体層４１ｃ及びコンタクト層２１ｄのための半導体層４１ｄを含む。これらの成長は、例えば有機金属気相成長法により行われる。次いで、図７の（ｂ）部に示されるように、フォトダイオードメサの形状を規定するマスク４３を半導体積層４１の表面に形成する。マスク４３の形成は例えば以下のように行われる：半導体層４１ｄ上にシリコン系無機絶縁膜（例えばＳｉＮ膜）を成長した後に、フォトリソグラフィ及びエッチングをシリコン系無機絶縁膜に適用して、所望のパターンを有するマスク４３を形成する。
図８の（ａ）部に示されるように、マスク４３を用いたエッチングを半導体積層４１に適用して、コンタクト層２１ｄのための半導体層４１ｄから光吸収層２１ｂのための半導体層４１ｂまでの半導体層にパターン形成を行うと共に、第１クラッド層２１ａのための半導体層４１ａにパターン形成を行うことなく残す。これによって、受光素子のための第１半導体積層４５が基板１３の第１領域１３ａ上に形成される。メサ形状の第１半導体積層４５は、エッチングにより形成された第１端面及び第２端面を有する。図８の（ｂ）部は、直交座標系の向きから理解されるように、図８の（ａ）部に示されるＶＩＩＩｂ−ＶＩＩＩｂ線（マスク４３の延在方向）に沿って取られた断面を示す。このエッチングは一般的なエッチャントを用いるウエットエッチングにより行われる。半導体積層４１のエッチングにウエットエッチングを適用することにより、フォトダイオードメサの第１端面及び第２端面は順メサ形状を有する。
図９の（ａ）部に示されるように、マスク４３を用いた再成長により、光導波路のための第２半導体積層４７を基板１３の第２領域１３ｂ上に形成する。第２半導体積層４７は、半絶縁性半導体層２９ｂのための半導体層４７ｂ、コア層２９ｃのための半導体層４７ｃ、及び上側クラッド層２９ｄのための半導体層４７ｄを順に成長して作製される。本実施例では、下側クラッド層２９ａとして、第１クラッド層２１ａのための半導体層４１ａを兼用する。第１半導体積層４５の第１端面及び第２端面上には、半絶縁性半導体層２９ｂのための半導体層４７ｂが薄く成長する。また、コア層２９ｃのための半導体層４７ｃは第１端面及び第２端面に沿ってせり上がる。図９の（ｂ）部は、図９の（ａ）部に示されるＩＸｂ−ＩＸｂ線に沿って取られた断面を示す。図９の（ｃ）部は、図９の（ａ）部に示されるＩＸｃ−ＩＸｃ線に沿って取られた断面を示す。
これまでの工程により、エピタキシャル基板Ｅが作成された。エピタキシャル基板Ｅは、基板１３の第１領域１３ａ上に設けられフォトダイオードのための第１半導体積層４５と、基板１３の第２領域１３ｂ上に設けられ光導波路のための第２半導体積層４７とを備える。第１半導体積層４５は、第１クラッド層２１ａのための半導体層４１ａ、光吸収層２１ｂのための半導体層４１ｂ、グレイデッド層２１ｅのための半導体層４１ｅ、第２クラッド層２１ｃのための半導体層４１ｃ及びコンタクト層２１ｄのための半導体層４１ｄを含む、これらの半導体層（４１ａ、４１ｂ、４１ｅ、４１ｃ、４１ｄ）は基板１３の第１領域１３ａ上に設けられる。第２半導体積層４７は、下側クラッド層のための半導体層４７ａ、半絶縁性半導体層２９ｂのための半導体層４７ｂ、コア層２９ｃのための半導体層４７ｃ、及び上側クラッド層２９ｄのための半導体層４７ｄを含む、これらの半導体層（４７ａ、４７ｂ、４７ｃ、４７ｄ）は基板１３の第２領域１３ｂ上に設けられる。
メサエッチング及び再成長のためのマスク４３を除去する。この除去の後に、図１０の（ａ）部に示されるように、エピタキシャル基板Ｅ上に、フォトダイオード及び光導波路の形状を規定する第１マスク４９を形成する。第１マスク４９は、図１に示される光導波路１５ｂ及びフォトダイオード１５ａの形状（平面形状）を規定するパターンを有する。第１マスク４９の形成は例えば以下のように行われる：半導体層４１ｄ上にシリコン系無機絶縁膜（例えばＳｉＮ膜）を成長した後に、フォトリソグラフィ及びエッチングをシリコン系無機絶縁膜に適用して、所望のパターンを有する第１マスク４９を形成する。図１０の（ｂ）部は、図１０の（ａ）部に示されるＸｂ−Ｘｂ線に沿って取られた断面を示す。図１０の（ｃ）部は、図１０の（ａ）部に示されるＸｃ−Ｘｃ線に沿って取られた断面を示す。
次いで、第１マスク４９を用いて第１半導体積層４５及び第２半導体積層４７のエッチングを行って、基板生産物ＳＰを形成する。基板生産物ＳＰは、フォトダイオード１５ａのための半導体積層２１（メサ構造）及び光導波路１５ｂのための半導体積層構造２９（ストライプ構造）を含む。このエッチングは一般的な反応性イオンエッチング等のドライエッチングにより行われる。
次いで、図１１の（ａ）部〜（ｃ）部に示されるように、第１マスク４９を残したまま、基板生産物ＳＰのエッチングを行う。このエッチングの結果、フォトダイオード１５ａのための半導体積層２１（メサ構造）内の光吸収層２１ｂの側面が半導体積層２１の第１クラッド層２１ａの側面に対して後退する。このエッチングは、例えば塩酸と酢酸と過酸化水素の混合水溶液のエッチャントを用いるウエットエッチングにより行われる。ウエットエッチングにより、グレイデッド層２１ｅ及び光吸収層２１ｂに逆メサ状の側面が形成される。このエッチャントにより半導体積層２１の側面がエッチングされるけれども、エッチング量はグレイデッド層２１ｅ及び光吸収層２１ｂが第１クラッド層２１ａの側面に対して後退する後退量により管理される。好適な後退量は、光吸収層２１ｂの下端において０．０５μｍ以上０．２μｍ以下の範囲である。図１１の（ｂ）部は、図１１の（ａ）部に示されるＸＩｂ−ＸＩｂ線に沿って取られた断面を示す。図１１の（ｃ）部は、図１１の（ａ）部に示されるＸＩｃ−ＸＩｃ線に沿って取られた断面を示す。
基板生産物ＳＰのウエットエッチングを行った後に、第１マスク４９を除去する。次いで、図１２の（ａ）部〜（ｃ）部に示されるように、埋込成長のための第２マスク５１を基板生産物ＳＰ上に形成する。第２マスク５１の形成は例えば以下のように行われる：半導体層４１ｄ上にシリコン系無機絶縁膜（例えばＳｉＮ膜）を成長した後に、フォトリソグラフィ及びエッチングをシリコン系無機絶縁膜に適用して、所望のパターンを有する第１マスク４９を形成する。フォトダイオード１５ａについては、第２マスク５１は、半導体積層２１の上面上に設けられると共に、半導体積層２１の側面上には設けられない。これ故に、半導体積層２１の側面は第２マスク５１の開口において露出される。また、光導波路１５ｂについては、第２マスク５１は、フォトダイオード１５ａに突き当て接合される接続部においては、半導体積層構造２９の上面上に設けられると共に、半導体積層構造２９の側面上には設けられない。これ故に、光導波路１５ｂの接続部においては、半導体積層構造２９の側面は第２マスク５１の開口において露出される。一方、光導波路１５ｂの接続部に続く光伝搬部においては、第２マスク５１は、半導体積層構造２９の上面上及び側面上に設けられる。図１２の（ｂ）部は、図１２の（ａ）部に示されるＸＩＩｂ−ＸＩＩｂ線に沿って取られた断面を示す。図１２の（ｃ）部は、図１２の（ａ）部に示されるＸＩＩｃ−ＸＩＩｃ線に沿って取られた断面を示す。
次いで、図１２の（ａ）部〜（ｃ）部に示されるように、第２マスク５１を用いて、埋込成長を基板生産物ＳＰに適用する。埋込成長では、III−Ｖ化合物半導体埋込層１９が形成される。具体的には、遷移金属ドープされた半絶縁性III−Ｖ化合物半導体の埋め込み成長が行われて、半導体積層２１及び半導体積層構造２９の側面上に半絶縁性III−Ｖ化合物半導体層１９ａが成長される。半絶縁性III−Ｖ化合物半導体層１９ａの好適な厚さは光吸収層の上端において０．４μｍ以上１．５μｍ以下の範囲である。必要な場合には、半絶縁性III−Ｖ化合物半導体層１９ａの成長に引き続いてアンドープIII−Ｖ化合物半導体層１９ｂの成長を行うことができる。III−Ｖ化合物半導体層１９ｂの好適な厚さは光吸収層の上端において０．０５μｍ以上０．１μｍ以下の範囲である。半絶縁性III−Ｖ化合物半導体層１９ａ上のアンドープIII−Ｖ化合物半導体層１９ｂはフォトダイオードの暗電流の低減に寄与する。
次いで、埋込成長の後に、図１３の（ａ）部〜（ｃ）部に示されるように、基板全体に保護絶縁膜を成長する。保護のための絶縁膜３１は例えばシリコン系無機絶縁膜（例えばＳｉＮ膜）を備えることができる。アノード電極及びカソード電極の接続のための開口を絶縁膜３１に形成した後に、半導体積層２１のコンタクト層２１ｄに接触を成す第１電極２５ａを形成すると共に、半導体積層２１の第１クラッド層２１ａに接触を成す第２電極２５ｂを形成する。図１３の（ｂ）部は、図１３の（ａ）部に示されるＸＩＩＩｂ−ＸＩＩＩｂ線に沿って取られた断面を示す。図１３の（ｃ）部は、図１３の（ａ）部に示されるＸＩＩＩｃ−ＸＩＩＩｃ線に沿って取られた断面を示す。
これらの工程により、半導体光集積素子１１が作製される。この製造方法によれば、基板生産物ＳＰのウエットエッチングを行って、光吸収層２１ｂの側面が第１クラッド層２１ａの側面２２ａに対して後退するメサ構造を形成した。光吸収層２１ｂの側面２２ｂが第１クラッド層２１ａの側面２２ａに対して後退しているので、第１クラッド層２１ａ及び第２クラッド層２１ｃの一方から光吸収層２１ｂを介して第１クラッド層２１ａ及び第２クラッド層２１ｃの他方に向かう電界の広がりが、後退した側面２２ｂを備える光吸収層２１ｂにおいてくびれる。電界のくびれにより、フォトダイオード１５ａのキャパシタンスが低減される。また、遷移金属ドープ半導体層を含むIII−Ｖ化合物半導体埋込層１９を、埋込のために半導体積層２１及び半導体積層構造２９の側面上に成長した。フォトダイオード１５ａの第１側面１７ｃ及び第２側面１７ｄは遷移金属ドープの半絶縁性III−Ｖ化合物半導体層１９ａにより被覆されるので、半絶縁性III−Ｖ化合物半導体層１９ａの被覆により、フォトダイオード１５ａの第１側面１７ｃ及び第２側面１７ｄに関連する暗電流が低減される。
（実施例２）
半絶縁性ＩｎＰ基板上に、フォトダイオードを構成する半導体層（ｎ型クラッド層、光吸収層、ｐ型クラッド層及びｐ型コンタクト層）の積層をＯＭＶＰＥ法で成長する。フォトダイオードのメサ半導体積層を規定するバットジョイントマスクを形成する。このマスクから露出した半導体積層をウェットエッチングにより除去する。ここで、光吸収層、ｐ型クラッド層、およびｐ型コンタクト層を除去するけれども、ｎ型クラッド層は除去しないで残す。バットジョイントマスクを選択成長マスクとして用いて、マスクで覆われていない半導体表面に光導波路用の半導体層（Ｆｅドープバッファ層、コア層、上部クラッド層）を含む積層をＯＭＶＰＥ法で成長する。
この成長の後に、バットジョイントマスクを除去する。新たに、光導波路とフォトダイオードの形状を規定する導波路メサ形成用のマスクを形成する。導波路メサ形成用のマスクを用いて半導体積層のドライエッチングを行って、高さ２．５μｍのメサを形成する。このドライエッチングにより形成された導波路メサ、基板表面に対してほぼ垂直な側面を有する。フォトダイオードメサ、及びこのフォトダイオードメサにつながる光導波路メサが形成された。光導波路メサは、フォトダイオードに接続される第１部分とこの第１部分に接続された第２部分とを有する。
導波路メサ形成マスクを除去する。次いで、新たに選択埋め込みマスクを形成する。選択埋め込みマスクは、フォトダイオードメサの上面、及び光導波路メサの第１部分の上面を覆い第１部分の両側面を露出する形状を有する。また、選択埋め込みマスクは、光導波路メサの第２部分におけるメサ構造の上面及び両側面、光導波路メサ及びフォトダイオードメサが形成されていない半導体領域、並びにｎ側電極を設ける半導体領域を覆う。
選択埋め込みマスクを形成した後に、塩酸と酢酸と過酸化水素の混合水溶液を用いて、フォトダイオードメサ内の光吸収層の側面に窪み形状を形成する。このエッチングは、例えば以下のように管理される。光吸収層の下端においてメサの片側側面の削れ量が０．１５μｍになるまでエッチングを行う。エッチングの後においては、光吸収層の側面が逆メサ形状を有する。
選択埋め込みマスクを選択成長マスクとして用い、ＦｅドープＩｎＰをＯＭＶＰＥで選択成長する。Ｆｅ濃度は例えば５×１０１６ｃｍ−３である。ＦｅドープＩｎＰの厚さの管理は例えば以下のように行われる。予めダミーのウエハにおいてＦｅドープＩｎＰの成長時間と光吸収層上端におけるＦｅドープＩｎＰの厚さの関係を調査し、光吸収層上端におけるＦｅドープＩｎＰの厚さが０．４μｍとなるように成長時間を調整する。
必要な場合には、半絶縁性埋め込み層の表面上にノンドープ半導体層を追加することができる。このオプションでは、ＦｅドープＩｎＰを選択成長した後に、ＯＭＶＰＥを用いてＦｅ原料の供給を停止すると共にＩｎＰ原料の供給は引き続き行って、半絶縁性埋め込み層の成長から連続的に選択成長を行うことができる。
選択埋め込みマスクを除去した後に、素子分離、オーミック電極形成、及び配線層形成を行って半導体光集積素子が完成する。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本発明に係る実施の形態によれば、良好な高周波応答性のフォトダイオードを備える半導体光集積素子を提供できる。また、本発明に係る実施の形態によれば、良好な高周波応答性を有するフォトダイオードを備える半導体光集積素子を製造する方法を提供できる。
１１…半導体光集積素子、１３…基板、１５ａ…フォトダイオード、１５ｂ…光導波路、１７ａ…第１端面、１７ｂ…第２端面、１７ｃ…第１側面、１７ｄ…第２側面、２１…半導体積層、２１ａ…第１クラッド層、２１ｂ…光吸収層、２１ｃ…第２クラッド層、２１ｄ…コンタクト層、２１ｅ…グレイデッド層、２３ａ…第１突き当て接合、２３ｂ…第２突き当て接合、２２ａ、２２ｂ…側面、２５ａ…第１電極、２５ｂ…第２電極、２９…半導体積層構造、２９ａ…下側クラッド層、２９ｂ…半絶縁性半導体層、２９ｃ…コア層、２９ｄ…上側クラッド層。

Claims (7)

  1. 半導体光集積素子であって、
    第１軸の方向に配置された第１領域及び第２領域を有する基板と、
    前記基板の前記第１領域上に設けられ、端面及び側面を有する導波路型のフォトダイオードを含む受光素子と、
    前記基板の前記第２領域上に設けられ、前記フォトダイオードの前記端面に突き当て接合を成す光導波路と、
    前記フォトダイオードの前記側面上に設けられ、遷移金属ドープIII−Ｖ化合物半導体埋込層と、
    を備え、
    前記フォトダイオードの前記側面は前記第１軸の方向に延在し、前記フォトダイオードの前記端面は前記第１軸の方向に交差する基準面に沿って延在し、
    前記フォトダイオードは半導体積層を含み、前記半導体積層は、前記基板上に設けられた第１クラッド層と、前記第１クラッド層上に設けられた光吸収層と、前記光吸収層上に設けられた第２クラッド層とを含み、前記光吸収層は、前記第１クラッド層の側面に対して後退した側面を備える、半導体光集積素子。
  2. 前記フォトダイオードの前記端面と前記光導波路の端部との間に設けられた第１部分と、前記基板の前記第２領域上に設けられた第２部分とを含む遷移金属ドープIII−Ｖ化合物半導体層を備える、請求項１に記載された半導体光集積素子。
  3. 前記フォトダイオードの別の端面に突き当て接合を成す光導波路半導体積層を更に備え、該光導波路半導体積層は前記光導波路のための半導体積層構造を有しており、前記III−Ｖ化合物半導体埋込層は前記光導波路半導体積層の側面上に設けられ、前記フォトダイオードの前記別の端面は前記フォトダイオードの前記端面の反対側に位置する、請求項１又は請求項２に記載された半導体光集積素子。
  4. 前記遷移金属ドープIII−Ｖ化合物半導体埋込層は、前記光吸収層の上端上において０．４μｍ以上１．５μｍ以下の厚さを有する、請求項１〜請求項３のいずれか一項に記載された半導体光集積素子。
  5. 前記フォトダイオードの前記側面及び前記遷移金属ドープIII−Ｖ化合物半導体埋込層上に設けられたアンドープIII−Ｖ化合物半導体埋込層を更に備える、請求項１〜請求項４のいずれか一項に記載された半導体光集積素子。
  6. 半導体光集積素子を作製する方法であって、
    第１領域及び第２領域を有する基板を準備する工程と、
    前記基板の前記第１領域上に設けられフォトダイオードのための第１クラッド層、光吸収層及び第２クラッド層を含む第１半導体積層と、前記基板の前記第２領域上に設けられ光導波路のための第２半導体積層とを備えるエピタキシャル基板を準備する工程と、
    前記フォトダイオード及び前記光導波路の形状を規定するパターンを有する第１マスクを前記エピタキシャル基板上に形成する工程と、
    前記第１マスクを用いて前記第１半導体積層及び前記第２半導体積層のドライエッチングを行って、前記フォトダイオードのためのメサ構造及び前記光導波路のためのストライプ構造を含む基板生産物を形成する工程と、
    前記メサ構造の前記光吸収層の側面が前記メサ構造の前記第１クラッド層の側面に対して後退するように、前記基板生産物のウエットエッチングを行う工程と、
    前記基板生産物のウエットエッチングを行った後に、遷移金属III−Ｖ化合物半導体埋込層の埋め込み成長を行って、前記メサ構造の側面上に前記遷移金属III−Ｖ化合物半導体埋込層を形成する工程と、
    を備え、
    前記第１クラッド層は前記基板上に設けられ、前記光吸収層は前記第１クラッド層上に設けられ、前記第２クラッド層は前記光吸収層上に設けられる、半導体光集積素子を作製する方法。
  7. アンドープIII−Ｖ化合物半導体層の成長を前記III−Ｖ化合物半導体埋込層上に行う工程を更に備える、請求項６に記載された半導体光集積素子を作製する方法。
JP2014036850A 2014-02-27 2014-02-27 半導体光集積素子、半導体光集積素子を作製する方法 Pending JP2015162576A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014036850A JP2015162576A (ja) 2014-02-27 2014-02-27 半導体光集積素子、半導体光集積素子を作製する方法
US14/627,885 US9482834B2 (en) 2014-02-27 2015-02-20 Semiconductor optical device and method for producing semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036850A JP2015162576A (ja) 2014-02-27 2014-02-27 半導体光集積素子、半導体光集積素子を作製する方法

Publications (1)

Publication Number Publication Date
JP2015162576A true JP2015162576A (ja) 2015-09-07

Family

ID=53882038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036850A Pending JP2015162576A (ja) 2014-02-27 2014-02-27 半導体光集積素子、半導体光集積素子を作製する方法

Country Status (2)

Country Link
US (1) US9482834B2 (ja)
JP (1) JP2015162576A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183568A1 (ja) * 2016-04-19 2017-10-26 日本電信電話株式会社 光導波路集積受光素子およびその製造方法
JP2019197794A (ja) * 2018-05-09 2019-11-14 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP6881703B1 (ja) * 2020-10-09 2021-06-02 三菱電機株式会社 導波路型受光素子
JP7468791B1 (ja) 2022-12-01 2024-04-16 三菱電機株式会社 導波路型受光素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749762B2 (en) * 2019-10-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device comprising a photodetector with reduced dark current
CN112750847A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 半导体装置及其形成方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677516A (ja) * 1992-07-10 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体光検出器およびその製造方法
JP2001352131A (ja) * 2000-03-31 2001-12-21 Agere Systems Optoelectronics Guardian Corp ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓを使用する光電装置に関するドーパント拡散阻止
JP2008153547A (ja) * 2006-12-19 2008-07-03 Mitsubishi Electric Corp 埋込導波路型受光素子
JP2010147158A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体受光素子および半導体受光素子の製造方法
US20100258896A1 (en) * 2009-04-08 2010-10-14 Finisar Corporation Passivated optical detectors with full protection layer
JP2011134863A (ja) * 2009-12-24 2011-07-07 Mitsubishi Electric Corp 半導体光素子および集積型半導体光素子
JP2012248649A (ja) * 2011-05-27 2012-12-13 Renesas Electronics Corp 半導体素子、および半導体素子の製造方法
JP2013065714A (ja) * 2011-09-16 2013-04-11 Sumitomo Electric Ind Ltd 多チャネル光導波路型受光デバイス
US20130119234A1 (en) * 2011-11-14 2013-05-16 Samsung Electronics Co., Ltd. Unit pixel and three-dimensional image sensor including the same
JP2013110207A (ja) * 2011-11-18 2013-06-06 Fujitsu Ltd 半導体光集積素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331187A (ja) * 1986-07-24 1988-02-09 Nec Corp 半導体レ−ザ装置
JPH02194688A (ja) * 1989-01-24 1990-08-01 Sony Corp 半導体レーザー
JPH0637388A (ja) * 1992-07-15 1994-02-10 Hitachi Ltd 半導体レーザ素子
JPH07111361A (ja) * 1993-10-12 1995-04-25 Hitachi Ltd 埋込型半導体レーザ素子及びその製造方法
US5783844A (en) * 1994-09-28 1998-07-21 Nippon Telegraph And Telephone Corporation Optical semiconductor device
KR100640393B1 (ko) * 2004-05-20 2006-10-30 삼성전자주식회사 역메사 구조를 이용한 광집적 소자 및 그 제조방법
JP4755854B2 (ja) * 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
JP5197978B2 (ja) * 2007-03-29 2013-05-15 住友電工デバイス・イノベーション株式会社 光半導体モジュール
US7807489B2 (en) * 2007-05-15 2010-10-05 Sumitomo Electric Industries, Ltd. Light-emitting device with a protection layer to prevent the inter-diffusion of zinc (Zn) atoms
JP2013058656A (ja) * 2011-09-09 2013-03-28 Mitsubishi Electric Corp 裏面入射型半導体受光素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677516A (ja) * 1992-07-10 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体光検出器およびその製造方法
JP2001352131A (ja) * 2000-03-31 2001-12-21 Agere Systems Optoelectronics Guardian Corp ＩｎＡｌＡｓ又はＩｎＧａＡｌＡｓを使用する光電装置に関するドーパント拡散阻止
JP2008153547A (ja) * 2006-12-19 2008-07-03 Mitsubishi Electric Corp 埋込導波路型受光素子
JP2010147158A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体受光素子および半導体受光素子の製造方法
US20100258896A1 (en) * 2009-04-08 2010-10-14 Finisar Corporation Passivated optical detectors with full protection layer
JP2011134863A (ja) * 2009-12-24 2011-07-07 Mitsubishi Electric Corp 半導体光素子および集積型半導体光素子
JP2012248649A (ja) * 2011-05-27 2012-12-13 Renesas Electronics Corp 半導体素子、および半導体素子の製造方法
JP2013065714A (ja) * 2011-09-16 2013-04-11 Sumitomo Electric Ind Ltd 多チャネル光導波路型受光デバイス
US20130119234A1 (en) * 2011-11-14 2013-05-16 Samsung Electronics Co., Ltd. Unit pixel and three-dimensional image sensor including the same
JP2013110207A (ja) * 2011-11-18 2013-06-06 Fujitsu Ltd 半導体光集積素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAZUTOSHI KATO: "Ultrawide-Band/High-Frequency Photodetectors", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol. 47, no. 7, JPN6017036583, 1999, pages 1265 - 1281, XP011037637, ISSN: 0003761109 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183568A1 (ja) * 2016-04-19 2017-10-26 日本電信電話株式会社 光導波路集積受光素子およびその製造方法
US10374107B2 (en) 2016-04-19 2019-08-06 Nippon Telegraph And Telephone Corporation Optical waveguide integrated light receiving element and method of manufacturing the same
JP2019197794A (ja) * 2018-05-09 2019-11-14 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP7056827B2 (ja) 2018-05-09 2022-04-19 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP6881703B1 (ja) * 2020-10-09 2021-06-02 三菱電機株式会社 導波路型受光素子
WO2022074838A1 (ja) * 2020-10-09 2022-04-14 三菱電機株式会社 導波路型受光素子
JP7468791B1 (ja) 2022-12-01 2024-04-16 三菱電機株式会社 導波路型受光素子

Also Published As

Publication number Publication date
US20150241648A1 (en) 2015-08-27
US9482834B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
JP5451332B2 (ja) 光半導体装置
JP2015162576A (ja) 半導体光集積素子、半導体光集積素子を作製する方法
JP7267370B2 (ja) 光半導体素子、光モジュール及び光半導体素子の製造方法
JPH09153638A (ja) 導波路型半導体受光装置およびその製造方法
CN112290382B (zh) 一种半导体激光器及其制作方法
JP2010157691A5 (ja)
JP4861112B2 (ja) 光半導体装置及びその製造方法
CN101471541A (zh) 选择区域外延叠层行波电吸收调制激光器的制作方法
JP2008153547A (ja) 埋込導波路型受光素子
JP2002203984A (ja) 半導体受光素子
JP5821560B2 (ja) 半導体光集積素子及びその製造方法
JP5185892B2 (ja) 半導体光素子、及びその製造方法
JP2015162500A (ja) 半導体装置の製造方法
CN111711071A (zh) 可调谐激光器及其制作方法
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
JP2016024438A (ja) 半導体光素子
JP6205826B2 (ja) 半導体光素子の製造方法
JP2012248649A (ja) 半導体素子、および半導体素子の製造方法
US9819153B2 (en) Optical semiconductor device and manufacturing method thereof
JP2014082411A (ja) 半導体光集積素子及びその製造方法
JP5655643B2 (ja) 半導体光集積回路装置及びその製造方法
JP2014135351A (ja) 半導体光素子、集積型半導体光素子およびその製造方法
JP5906593B2 (ja) 光半導体集積素子の製造方法
JP2016092124A (ja) 光変調器集積半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180320