JP2737952B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2737952B2 JP2737952B2 JP63241983A JP24198388A JP2737952B2 JP 2737952 B2 JP2737952 B2 JP 2737952B2 JP 63241983 A JP63241983 A JP 63241983A JP 24198388 A JP24198388 A JP 24198388A JP 2737952 B2 JP2737952 B2 JP 2737952B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad
- film
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、更に詳しくは、半導
体集積回路表面の応力緩和構造に係わる。
体集積回路表面の応力緩和構造に係わる。
［発明の概要］ 本発明は、半導体チップ上に設けられた絶縁膜上に、
外部配線との接続を行なうパッドと配線とが形成された
半導体装置において、 前記パッドと配線との間に凹及び又は凸状の段差部を
形成し、該段差部に対応させて前記絶縁膜上に表面保護
膜を形成したことにより、 ダメージの周囲波及を防止し、水分侵入を遮断するよ
うにしたものである。
外部配線との接続を行なうパッドと配線とが形成された
半導体装置において、 前記パッドと配線との間に凹及び又は凸状の段差部を
形成し、該段差部に対応させて前記絶縁膜上に表面保護
膜を形成したことにより、 ダメージの周囲波及を防止し、水分侵入を遮断するよ
うにしたものである。
［従来の技術］ 従来、この種の半導体装置としては、例えばSRAM（St
atic Random Access Memory）などがあり、第７図に示
すような部分を有している。同図中１はシリコン基板で
あり、このシリコン基板１上には、ヒ素シリケートガラ
ス（AsSG）で成る絶縁膜２が形成されている。この絶縁
膜２の表面にはパッド３とアルミニウム配線４が形成さ
れ、これらアルミニウム配線４及びパッド３を覆うよう
に絶縁膜２上には、表面保護膜としてSiO2膜5,PSiN膜６
（プラズマCVD法で形成したシリコン窒化膜）が順次積
層されている。そして、パッド３上には、これらの膜5,
6に開孔を形成し、ワイヤ７により外部配線であるリー
ド８にボンディングされている。なお、図中９はモール
ドを示している。
atic Random Access Memory）などがあり、第７図に示
すような部分を有している。同図中１はシリコン基板で
あり、このシリコン基板１上には、ヒ素シリケートガラ
ス（AsSG）で成る絶縁膜２が形成されている。この絶縁
膜２の表面にはパッド３とアルミニウム配線４が形成さ
れ、これらアルミニウム配線４及びパッド３を覆うよう
に絶縁膜２上には、表面保護膜としてSiO2膜5,PSiN膜６
（プラズマCVD法で形成したシリコン窒化膜）が順次積
層されている。そして、パッド３上には、これらの膜5,
6に開孔を形成し、ワイヤ７により外部配線であるリー
ド８にボンディングされている。なお、図中９はモール
ドを示している。
［発明が解決しようとする課題］ しかしながら、このような従来例においては、パッド
３はチップ周辺部に位置していることがほとんどである
ため、モールド９からの応力を非常に受け易く、パッド
３やその周辺には大きな応力ストレスが生じている。更
に、内部回路配線の凹凸にかかる応力と層間に内在する
内部応力とも加えてパッド９とアルミニウム配線４パタ
ーンの中間に位置するフィールド部分は、パターンレイ
アウトに依存する複雑な応力を受けている。そのため、
万一そのフィールド部分に構造欠陥が発生した場合に
は、そのダメージは周囲に波及する大きなものとなり、
ワイヤ７を介して外部と接続するパッド３から回路配線
（アルミニウム配線４）へと水分の侵入を容易にするよ
うな欠陥となり、半導体装置の耐湿性を著しく劣化させ
る要因となり、ともすると回路配線を蝕食させ断線とな
る問題点があった。また、このような問題は、チップ面
積の増大に伴ってパッケージやダイパッドから受ける応
力も増大するため、さらに高まる傾向にある。
３はチップ周辺部に位置していることがほとんどである
ため、モールド９からの応力を非常に受け易く、パッド
３やその周辺には大きな応力ストレスが生じている。更
に、内部回路配線の凹凸にかかる応力と層間に内在する
内部応力とも加えてパッド９とアルミニウム配線４パタ
ーンの中間に位置するフィールド部分は、パターンレイ
アウトに依存する複雑な応力を受けている。そのため、
万一そのフィールド部分に構造欠陥が発生した場合に
は、そのダメージは周囲に波及する大きなものとなり、
ワイヤ７を介して外部と接続するパッド３から回路配線
（アルミニウム配線４）へと水分の侵入を容易にするよ
うな欠陥となり、半導体装置の耐湿性を著しく劣化させ
る要因となり、ともすると回路配線を蝕食させ断線とな
る問題点があった。また、このような問題は、チップ面
積の増大に伴ってパッケージやダイパッドから受ける応
力も増大するため、さらに高まる傾向にある。
本発明は、このような従来の問題点に着目して創案さ
れたものであって、ダメージの周囲波及を防止し、水分
侵入を遮断する半導体装置を得んとするものである。
れたものであって、ダメージの周囲波及を防止し、水分
侵入を遮断する半導体装置を得んとするものである。
［課題を解決するための手段］ そこで、本発明は、半導体チップ上に設けられた絶縁
膜上に形成された外部配線との接続を行なうパッドと、
該絶縁膜上に形成された配線との間の該絶縁膜上に、凹
及び又は凸状の段差部を形成し、該段差部に対応させて
前記絶縁膜上に表面保護膜を形成したことを、その解決
手段としている。
膜上に形成された外部配線との接続を行なうパッドと、
該絶縁膜上に形成された配線との間の該絶縁膜上に、凹
及び又は凸状の段差部を形成し、該段差部に対応させて
前記絶縁膜上に表面保護膜を形成したことを、その解決
手段としている。
［作用］ パッドと配線との間に形成された凹及び又は凸状の段
差部は、応力により生じるダメージの波及を阻止すると
共に、表面保護膜を介して水分が侵入するのを阻止する
作用がある。
差部は、応力により生じるダメージの波及を阻止すると
共に、表面保護膜を介して水分が侵入するのを阻止する
作用がある。
［実施例］ 以下、本発明に係る半導体装置の詳細を図面に示す実
施例に基づいて説明する。
施例に基づいて説明する。
なお、従来例と同一部分には、同一符号を付してその
説明を省略する。
説明を省略する。
（第１実施例） 第１図及び第２図は、本発明の第１実施例を示してお
り、第１図は概略を示す平面図、第２図は表面保護を形
成した状態での第１図のＡ−Ａ断面である。
り、第１図は概略を示す平面図、第２図は表面保護を形
成した状態での第１図のＡ−Ａ断面である。
本実施例においては、絶縁膜２の上に形成されている
パッド３とアルミニウム配線４との間の絶縁膜２に、間
欠的に配列した凹状の開孔部10を段差部として２列平行
に形成している。
パッド３とアルミニウム配線４との間の絶縁膜２に、間
欠的に配列した凹状の開孔部10を段差部として２列平行
に形成している。
第２図は、このように開孔部10〜10を形成した絶縁膜
２上及びパッド３及びアルミニウム配線４の上にSiO2膜
5,PSiN膜６を順次積層して保護膜を設けた状態を示して
いる。
２上及びパッド３及びアルミニウム配線４の上にSiO2膜
5,PSiN膜６を順次積層して保護膜を設けた状態を示して
いる。
なお、PSiN膜６の上に、例えばPSG（リンシリケート
ガラス）などを用いて平坦化膜をさらに形成してもよ
く、こうすることにより、モールド９を形成した場合に
局部的に応力がかかるのを防止することが可能である。
ガラス）などを用いて平坦化膜をさらに形成してもよ
く、こうすることにより、モールド９を形成した場合に
局部的に応力がかかるのを防止することが可能である。
（第２実施例） 次に、第３図及び第４図は、本発明の第２実施例を示
しており、第３図は概略平面図、第４図は表面保護を形
成した状態での第３図のＢ−Ｂ断面図である。
しており、第３図は概略平面図、第４図は表面保護を形
成した状態での第３図のＢ−Ｂ断面図である。
本実施例においては、パッド３とアルミニウム配線４
との間の領域の絶縁膜２に凹状の溝11を条設したもので
ある。また、絶縁膜２及びパッド３及びアルミニウム配
線４の上には、第１実施例と同様に、SiO2膜５とPSiN膜
６が形成されている。
との間の領域の絶縁膜２に凹状の溝11を条設したもので
ある。また、絶縁膜２及びパッド３及びアルミニウム配
線４の上には、第１実施例と同様に、SiO2膜５とPSiN膜
６が形成されている。
なお、他の構成は、第１実施例と同様である。
（第３実施例） 第５図及び第６図は、本発明の第３実施例を示してお
り、第５図は概略平面図、第６図は表面保護を形成した
状態での第５図のＣ−Ｃ断面図である。
り、第５図は概略平面図、第６図は表面保護を形成した
状態での第５図のＣ−Ｃ断面図である。
本実施例においては、パッド３とアルミニウム配線４
の間の領域の絶縁膜２に突条12を２列平行に形成したも
のである。なお、他の構成は、上記両実施例と同様であ
る。
の間の領域の絶縁膜２に突条12を２列平行に形成したも
のである。なお、他の構成は、上記両実施例と同様であ
る。
上記実施例においては、凹状及び又は凸状の段差部が
形成されているため、パッド３やその周辺に大きな応力
ストレスがかかってクラック等のダメージが発生して
も、応力が緩和されると共に、このようなダメージが周
囲に波及するのを阻止し、また、表面保護膜（層間層）
を介して水分が侵入するのを阻止する作用を有する。
形成されているため、パッド３やその周辺に大きな応力
ストレスがかかってクラック等のダメージが発生して
も、応力が緩和されると共に、このようなダメージが周
囲に波及するのを阻止し、また、表面保護膜（層間層）
を介して水分が侵入するのを阻止する作用を有する。
また、上記した各実施例における段差部は、絶縁膜に
例えば、コンタクトホールを形成する工程でコンタクト
ホール（開孔部10）の数を増したり、又は溝等を形成す
るようにマスクを形成するだけでよく、製造が容易であ
る。
例えば、コンタクトホールを形成する工程でコンタクト
ホール（開孔部10）の数を増したり、又は溝等を形成す
るようにマスクを形成するだけでよく、製造が容易であ
る。
以上、各実施例について説明したが、本発明にあって
は、この他に各種の設計変更が可能であり、例えば、配
線、パッド絶縁膜、表面保護膜等は上記した材料に限る
ものではない。
は、この他に各種の設計変更が可能であり、例えば、配
線、パッド絶縁膜、表面保護膜等は上記した材料に限る
ものではない。
また、上記各実施例における段差部以外にも、例えば
間欠的に突出部を形成するものであっても勿論よい。
間欠的に突出部を形成するものであっても勿論よい。
［発明の効果］ 以上の説明から明らかなように、本発明に係る半導体
装置にあっては、段差部が応力の緩和する効果があり、
さらに、表面保護膜を介して水分が侵入するのを防止
し、耐湿性を向上させる効果がある。
装置にあっては、段差部が応力の緩和する効果があり、
さらに、表面保護膜を介して水分が侵入するのを防止
し、耐湿性を向上させる効果がある。
第１図は本発明に係る半導体装置の第１実施例を示す平
面図、第２図は同断面図、第３図は第２実施例を示す平
面図、第４図は同断面図、第５図は第３の実施例を示す
平面図、第６図は同断面図、第７図は従来例を示す断面
図である。 １……シリコン基板、２……絶縁膜、３……パッド、 ４……アルミニウム配線、５……SiO2膜、 ６……PSiN膜、10……開孔部（段差部）、 11……溝（段差部）、12……突条。
面図、第２図は同断面図、第３図は第２実施例を示す平
面図、第４図は同断面図、第５図は第３の実施例を示す
平面図、第６図は同断面図、第７図は従来例を示す断面
図である。 １……シリコン基板、２……絶縁膜、３……パッド、 ４……アルミニウム配線、５……SiO2膜、 ６……PSiN膜、10……開孔部（段差部）、 11……溝（段差部）、12……突条。
Claims (1)
- 【請求項１】半導体チップ上に設けられた絶縁膜上に形
成された外部配線との接続を行なうパッドと、該絶縁膜
上に形成された配線との間の該絶縁膜上に、凹及び又は
凸状の段差部を形成し、該段差部に対応させて前記絶縁
膜上に表面保護膜を形成したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241983A JP2737952B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241983A JP2737952B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289321A JPH0289321A (ja) | 1990-03-29 |
| JP2737952B2 true JP2737952B2 (ja) | 1998-04-08 |
Family
ID=17082500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241983A Expired - Fee Related JP2737952B2 (ja) | 1988-09-27 | 1988-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737952B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2826400B2 (ja) * | 1991-10-08 | 1998-11-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置の検査方法 |
| JP5674380B2 (ja) * | 2010-08-11 | 2015-02-25 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140834U (ja) * | 1988-03-18 | 1989-09-27 |
-
1988
- 1988-09-27 JP JP63241983A patent/JP2737952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289321A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126286A (en) | Method of manufacturing edge connected semiconductor die | |
| US6573170B2 (en) | Process for multilayer wiring connections and bonding pad adhesion to dielectric in a semiconductor integrated circuit device | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| JP4004323B2 (ja) | フリップチップ型半導体素子及びその製造方法 | |
| JP2000232104A (ja) | チップサイズパッケージ | |
| JP2737952B2 (ja) | 半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPH0590452A (ja) | 樹脂封止型半導体装置 | |
| JP4350321B2 (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JPH0815150B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS6325951A (ja) | 半導体装置 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JP2570457B2 (ja) | 半導体装置 | |
| JPS6022324A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPH0541377A (ja) | 半導体装置 | |
| JP2505003Y2 (ja) | 半導体装置 | |
| JP2822996B2 (ja) | 半導体装置 | |
| JP2694779B2 (ja) | 半導体集積回路装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPH0373558A (ja) | 半導体装置 | |
| JPH05206137A (ja) | 樹脂封止型半導体装置 | |
| JPS60239035A (ja) | 半導体集積回路 | |
| JPH03136351A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |