JP2737113B2 - 差動増幅器のオフセット低減回路 - Google Patents
差動増幅器のオフセット低減回路Info
- Publication number
- JP2737113B2 JP2737113B2 JP6188947A JP18894794A JP2737113B2 JP 2737113 B2 JP2737113 B2 JP 2737113B2 JP 6188947 A JP6188947 A JP 6188947A JP 18894794 A JP18894794 A JP 18894794A JP 2737113 B2 JP2737113 B2 JP 2737113B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- constant current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＣＤドライバー等、
各種駆動回路に用いられる差動増幅器のオフセット低減
回路に関する。
各種駆動回路に用いられる差動増幅器のオフセット低減
回路に関する。
【０００２】
【従来の技術】従来、ＣＤドライバー等、各種駆動回路
には、例えば図８に示すように、簡易な演算増幅器が用
いられる。この演算増幅器には前段部に差動増幅器２が
設置されており、この場合、差動増幅器２には一対のト
ランジスタ２１、２２のエミッタ間を抵抗２３によって
結合した一つの差動対２４が設置され、各トランジスタ
２１、２２のエミッタ側には個別に定電流源２５、２６
が接続されている。即ち、この差動増幅器２では定電流
源２５、２６に定電流Ｉを引き込むことで、各トランジ
スタ２１、２２に動作電流が供給される。そして、トラ
ンジスタ２１、２２のコレクタ側には差動対２４の能動
負荷としてカレントミラー回路２７が設置されている。
即ち、トランジスタ２１のコレクタ側と電源との間には
ベース・コレクタを共通、即ち、ダイオード化されたト
ランジスタ２８が接続されているとともに、トランジス
タ２２のコレクタ側と電源との間にはトランジスタ２９
が接続されている。
には、例えば図８に示すように、簡易な演算増幅器が用
いられる。この演算増幅器には前段部に差動増幅器２が
設置されており、この場合、差動増幅器２には一対のト
ランジスタ２１、２２のエミッタ間を抵抗２３によって
結合した一つの差動対２４が設置され、各トランジスタ
２１、２２のエミッタ側には個別に定電流源２５、２６
が接続されている。即ち、この差動増幅器２では定電流
源２５、２６に定電流Ｉを引き込むことで、各トランジ
スタ２１、２２に動作電流が供給される。そして、トラ
ンジスタ２１、２２のコレクタ側には差動対２４の能動
負荷としてカレントミラー回路２７が設置されている。
即ち、トランジスタ２１のコレクタ側と電源との間には
ベース・コレクタを共通、即ち、ダイオード化されたト
ランジスタ２８が接続されているとともに、トランジス
タ２２のコレクタ側と電源との間にはトランジスタ２９
が接続されている。
【０００３】この差動増幅器２では、差動対２４の出力
がトランジスタ２９のコレクタ側から取り出され、その
出力取出し手段とともにその出力をトランジスタ２２の
ベースに帰還する帰還ループ４を構成するトランジスタ
６が設置されている。トランジスタ６は電源とトランジ
スタ２２のベースとの間に接続され、トランジスタ６の
ベースがトランジスタ２２のコレクタに接続されてい
る。そして、トランジスタ２２のベースと基準電位点
（接地点）との間には定電流源８が接続され、トランジ
スタ６から定電流が定電流源８に引き込まれる。
がトランジスタ２９のコレクタ側から取り出され、その
出力取出し手段とともにその出力をトランジスタ２２の
ベースに帰還する帰還ループ４を構成するトランジスタ
６が設置されている。トランジスタ６は電源とトランジ
スタ２２のベースとの間に接続され、トランジスタ６の
ベースがトランジスタ２２のコレクタに接続されてい
る。そして、トランジスタ２２のベースと基準電位点
（接地点）との間には定電流源８が接続され、トランジ
スタ６から定電流が定電流源８に引き込まれる。
【０００４】そこで、このような演算増幅器では、入力
端子１０を通して入力信号が加えられると、その入力信
号が差動増幅器２で増幅され、その出力がカレントミラ
ー回路２７のトランジスタ２９を通してトランジスタ６
のベースに加えられ、定電流源８に引き込まれる定電流
との関係によりトランジスタ６を介して出力端子１２か
ら取り出されるとともに、その出力電流の一部がトラン
ジスタ２２のベースに帰還されるのである。このように
エミッタ間を抵抗２３で結合した差動対２４を用いた差
動増幅器２は、定電流値を上げてスルーレートを上昇さ
せながら増幅利得を取る必要がない場合等に多用されて
いる。
端子１０を通して入力信号が加えられると、その入力信
号が差動増幅器２で増幅され、その出力がカレントミラ
ー回路２７のトランジスタ２９を通してトランジスタ６
のベースに加えられ、定電流源８に引き込まれる定電流
との関係によりトランジスタ６を介して出力端子１２か
ら取り出されるとともに、その出力電流の一部がトラン
ジスタ２２のベースに帰還されるのである。このように
エミッタ間を抵抗２３で結合した差動対２４を用いた差
動増幅器２は、定電流値を上げてスルーレートを上昇さ
せながら増幅利得を取る必要がない場合等に多用されて
いる。
【０００５】
【発明が解決しようとする課題】ところで、このような
差動増幅器２では、ＩＣの製造上、定電流源２５、２６
を構成するトランジスタの不揃いによって定電流Ｉにば
らつきが生じたとき、そのばらつきによるオフセットが
発生することが知られている。このオフセットが発生す
るメカニズムを説明する。説明を簡略化するため、図９
の（Ａ）に示すように、帰還ループ４を簡略化するとと
もに、各トランジスタ２１、２２、２８、２９を理想的
なトランジスタとする。トランジスタ２８は、図面上ダ
イオードとして表記しているが、ベース・コレクタを共
通化したトランジスタであり、図８に示した差動増幅器
２と同様のカレントミラー回路２７を構成するものであ
る。そこで、この差動増幅器２において、トランジスタ
２１のコレクタ電流はカレントミラー回路２７で反転さ
れてトランジスタ２２のコレクタ側に流れるものとすれ
ば、その電流バランスを取るため、各トランジスタ２
１、２２、２８、２９に流れる電流は等しくなければな
らない。トランジスタ２１、２２のコレクタ電流をＩｃ
1 、Ｉｃ2 とすれば、Ｉｃ1 ＝Ｉｃ2 となる。例えば、
定電流源２５側の定電流ＩがΔＩだけ増加したとする。
トランジスタ２１、２２のエミッタ電流をＩｅ1 、Ｉｅ
2 とすれば、Ｉｃ1 ＝Ｉｃ2 からＩｅ1 ＝Ｉｅ2 とな
る。このため、トランジスタ２１、２２の各エミッタ電
流Ｉｅ1 、Ｉｅ2 は、Ｉｅ1 ＝Ｉｅ2 ＝Ｉ＋ΔＩ／２と
なる。したがって、抵抗２３に流れる電流は、ΔＩ／２
となり、抵抗２３の抵抗値をＲとすると、抵抗２３には
抵抗値と流れる電流との積による電圧降下により、抵抗
２３の端子間、即ち、エミッタ間には電圧（Ｒ×ΔＩ／
２）が発生する。そして、Ｉｃ1 ＝Ｉｃ2 、Ｉｅ1 ＝Ｉ
ｅ2 を満足するため、トランジスタ２１、２２のエミッ
タ間に発生した電圧（Ｒ×ΔＩ／２）と同じ電圧値がト
ランジスタ２２のベースとトランジスタ２１のベースと
の間にオフセット電圧ΔＶ（＝Ｒ×ΔＩ／２）として発
生することになる。
差動増幅器２では、ＩＣの製造上、定電流源２５、２６
を構成するトランジスタの不揃いによって定電流Ｉにば
らつきが生じたとき、そのばらつきによるオフセットが
発生することが知られている。このオフセットが発生す
るメカニズムを説明する。説明を簡略化するため、図９
の（Ａ）に示すように、帰還ループ４を簡略化するとと
もに、各トランジスタ２１、２２、２８、２９を理想的
なトランジスタとする。トランジスタ２８は、図面上ダ
イオードとして表記しているが、ベース・コレクタを共
通化したトランジスタであり、図８に示した差動増幅器
２と同様のカレントミラー回路２７を構成するものであ
る。そこで、この差動増幅器２において、トランジスタ
２１のコレクタ電流はカレントミラー回路２７で反転さ
れてトランジスタ２２のコレクタ側に流れるものとすれ
ば、その電流バランスを取るため、各トランジスタ２
１、２２、２８、２９に流れる電流は等しくなければな
らない。トランジスタ２１、２２のコレクタ電流をＩｃ
1 、Ｉｃ2 とすれば、Ｉｃ1 ＝Ｉｃ2 となる。例えば、
定電流源２５側の定電流ＩがΔＩだけ増加したとする。
トランジスタ２１、２２のエミッタ電流をＩｅ1 、Ｉｅ
2 とすれば、Ｉｃ1 ＝Ｉｃ2 からＩｅ1 ＝Ｉｅ2 とな
る。このため、トランジスタ２１、２２の各エミッタ電
流Ｉｅ1 、Ｉｅ2 は、Ｉｅ1 ＝Ｉｅ2 ＝Ｉ＋ΔＩ／２と
なる。したがって、抵抗２３に流れる電流は、ΔＩ／２
となり、抵抗２３の抵抗値をＲとすると、抵抗２３には
抵抗値と流れる電流との積による電圧降下により、抵抗
２３の端子間、即ち、エミッタ間には電圧（Ｒ×ΔＩ／
２）が発生する。そして、Ｉｃ1 ＝Ｉｃ2 、Ｉｅ1 ＝Ｉ
ｅ2 を満足するため、トランジスタ２１、２２のエミッ
タ間に発生した電圧（Ｒ×ΔＩ／２）と同じ電圧値がト
ランジスタ２２のベースとトランジスタ２１のベースと
の間にオフセット電圧ΔＶ（＝Ｒ×ΔＩ／２）として発
生することになる。
【０００６】ところで、この差動増幅器２において、図
９の（Ｂ）に示すように、帰還ループ４を切断するとと
もに、各トランジスタ２１、２２のベースを接地して回
路を見ると、トランジスタ２１、２２に流れる電流はそ
れぞれエミッタ測定電流値であり、抵抗２３に流れる電
流は、トランジスタ２１、２２で指数圧縮されてダイオ
ード電圧差で流れる電流であるから、定電流Ｉにおける
ばらつき電流ΔＩが小さければ無視できる程度のもので
ある。
９の（Ｂ）に示すように、帰還ループ４を切断するとと
もに、各トランジスタ２１、２２のベースを接地して回
路を見ると、トランジスタ２１、２２に流れる電流はそ
れぞれエミッタ測定電流値であり、抵抗２３に流れる電
流は、トランジスタ２１、２２で指数圧縮されてダイオ
ード電圧差で流れる電流であるから、定電流Ｉにおける
ばらつき電流ΔＩが小さければ無視できる程度のもので
ある。
【０００７】ところが、図９の（Ａ）に示すように、帰
還ループ４を以てトランジスタ２２のベース側にトラン
ジスタ２９からばらつき電流ΔＩによる電流が帰還され
るため、ΔＩ＝０の帰還動作によって、Ｉｃ1 ＝Ｉｃ2
が成立し、定電流Ｉ＋ΔＩ、Ｉが各トランジスタ２１、
２２に電流Ｉ＋ΔＩ／２に均等に配分される結果、オフ
セットが発生することになる。
還ループ４を以てトランジスタ２２のベース側にトラン
ジスタ２９からばらつき電流ΔＩによる電流が帰還され
るため、ΔＩ＝０の帰還動作によって、Ｉｃ1 ＝Ｉｃ2
が成立し、定電流Ｉ＋ΔＩ、Ｉが各トランジスタ２１、
２２に電流Ｉ＋ΔＩ／２に均等に配分される結果、オフ
セットが発生することになる。
【０００８】そこで、この発明は、このような差動対に
流すべき定電流のばらつきによる差動増幅器の入力間に
発生するオフセットを低減した差動増幅器のオフセット
低減回路を提供することを目的とする。
流すべき定電流のばらつきによる差動増幅器の入力間に
発生するオフセットを低減した差動増幅器のオフセット
低減回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明の差動増幅器の
オフセット低減回路は、図３及び図５に例示するよう
に、エミッタ間を抵抗（２３）によって結合した第１及
び第２のトランジスタ（２１、２２）からなる差動対
（２４）と、前記第１のトランジスタのエミッタ側に接
続され、前記差動対に定電流を流す第１の定電流源（２
５）と、前記第２のトランジスタのエミッタ側に接続さ
れ、前記差動対に定電流を流す第２の定電流源（２６）
とを備えた差動増幅器（２）のオフセット低減回路であ
って、前記第１のトランジスタのコレクタと電源側との
間に第３のトランジスタ（２８）を接続するとともに、
前記第２のトランジスタのコレクタと電源側との間に第
４のトランジスタ（２９）を接続し、前記第３のトラン
ジスタのベース・コレクタと前記第４のトランジスタの
ベースとを接続して前記第１のトランジスタに流れる電
流に対応する電流を前記第２のトランジスタに流すカレ
ントミラー回路（２７）と、前記第１のトランジスタの
ベースに第５のトランジスタ（１４４）のベースを接続
し、前記第２のトランジスタのベースに第６のトランジ
スタ（１４５）のベースを接続し、これら第５及び第６
のトランジスタのエミッタを共通化し、このエミッタに
第３の定電流源（１４６）を共通に接続した差動対を構
成し、前記第１のトランジスタのエミッタに前記第５の
トランジスタのコレクタを接続し、かつ、前記第２のト
ランジスタのエミッタに前記第６のトランジスタのコレ
クタを接続し、前記第１及び第２のトランジスタのベー
スと共通のベース入力を受け、このベース入力に応じて
前記第１のトランジスタのエミッタ側に直流電流を前記
第５のトランジスタによって供給するとともに、前記第
２のトランジスタのコレクタ側に直流電流を前記第６の
トランジスタによって供給する電流相殺回路（１４）と
を備えて、前記差動増幅器の前記第１及び第２のトラン
ジスタの前記エミッタ間に生じる電圧差を前記直流電流
の供給によって相殺することを特徴とする。
オフセット低減回路は、図３及び図５に例示するよう
に、エミッタ間を抵抗（２３）によって結合した第１及
び第２のトランジスタ（２１、２２）からなる差動対
（２４）と、前記第１のトランジスタのエミッタ側に接
続され、前記差動対に定電流を流す第１の定電流源（２
５）と、前記第２のトランジスタのエミッタ側に接続さ
れ、前記差動対に定電流を流す第２の定電流源（２６）
とを備えた差動増幅器（２）のオフセット低減回路であ
って、前記第１のトランジスタのコレクタと電源側との
間に第３のトランジスタ（２８）を接続するとともに、
前記第２のトランジスタのコレクタと電源側との間に第
４のトランジスタ（２９）を接続し、前記第３のトラン
ジスタのベース・コレクタと前記第４のトランジスタの
ベースとを接続して前記第１のトランジスタに流れる電
流に対応する電流を前記第２のトランジスタに流すカレ
ントミラー回路（２７）と、前記第１のトランジスタの
ベースに第５のトランジスタ（１４４）のベースを接続
し、前記第２のトランジスタのベースに第６のトランジ
スタ（１４５）のベースを接続し、これら第５及び第６
のトランジスタのエミッタを共通化し、このエミッタに
第３の定電流源（１４６）を共通に接続した差動対を構
成し、前記第１のトランジスタのエミッタに前記第５の
トランジスタのコレクタを接続し、かつ、前記第２のト
ランジスタのエミッタに前記第６のトランジスタのコレ
クタを接続し、前記第１及び第２のトランジスタのベー
スと共通のベース入力を受け、このベース入力に応じて
前記第１のトランジスタのエミッタ側に直流電流を前記
第５のトランジスタによって供給するとともに、前記第
２のトランジスタのコレクタ側に直流電流を前記第６の
トランジスタによって供給する電流相殺回路（１４）と
を備えて、前記差動増幅器の前記第１及び第２のトラン
ジスタの前記エミッタ間に生じる電圧差を前記直流電流
の供給によって相殺することを特徴とする。
【００１０】また、この発明の差動増幅器のオフセット
低減回路は、図４及び図６に例示するように、エミッタ
間を抵抗（２３）によって結合した第１及び第２のトラ
ンジスタ（２１、２２）からなる差動対（２４）と、前
記第１のトランジスタのエミッタ側に接続され、前記差
動対に定電流を流す第１の定電流源（２５）と、前記第
２のトランジスタのエミッタ側に接続され、前記差動対
に定電流を流す第２の定電流源（２６）とを備えた差動
増幅器（２）のオフセット低減回路であって、前記第１
のトランジスタのコレクタと電源側との間に第３のトラ
ンジスタ（２８）を接続するとともに、前記第２のトラ
ンジスタのコレクタと電源側との間に第４のトランジス
タ（２９）を接続し、前記第３のトランジスタのベース
・コレクタと前記第４のトランジスタのベースとを接続
して前記第１のトランジスタに流れる電流に対応する電
流を前記第２のトランジスタに流すカレントミラー回路
（２７）と、前記第１のトランジスタのエミッタに第５
のトランジスタ（１４７）のベースを接続し、前記第２
のトランジスタのエミッタに第６のトランジスタ（１４
８）のベースを接続し、これら第５及び第６のトランジ
スタのエミッタを共通化し、このエミッタに第３の定電
流源（１４９）を共通に接続した差動対を構成し、前記
第１のトランジスタのコレクタに前記第５のトランジス
タのコレクタを接続し、かつ、前記第２のトランジスタ
のコレクタに前記第６のトランジスタのコレクタを接続
し、前記第１のトランジスタのコレクタ側から直流電流
を前記第５のトランジスタに引き込むとともに、前記第
２のトランジスタのコレクタ側から直流電流を前記第６
のトランジスタに引き込む電流相殺回路（１４）とを備
えて、前記差動増幅器の前記第１及び第２のトランジス
タの前記エミッタ間に生じる電圧差を前記直流電流の引
込みによって相殺することを特徴とする。
低減回路は、図４及び図６に例示するように、エミッタ
間を抵抗（２３）によって結合した第１及び第２のトラ
ンジスタ（２１、２２）からなる差動対（２４）と、前
記第１のトランジスタのエミッタ側に接続され、前記差
動対に定電流を流す第１の定電流源（２５）と、前記第
２のトランジスタのエミッタ側に接続され、前記差動対
に定電流を流す第２の定電流源（２６）とを備えた差動
増幅器（２）のオフセット低減回路であって、前記第１
のトランジスタのコレクタと電源側との間に第３のトラ
ンジスタ（２８）を接続するとともに、前記第２のトラ
ンジスタのコレクタと電源側との間に第４のトランジス
タ（２９）を接続し、前記第３のトランジスタのベース
・コレクタと前記第４のトランジスタのベースとを接続
して前記第１のトランジスタに流れる電流に対応する電
流を前記第２のトランジスタに流すカレントミラー回路
（２７）と、前記第１のトランジスタのエミッタに第５
のトランジスタ（１４７）のベースを接続し、前記第２
のトランジスタのエミッタに第６のトランジスタ（１４
８）のベースを接続し、これら第５及び第６のトランジ
スタのエミッタを共通化し、このエミッタに第３の定電
流源（１４９）を共通に接続した差動対を構成し、前記
第１のトランジスタのコレクタに前記第５のトランジス
タのコレクタを接続し、かつ、前記第２のトランジスタ
のコレクタに前記第６のトランジスタのコレクタを接続
し、前記第１のトランジスタのコレクタ側から直流電流
を前記第５のトランジスタに引き込むとともに、前記第
２のトランジスタのコレクタ側から直流電流を前記第６
のトランジスタに引き込む電流相殺回路（１４）とを備
えて、前記差動増幅器の前記第１及び第２のトランジス
タの前記エミッタ間に生じる電圧差を前記直流電流の引
込みによって相殺することを特徴とする。
【００１１】
【作用】差動対を構成する第１及び第２のトランジスタ
に個別に接続された各定電流源の定電流にばらつきがあ
ると、第１及び第２のトランジスタの電極間にそのばら
つき電流に応じた電圧差が生じ、この電圧差は、ベース
間又はエミッタ間で検出することができる。
に個別に接続された各定電流源の定電流にばらつきがあ
ると、第１及び第２のトランジスタの電極間にそのばら
つき電流に応じた電圧差が生じ、この電圧差は、ベース
間又はエミッタ間で検出することができる。
【００１２】そこで、電流相殺回路は、一対のトランジ
スタからなる差動対を備え、この差動対を成すトランジ
スタの各ベースを差動増幅器の第１及び第２のトランジ
スタのベース又はエミッタに接続するとともに、そのコ
レクタを差動増幅器のトランジスタのエミッタ又はコレ
クタ側に接続したことにより、第１及び第２のトランジ
スタのベース間又はエミッタ間に発生した電圧差に応じ
た電流を得ることができ、その電流を差動対に供給し、
差動増幅器に発生するオフセットが低減される。
スタからなる差動対を備え、この差動対を成すトランジ
スタの各ベースを差動増幅器の第１及び第２のトランジ
スタのベース又はエミッタに接続するとともに、そのコ
レクタを差動増幅器のトランジスタのエミッタ又はコレ
クタ側に接続したことにより、第１及び第２のトランジ
スタのベース間又はエミッタ間に発生した電圧差に応じ
た電流を得ることができ、その電流を差動対に供給し、
差動増幅器に発生するオフセットが低減される。
【００１３】
【実施例】以下、本発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
【００１４】図１は、この発明の差動増幅器のオフセッ
ト低減回路の原理図を示し、図２はその動作を説明する
ための回路図である。
ト低減回路の原理図を示し、図２はその動作を説明する
ための回路図である。
【００１５】差動増幅器２には、一対のトランジスタと
して第１及び第２のトランジスタ２１、２２が設置さ
れ、各トランジスタ２１、２２は、エミッタ間が抵抗２
３で結合されて１つの差動対２４を構成している。抵抗
２３は差動増幅器２の増幅利得を設定する手段であり、
その抵抗値によって所望の増幅利得が得られる。
して第１及び第２のトランジスタ２１、２２が設置さ
れ、各トランジスタ２１、２２は、エミッタ間が抵抗２
３で結合されて１つの差動対２４を構成している。抵抗
２３は差動増幅器２の増幅利得を設定する手段であり、
その抵抗値によって所望の増幅利得が得られる。
【００１６】トランジスタ２１のエミッタ側と基準電位
点（接地点）との間には第１の定電流源２５が接続され
ており、トランジスタ２２のエミッタ側と基準電位点と
の間には第２の定電流源２６が接続されており、各トラ
ンジスタ２１、２２の動作電流が各定電流源２５、２６
の定電流によって与えられるようになっている。また、
トランジスタ２１、２２のコレクタ側には、差動対２４
の能動負荷としてカレントミラー回路２７が接続されて
いる。このカレントミラー回路２７は、ベース・コレク
タを共通にしてダイオードを構成する第３のトランジス
タ２８と、このトランジスタ２８のベース・コレクタに
ベースを共通に接続した第４のトランジスタ２９とから
構成されている。したがって、この差動増幅器２は、ト
ランジスタ２１、２２のベース側の入力端子１０、１１
に対する入力信号を増幅し、その出力をトランジスタ２
９のコレクタ側から取り出すことができるものである。
点（接地点）との間には第１の定電流源２５が接続され
ており、トランジスタ２２のエミッタ側と基準電位点と
の間には第２の定電流源２６が接続されており、各トラ
ンジスタ２１、２２の動作電流が各定電流源２５、２６
の定電流によって与えられるようになっている。また、
トランジスタ２１、２２のコレクタ側には、差動対２４
の能動負荷としてカレントミラー回路２７が接続されて
いる。このカレントミラー回路２７は、ベース・コレク
タを共通にしてダイオードを構成する第３のトランジス
タ２８と、このトランジスタ２８のベース・コレクタに
ベースを共通に接続した第４のトランジスタ２９とから
構成されている。したがって、この差動増幅器２は、ト
ランジスタ２１、２２のベース側の入力端子１０、１１
に対する入力信号を増幅し、その出力をトランジスタ２
９のコレクタ側から取り出すことができるものである。
【００１７】そして、この差動増幅器２には、定電流源
２５、２６の定電流のばらつきによってトランジスタ２
１、２２の電極間に発生する電圧差、この第１実施例で
は、エミッタ間、即ち、抵抗２３に発生する電圧差で生
じるオフセットを低減する手段としてオフセットの原因
となる電流を帰還して相殺させる電流相殺回路１４が設
置されている。この電流相殺回路１４には制御増幅器１
４０が用いられており、その正相入力端子にトランジス
タ２１のベース、その逆相入力端子にトランジスタ２２
のベースが接続され、トランジスタ２１、２２のベース
間に発生する電圧差が制御増幅器１４０に検出される。
この制御増幅器１４０では、その検出した電圧差に応じ
た制御電流を発生し、電圧差の検出とは逆相関係を以
て、その正相出力をトランジスタ２２のコレクタ側、そ
の逆相出力をトランジスタ２１のコレクタ側に供給し、
電圧差の原因となる電流を相殺するようにしている。
２５、２６の定電流のばらつきによってトランジスタ２
１、２２の電極間に発生する電圧差、この第１実施例で
は、エミッタ間、即ち、抵抗２３に発生する電圧差で生
じるオフセットを低減する手段としてオフセットの原因
となる電流を帰還して相殺させる電流相殺回路１４が設
置されている。この電流相殺回路１４には制御増幅器１
４０が用いられており、その正相入力端子にトランジス
タ２１のベース、その逆相入力端子にトランジスタ２２
のベースが接続され、トランジスタ２１、２２のベース
間に発生する電圧差が制御増幅器１４０に検出される。
この制御増幅器１４０では、その検出した電圧差に応じ
た制御電流を発生し、電圧差の検出とは逆相関係を以
て、その正相出力をトランジスタ２２のコレクタ側、そ
の逆相出力をトランジスタ２１のコレクタ側に供給し、
電圧差の原因となる電流を相殺するようにしている。
【００１８】このように電流相殺回路１４が付加された
図１に示した差動増幅器２の動作を図２に示す差動増幅
器２を参照して説明すると、図２に示す差動増幅器２で
は、トランジスタ２１のベースを接地し、また、トラン
ジスタ２２のベース・コレクタ間に帰還ループ４を形成
するとともに、トランジスタ２２のベースに出力端子１
２を形成する。制御増幅器１４０には差動入力、差動電
流出力型の増幅器を使用し、その正相入力、逆相入力を
Ｖｉ（＋）、Ｖｉ（−）とすると、その出力電流である
正相出力電流Ｉｏ（＋）、逆相出力電流Ｉｏ（−）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（１） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・・（２） となる。ただし、ｋは、制御増幅器１４０の差動入力電
圧差を出力電流に変換する変換利得係数である。
図１に示した差動増幅器２の動作を図２に示す差動増幅
器２を参照して説明すると、図２に示す差動増幅器２で
は、トランジスタ２１のベースを接地し、また、トラン
ジスタ２２のベース・コレクタ間に帰還ループ４を形成
するとともに、トランジスタ２２のベースに出力端子１
２を形成する。制御増幅器１４０には差動入力、差動電
流出力型の増幅器を使用し、その正相入力、逆相入力を
Ｖｉ（＋）、Ｖｉ（−）とすると、その出力電流である
正相出力電流Ｉｏ（＋）、逆相出力電流Ｉｏ（−）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（１） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・・（２） となる。ただし、ｋは、制御増幅器１４０の差動入力電
圧差を出力電流に変換する変換利得係数である。
【００１９】ここで、定電流源２５、２６の定電流をＩ
＋ΔＩ、Ｉとすれば、制御増幅器１４０を付加する前の
差動増幅器２において、抵抗２３に発生する電圧は、Ｒ
・ΔＩ／２となる。したがって、制御増幅器１４０を接
続し、この制御増幅器１４０には、 Ｉｏ（＋）＝ｋ（−Ｒ・ΔＩ／２）＝−ｋ・Ｒ・ΔＩ／２ ・・・（３） Ｉｏ（−）＝−ｋ（−Ｒ・ΔＩ／２）＝ｋ・Ｒ・ΔＩ／２ ・・・（４） が出力されることになり、正相出力電流Ｉｏ（＋）に逆
相電流−ｋ・Ｒ・ΔＩ／２、逆相出力電流Ｉｏ（−）に
正相電流ｋ・Ｒ・ΔＩ／２が出力される。これらの出力
電流を差動対２４に帰還させると、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ となり、この電流が帰還ループ４によって帰還されて、
差動増幅器２における電流の入出力は相殺されるため、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２ に平衡する。
＋ΔＩ、Ｉとすれば、制御増幅器１４０を付加する前の
差動増幅器２において、抵抗２３に発生する電圧は、Ｒ
・ΔＩ／２となる。したがって、制御増幅器１４０を接
続し、この制御増幅器１４０には、 Ｉｏ（＋）＝ｋ（−Ｒ・ΔＩ／２）＝−ｋ・Ｒ・ΔＩ／２ ・・・（３） Ｉｏ（−）＝−ｋ（−Ｒ・ΔＩ／２）＝ｋ・Ｒ・ΔＩ／２ ・・・（４） が出力されることになり、正相出力電流Ｉｏ（＋）に逆
相電流−ｋ・Ｒ・ΔＩ／２、逆相出力電流Ｉｏ（−）に
正相電流ｋ・Ｒ・ΔＩ／２が出力される。これらの出力
電流を差動対２４に帰還させると、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ となり、この電流が帰還ループ４によって帰還されて、
差動増幅器２における電流の入出力は相殺されるため、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２ に平衡する。
【００２０】このとき、トランジスタ２１、２２の各コ
レクタ電流をＩｃ1 、Ｉｃ2 とすると、 Ｉｃ1 ＝Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ ・・・（５） Ｉｃ2 ＝Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ ・・・（６） となる。ここで、トランジスタ２１、２２を理想的なト
ランジスタとすれば、各トランジスタ２１、２２の各エ
ミッタ電流をＩｅ1 、Ｉｅ2 とすると、Ｉｃ1 ＝Ｉ
ｅ1 、Ｉｃ2 ＝Ｉｅ2 となる。各トランジスタ２１、２
２のエミッタ側の各定電流Ｉ＋ΔＩ、Ｉがエミッタ電流
Ｉｅ1 、Ｉｅ2 に配分されることを考え、トランジスタ
２１、２２のエミッタ間電流をΔＩｒとすると、 ΔＩｒ＝ΔＩ／２−ｋ・Ｒ・ΔＩ／２＝ΔＩ／２（１−ｋ・Ｒ） ・・・（７） となる。したがって、抵抗２３の端子間に発生する電圧
ΔＶｒは、 ΔＶｒ＝Ｒ・ΔＩｒ＝Ｒ・ΔＩ／２（１−ｋ・Ｒ） ・・・（８） となり、制御増幅器１４０の接続前より明らかに減少す
ることが分かる。特に、式（８）において、１−ｋ・Ｒ
＝０、即ち、１＝ｋ・Ｒ、ｋ＝１／Ｒとなるように定数
を設定したときには、電圧ΔＶｒ＝０となり、オフセッ
トを皆無にすることができる。
レクタ電流をＩｃ1 、Ｉｃ2 とすると、 Ｉｃ1 ＝Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ ・・・（５） Ｉｃ2 ＝Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ ・・・（６） となる。ここで、トランジスタ２１、２２を理想的なト
ランジスタとすれば、各トランジスタ２１、２２の各エ
ミッタ電流をＩｅ1 、Ｉｅ2 とすると、Ｉｃ1 ＝Ｉ
ｅ1 、Ｉｃ2 ＝Ｉｅ2 となる。各トランジスタ２１、２
２のエミッタ側の各定電流Ｉ＋ΔＩ、Ｉがエミッタ電流
Ｉｅ1 、Ｉｅ2 に配分されることを考え、トランジスタ
２１、２２のエミッタ間電流をΔＩｒとすると、 ΔＩｒ＝ΔＩ／２−ｋ・Ｒ・ΔＩ／２＝ΔＩ／２（１−ｋ・Ｒ） ・・・（７） となる。したがって、抵抗２３の端子間に発生する電圧
ΔＶｒは、 ΔＶｒ＝Ｒ・ΔＩｒ＝Ｒ・ΔＩ／２（１−ｋ・Ｒ） ・・・（８） となり、制御増幅器１４０の接続前より明らかに減少す
ることが分かる。特に、式（８）において、１−ｋ・Ｒ
＝０、即ち、１＝ｋ・Ｒ、ｋ＝１／Ｒとなるように定数
を設定したときには、電圧ΔＶｒ＝０となり、オフセッ
トを皆無にすることができる。
【００２１】以上の説明は制御増幅器１４０を単純な差
動増幅器とした場合にも成立し、その場合、制御増幅器
１４０の動作を示す式（１）、（２）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（９） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（１０） に変形されるのみで、同様の電圧差を相殺する動作が行
われる。なお、式（９）及び（１０）において、ｋは制
御増幅器１４０を構成する差動増幅器の電流変換ゲイ
ン、Ｉｑは、オフセットが無い場合、各トランジスタ２
１、２２に流れる定電流である。
動増幅器とした場合にも成立し、その場合、制御増幅器
１４０の動作を示す式（１）、（２）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（９） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（１０） に変形されるのみで、同様の電圧差を相殺する動作が行
われる。なお、式（９）及び（１０）において、ｋは制
御増幅器１４０を構成する差動増幅器の電流変換ゲイ
ン、Ｉｑは、オフセットが無い場合、各トランジスタ２
１、２２に流れる定電流である。
【００２２】次に、図３はこの発明の差動増幅器のオフ
セット低減回路の第１の実施例の等価回路を示す回路
図、図４この発明の差動増幅器のオフセット低減回路の
第２の実施例の等価回路を示している。図１の回路で
は、制御増幅器１４０の出力をトランジスタトランジス
タ２１、２２のコレクタ側に供給したが、図３に示すよ
うに、トランジスタ２１、２２のエミッタ側に供給する
ようにしても、同様にオフセットを相殺させることがで
きる。また、図１の回路では、抵抗２３に発生する電圧
差をトランジスタ２１、２２のベース間で検出したが、
図４に示すように、トランジスタ２１、２２の対応する
電極間、即ち、エミッタ間から直接検出するようにして
もよい。即ち、電流相殺回路１４の制御増幅器１４０の
正相入力側をトランジスタ２１のエミッタ、その逆相入
力側をトランジスタ２２のエミッタに接続して電圧差を
検出し、その電圧差に応じた電流、即ち、正相出力電流
をトランジスタ２２のコレクタ側、逆相出力電流をトラ
ンジスタ２１のコレクタ側に供給することにより、前記
実施例と同様に電圧差を生じさせる電流を相殺してオフ
セットを低減させることができる。
セット低減回路の第１の実施例の等価回路を示す回路
図、図４この発明の差動増幅器のオフセット低減回路の
第２の実施例の等価回路を示している。図１の回路で
は、制御増幅器１４０の出力をトランジスタトランジス
タ２１、２２のコレクタ側に供給したが、図３に示すよ
うに、トランジスタ２１、２２のエミッタ側に供給する
ようにしても、同様にオフセットを相殺させることがで
きる。また、図１の回路では、抵抗２３に発生する電圧
差をトランジスタ２１、２２のベース間で検出したが、
図４に示すように、トランジスタ２１、２２の対応する
電極間、即ち、エミッタ間から直接検出するようにして
もよい。即ち、電流相殺回路１４の制御増幅器１４０の
正相入力側をトランジスタ２１のエミッタ、その逆相入
力側をトランジスタ２２のエミッタに接続して電圧差を
検出し、その電圧差に応じた電流、即ち、正相出力電流
をトランジスタ２２のコレクタ側、逆相出力電流をトラ
ンジスタ２１のコレクタ側に供給することにより、前記
実施例と同様に電圧差を生じさせる電流を相殺してオフ
セットを低減させることができる。
【００２３】次に、図５は、この発明の差動増幅器のオ
フセット低減回路の第１の実施例を示している。制御増
幅器１４０はエミッタを共通にしたＰＮＰ型のトランジ
スタ１４４、１４５からなる差動対と電源との間に定電
流源１４６を接続した差動増幅器で構成されている。即
ち、トランジスタ１４４のベースはトランジスタ２１の
ベース、トランジスタ１４５のベースはトランジスタ２
２のベースに接続することにより、トランジスタ１４
４、１４５でトランジスタ２１、２２のベース間に発生
する電圧差を検出し、その電圧差に応じた電流を電源側
の定電流源１４６からトランジスタ１４４、１４５を通
じてトランジスタ２１、２２のエミッタ側に供給するこ
とにより、抵抗２３に生じる電圧差の原因である定電流
源２５、２６における定電流のばらつき電流を相殺して
オフセットの低減を図っている。
フセット低減回路の第１の実施例を示している。制御増
幅器１４０はエミッタを共通にしたＰＮＰ型のトランジ
スタ１４４、１４５からなる差動対と電源との間に定電
流源１４６を接続した差動増幅器で構成されている。即
ち、トランジスタ１４４のベースはトランジスタ２１の
ベース、トランジスタ１４５のベースはトランジスタ２
２のベースに接続することにより、トランジスタ１４
４、１４５でトランジスタ２１、２２のベース間に発生
する電圧差を検出し、その電圧差に応じた電流を電源側
の定電流源１４６からトランジスタ１４４、１４５を通
じてトランジスタ２１、２２のエミッタ側に供給するこ
とにより、抵抗２３に生じる電圧差の原因である定電流
源２５、２６における定電流のばらつき電流を相殺して
オフセットの低減を図っている。
【００２４】次に、図６は、この発明の差動増幅器のオ
フセット低減回路の第２の実施例を示している。制御増
幅器１４０はエミッタを共通にしたトランジスタ１４
７、１４８からなる差動対に定電流源１４９を接続した
差動増幅器で構成されている。即ち、トランジスタ１４
７のベースはトランジスタ２１のエミッタ、トランジス
タ１４８のベースはトランジスタ２２のエミッタに接続
することにより、トランジスタ１４７、１４８でトラン
ジスタ２１、２２のエミッタ間に発生する電圧差を検出
し、その電圧差に応じた電流をトランジスタ２１、２２
のコレクタ側からトランジスタ１４７、１４８を通して
定電流源１４９に引き込み、抵抗２３に生じる電圧差の
原因である定電流源２５、２６における定電流のばらつ
き電流を相殺してオフセットの低減を図っている。
フセット低減回路の第２の実施例を示している。制御増
幅器１４０はエミッタを共通にしたトランジスタ１４
７、１４８からなる差動対に定電流源１４９を接続した
差動増幅器で構成されている。即ち、トランジスタ１４
７のベースはトランジスタ２１のエミッタ、トランジス
タ１４８のベースはトランジスタ２２のエミッタに接続
することにより、トランジスタ１４７、１４８でトラン
ジスタ２１、２２のエミッタ間に発生する電圧差を検出
し、その電圧差に応じた電流をトランジスタ２１、２２
のコレクタ側からトランジスタ１４７、１４８を通して
定電流源１４９に引き込み、抵抗２３に生じる電圧差の
原因である定電流源２５、２６における定電流のばらつ
き電流を相殺してオフセットの低減を図っている。
【００２５】この差動増幅器のオフセット低減回路につ
いて、その動作を図７を参照して説明する。
いて、その動作を図７を参照して説明する。
【００２６】定電流源２５、２６に特性の不揃いがあ
り、定電流源２５に流れる電流を（Ｉ＋ΔＩ）、定電流
源２６側に流れる電流をＩ、このとき、抵抗２３に流れ
る電流をＩＸとする。電流相殺回路１４が無い場合、電
流ＩＸは、ＩＸ＝ΔＩ／２となり、この電流ΔＩ／２と
抵抗２３の値との積で与える電圧降下が発生するので、
これがオフセットとして現れる。このオフセットの大き
さは、電流ＩＸの大きさに依存している。
り、定電流源２５に流れる電流を（Ｉ＋ΔＩ）、定電流
源２６側に流れる電流をＩ、このとき、抵抗２３に流れ
る電流をＩＸとする。電流相殺回路１４が無い場合、電
流ＩＸは、ＩＸ＝ΔＩ／２となり、この電流ΔＩ／２と
抵抗２３の値との積で与える電圧降下が発生するので、
これがオフセットとして現れる。このオフセットの大き
さは、電流ＩＸの大きさに依存している。
【００２７】そして、電流相殺回路１４が有る場合、定
電流源１４９に流れる定電流をＩeXとし、このとき、カ
レントミラー回路２７のトランジスタ２８流れる電流を
（Ｉ１＋αＩeX）とすると、カレントミラー効果より、
トランジスタ２９には同等の電流（Ｉ１＋αＩeX）が流
れる。αは、定電流源１４９に流れる定電流ＩeXが制御
増幅器１４０の差動対を形成するトランジスタ１４７、
１４８にそれぞれ流れる電流配分を示す。ただし、オフ
セット電圧は、抵抗２３の定電流源２６側の端子が高い
としているので、０＜α＜０．５となっている。
電流源１４９に流れる定電流をＩeXとし、このとき、カ
レントミラー回路２７のトランジスタ２８流れる電流を
（Ｉ１＋αＩeX）とすると、カレントミラー効果より、
トランジスタ２９には同等の電流（Ｉ１＋αＩeX）が流
れる。αは、定電流源１４９に流れる定電流ＩeXが制御
増幅器１４０の差動対を形成するトランジスタ１４７、
１４８にそれぞれ流れる電流配分を示す。ただし、オフ
セット電圧は、抵抗２３の定電流源２６側の端子が高い
としているので、０＜α＜０．５となっている。
【００２８】トランジスタ２８に流れる電流（Ｉ１＋α
ＩeX）からトランジスタ１４７側に流れ込む電流はαＩ
eX、トランジスタ２９に流れる電流（Ｉ１＋αＩeX）か
らトランジスタ１４８側に流れる込む電流は（１−α）
ＩeXであるから、トランジスタ２１には電流Ｉ１が流れ
る。また、トランジスタ２２に流れる電流をＩ２とする
と、この電流Ｉ２は、 Ｉ２＝Ｉ１＋αＩeX−（１−α）ＩeX ＝Ｉ１＋（２α−１）ＩeX ・・・（１１） となる。
ＩeX）からトランジスタ１４７側に流れ込む電流はαＩ
eX、トランジスタ２９に流れる電流（Ｉ１＋αＩeX）か
らトランジスタ１４８側に流れる込む電流は（１−α）
ＩeXであるから、トランジスタ２１には電流Ｉ１が流れ
る。また、トランジスタ２２に流れる電流をＩ２とする
と、この電流Ｉ２は、 Ｉ２＝Ｉ１＋αＩeX−（１−α）ＩeX ＝Ｉ１＋（２α−１）ＩeX ・・・（１１） となる。
【００２９】ここで、電流Ｉ１、Ｉ２の合成電流値は、 Ｉ１＋Ｉ２＝２Ｉ１＋（２α−１）ＩeX ＝２Ｉ＋ΔＩ＝一定 ・・・（１２） の関係がある。
【００３０】また、トランジスタ２１、２２のベース電
流を無視した場合、定電流源２５、２６に流れる電流と
抵抗２３に流れる電流との関係から、抵抗２３に流れる
電流ＩＸを求めると Ｉ＋ΔＩ＝Ｉ１＋ＩＸ Ｉ ＝Ｉ１＋αＩeX−（１−α）ＩeX−ＩＸ −） ＝Ｉ１＋（２α−１）ＩeX−ＩＸ ΔＩ＝Ｉ１＋ＩＸ−｛Ｉ１＋（２α−１）ＩeX−ＩＸ｝ ＝（１−２α）ＩeX＋２ＩＸ ・・・（１３） となり、電流ＩＸは、 ＩＸ＝ ΔＩ／２−（１−２α）ＩeX／２ ・・・（１４） となる。式（１４）において、トランジスタ１４７、１
４８からなる差動増幅器はα＜０．５であるから、（１
−２α）は正となる。その結果、抵抗２３に流れる電流
が減少することになり、制御増幅器１４０に流れる電流
に応じて抵抗２３における電圧降下が抑制され、オフセ
ットの低減が得られる。
流を無視した場合、定電流源２５、２６に流れる電流と
抵抗２３に流れる電流との関係から、抵抗２３に流れる
電流ＩＸを求めると Ｉ＋ΔＩ＝Ｉ１＋ＩＸ Ｉ ＝Ｉ１＋αＩeX−（１−α）ＩeX−ＩＸ −） ＝Ｉ１＋（２α−１）ＩeX−ＩＸ ΔＩ＝Ｉ１＋ＩＸ−｛Ｉ１＋（２α−１）ＩeX−ＩＸ｝ ＝（１−２α）ＩeX＋２ＩＸ ・・・（１３） となり、電流ＩＸは、 ＩＸ＝ ΔＩ／２−（１−２α）ＩeX／２ ・・・（１４） となる。式（１４）において、トランジスタ１４７、１
４８からなる差動増幅器はα＜０．５であるから、（１
−２α）は正となる。その結果、抵抗２３に流れる電流
が減少することになり、制御増幅器１４０に流れる電流
に応じて抵抗２３における電圧降下が抑制され、オフセ
ットの低減が得られる。
【００３１】
【発明の効果】以上説明したように、この発明によれ
ば、差動増幅器に第１及び第２の定電流源による定電流
のばらつきによって生じるオフセットは、差動対を構成
する第１及び第２のトランジスタの電極間の電圧差を検
出し、その電圧差に応じた電流を差動対に帰還すること
によって低減でき、その結果、入出力特性の信頼性を向
上させることができ、差動増幅器の増幅利得の制御性を
高めることができる。
ば、差動増幅器に第１及び第２の定電流源による定電流
のばらつきによって生じるオフセットは、差動対を構成
する第１及び第２のトランジスタの電極間の電圧差を検
出し、その電圧差に応じた電流を差動対に帰還すること
によって低減でき、その結果、入出力特性の信頼性を向
上させることができ、差動増幅器の増幅利得の制御性を
高めることができる。
【図１】この発明の差動増幅器のオフセット低減回路の
原理図である。
原理図である。
【図２】図１に示した差動増幅器のオフセット低減回路
の動作を説明するための回路図である。
の動作を説明するための回路図である。
【図３】この発明の差動増幅器のオフセット低減回路の
第１の実施例の等価回路を示す回路図である。
第１の実施例の等価回路を示す回路図である。
【図４】この発明の差動増幅器のオフセット低減回路の
第２の実施例の等価回路を示す回路図である。
第２の実施例の等価回路を示す回路図である。
【図５】この発明の差動増幅器のオフセット低減回路の
第１の実施例を示す回路図である。
第１の実施例を示す回路図である。
【図６】この発明の差動増幅器のオフセット低減回路の
第２の実施例を示す回路図である。
第２の実施例を示す回路図である。
【図７】図６に示す差動増幅器のオフセット低減回路の
動作を説明するための回路図である。
動作を説明するための回路図である。
【図８】従来の差動増幅器を用いた演算増幅器を示す回
路図である。
路図である。
【図９】図９に示した差動増幅器に発生するオフセット
を説明するための回路図である。
を説明するための回路図である。
２ 差動増幅器 １４ 電流相殺回路 ２１ 第１のトランジスタ ２２ 第２のトランジスタ ２３ 抵抗 ２４ 差動対 ２５ 第１の定電流源 ２６ 第２の定電流源 ２７ カレントミラー回路 ２８ 第３のトランジスタ ２９ 第４のトランジスタ
Claims (2)
- 【請求項１】 エミッタ間を抵抗によって結合した第１
及び第２のトランジスタからなる差動対と、 前記第１のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第１の定電流源と、 前記第２のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第２の定電流源と、 を備えた差動増幅器のオフセット低減回路であって、 前記第１のトランジスタのコレクタと電源側との間に第
３のトランジスタを接続するとともに、前記第２のトラ
ンジスタのコレクタと電源側との間に第４のトランジス
タを接続し、前記第３のトランジスタのベース・コレク
タと前記第４のトランジスタのベースとを接続して前記
第１のトランジスタに流れる電流に対応する電流を前記
第２のトランジスタに流すカレントミラー回路と、 前記第１のトランジスタのベースに第５のトランジスタ
のベースを接続し、前記第２のトランジスタのベースに
第６のトランジスタのベースを接続し、これら第５及び
第６のトランジスタのエミッタを共通化し、このエミッ
タに第３の定電流源を共通に接続した差動対を構成し、
前記第１のトランジスタのエミッタに前記第５のトラン
ジスタのコレクタを接続し、かつ、前記第２のトランジ
スタのエミッタに前記第６のトランジスタのコレクタを
接続し、前記第１及び第２のトランジスタのベースと共
通のベース入力を受け、このベース入力に応じて前記第
１のトランジスタのエミッタ側に直流電流を前記第５の
トランジスタによって供給するとともに、前記第２のト
ランジスタのコレクタ側に直流電流を前記第６のトラン
ジスタによって供給する電流相殺回路と、 を備えて、前記差動増幅器の前記第１及び第２のトラン
ジスタの前記エミッタ間に生じる電圧差を前記直流電流
の供給によって相殺することを特徴とする差動増幅器の
オフセット低減回路。 - 【請求項２】 エミッタ間を抵抗によって結合した第１
及び第２のトランジスタからなる差動対と、 前記第１のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第１の定電流源と、 前記第２のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第２の定電流源と、 を備えた差動増幅器のオフセット低減回路であって、 前記第１のトランジスタのコレクタと電源側との間に第
３のトランジスタを接続するとともに、前記第２のトラ
ンジスタのコレクタと電源側との間に第４のトランジス
タを接続し、前記第３のトランジスタのベース・コレク
タと前記第４のトランジスタのベースとを接続して前記
第１のトランジスタに流れる電流に対応する電流を前記
第２のトランジスタに流すカレントミラー回路と、 前記第１のトランジスタのエミッタに第５のトランジス
タのベースを接続し、前記第２のトランジスタのエミー
タに第６のトランジスタのベースを接続し、これら第５
及び第６のトランジスタのエミッタを共通化し、このエ
ミッタに第３の定電流源を共通に接続した差動対を構成
し、前記第１のトランジスタのコレクタに前記第５のト
ランジスタのコレクタを接続し、かつ、前記第２のトラ
ンジスタのコレクタに前記第６のトランジスタのコレク
タを接続し、前記第１のトランジスタのコレクタ側から
直流電流を前記第５のトランジスタに引き込むととも
に、前記第２のトランジスタのコレクタ側から直流電流
を前記第６のトランジスタに引き込む電流相殺回路と、 を備えて、前記差動増幅器の前記第１及び第２のトラン
ジスタの前記エミッタ間に生じる電圧差を前記直流電流
の引込みによって相殺することを特徴とする差動増幅器
のオフセット低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6188947A JP2737113B2 (ja) | 1994-07-18 | 1994-07-18 | 差動増幅器のオフセット低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6188947A JP2737113B2 (ja) | 1994-07-18 | 1994-07-18 | 差動増幅器のオフセット低減回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055796A Division JP2615269B2 (ja) | 1991-02-27 | 1991-02-27 | 差動増幅器のオフセット低減回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750530A JPH0750530A (ja) | 1995-02-21 |
| JP2737113B2 true JP2737113B2 (ja) | 1998-04-08 |
Family
ID=16232705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6188947A Expired - Fee Related JP2737113B2 (ja) | 1994-07-18 | 1994-07-18 | 差動増幅器のオフセット低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3028504B2 (ja) | 1993-04-02 | 2000-04-04 | ローム株式会社 | 差動増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835488A (en) * | 1988-01-13 | 1989-05-30 | Tektronix, Inc. | Wideband linearized emitter feedback amplifier |
-
1994
- 1994-07-18 JP JP6188947A patent/JP2737113B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3028504B2 (ja) | 1993-04-02 | 2000-04-04 | ローム株式会社 | 差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750530A (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001097374A1 (fr) | Circuit amplificateur | |
| JPS6340366B2 (ja) | ||
| JP3697679B2 (ja) | 安定化電源回路 | |
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JPH05291834A (ja) | 電力増幅器 | |
| JPH0476524B2 (ja) | ||
| US5162751A (en) | Amplifier arrangement | |
| US6194886B1 (en) | Early voltage and beta compensation circuit for a current mirror | |
| JP2737113B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JP3028504B2 (ja) | 差動増幅回路 | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH07202592A (ja) | 差動増幅器のオフセット低減回路 | |
| JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH08330859A (ja) | 精密電流ミラー回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPH10209759A (ja) | ２重平衡ミクサー回路 | |
| JPS6333726B2 (ja) | ||
| JP2007019850A (ja) | Ｄｃオフセットキャンセル回路およびこれを用いた表示装置 | |
| JP3688478B2 (ja) | 光受信回路 | |
| WO2003067755A1 (en) | Semiconductor circuit | |
| JP3326294B2 (ja) | 乗算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |