JPH09246245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09246245A JPH09246245A JP5598096A JP5598096A JPH09246245A JP H09246245 A JPH09246245 A JP H09246245A JP 5598096 A JP5598096 A JP 5598096A JP 5598096 A JP5598096 A JP 5598096A JP H09246245 A JPH09246245 A JP H09246245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- tungsten
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ポリメタルゲート電極のサイドエッチングを防
止すること。 【解決手段】CF4 ガスによるプラズマエッチングと酸
素ラジカル処理を交互に繰り返してW膜4を加工する。
止すること。 【解決手段】CF4 ガスによるプラズマエッチングと酸
素ラジカル処理を交互に繰り返してW膜4を加工する。
Description
【0001】
【発明の属する技術分野】本発明は、タングステンを含
む導電膜の加工方法に特徴がある半導体装置の製造方法
に関する。
む導電膜の加工方法に特徴がある半導体装置の製造方法
に関する。
【0002】
【従来の技術】近年、半導体装置の信号処理量の増大に
伴い半導体素子の高速応答性に対する要求が高まってい
る。この要求を答えるために、例えば、CMOS等の半
導体素子においては、シリコン基板上に形成されたSi
O2 膜(ゲート絶縁膜)、ポリシリコン膜および金属膜
(ポリメタルゲート電極)からなるゲート部の該金属膜
の材料として、低抵抗金属であるW系材料を用いること
が提案されている。
伴い半導体素子の高速応答性に対する要求が高まってい
る。この要求を答えるために、例えば、CMOS等の半
導体素子においては、シリコン基板上に形成されたSi
O2 膜(ゲート絶縁膜)、ポリシリコン膜および金属膜
(ポリメタルゲート電極)からなるゲート部の該金属膜
の材料として、低抵抗金属であるW系材料を用いること
が提案されている。
【0003】この種のW系材料を用いたゲート部は、現
在サブミクロン幅での加工精度が要求されており、その
加工にはドライエッチング法が用いられている。このW
系材料を用いたゲート部の形成方法を以下に説明する。
在サブミクロン幅での加工精度が要求されており、その
加工にはドライエッチング法が用いられている。このW
系材料を用いたゲート部の形成方法を以下に説明する。
【0004】まず、SiO2 膜、ポリシリコン膜および
W膜からなる積層膜を形成する。次にW膜上にシリコン
窒化膜に形成した後、このシリコン窒化膜をパターニン
グしてマスクパターンを形成する。
W膜からなる積層膜を形成する。次にW膜上にシリコン
窒化膜に形成した後、このシリコン窒化膜をパターニン
グしてマスクパターンを形成する。
【0005】次に上記マスクパターンをマスクにし、エ
ッチングガスとしてCCl4 等のCl系ガスまたはCF
4 等のF系ガスを用いて上記W膜をプラズマエッチング
(異方性エッチング)する。Cl系ガスまたはF系ガス
を用いるのは、WとFまたはClとの反応生成物に、W
F6 (B.P.=17.5℃)またはWCl5 (B.
P.=276℃)のように比較的蒸気圧の低いものが存
在するからである。
ッチングガスとしてCCl4 等のCl系ガスまたはCF
4 等のF系ガスを用いて上記W膜をプラズマエッチング
(異方性エッチング)する。Cl系ガスまたはF系ガス
を用いるのは、WとFまたはClとの反応生成物に、W
F6 (B.P.=17.5℃)またはWCl5 (B.
P.=276℃)のように比較的蒸気圧の低いものが存
在するからである。
【0006】次に上記ポリシリコン膜をHBrやCF4
等のエッチングガスを用いてプラズマエッチングして、
ポリシリコン膜およびW膜からなるポリメタルゲート電
極を形成する。このとき、上記SiO2 膜にオーバーエ
ッチングによるダメージが生じないようにする。
等のエッチングガスを用いてプラズマエッチングして、
ポリシリコン膜およびW膜からなるポリメタルゲート電
極を形成する。このとき、上記SiO2 膜にオーバーエ
ッチングによるダメージが生じないようにする。
【0007】しかしながら、この種のW系材料を用いた
ゲート部の形成方法においては、次のような問題があっ
た。すなわち、エッチングガスとしてCl系ガスを用い
てW膜をエッチング加工する場合、WとCl系との反応
生成物の蒸気圧がWとF系ガスとの反応生成物のそれよ
りも低いため、ウェハ面積が大きくなると反応生成物が
堆積される領域が生じ、これにより、エッチングの面内
均一性が劣化するという問題があった。
ゲート部の形成方法においては、次のような問題があっ
た。すなわち、エッチングガスとしてCl系ガスを用い
てW膜をエッチング加工する場合、WとCl系との反応
生成物の蒸気圧がWとF系ガスとの反応生成物のそれよ
りも低いため、ウェハ面積が大きくなると反応生成物が
堆積される領域が生じ、これにより、エッチングの面内
均一性が劣化するという問題があった。
【0008】一方、エッチングガスとしてF系ガスを用
いてW膜をエッチング加工する場合、プラズマ中のFラ
ジカルによりW膜がサイドエッチングされ、図6に示す
ように、W膜84の断面積は小さくなる。これにより、
ゲート抵抗が高くなり、ポリメタルゲート電極の利点が
生かされなくなるという問題があった。なお、図中、8
1はシリコン基板、82はゲート絶縁膜を示している。
また、現状のF系ガスを用いたエッチングプロセスの加
工精度では、素子の微細化や歩留まりに限界があった。
いてW膜をエッチング加工する場合、プラズマ中のFラ
ジカルによりW膜がサイドエッチングされ、図6に示す
ように、W膜84の断面積は小さくなる。これにより、
ゲート抵抗が高くなり、ポリメタルゲート電極の利点が
生かされなくなるという問題があった。なお、図中、8
1はシリコン基板、82はゲート絶縁膜を示している。
また、現状のF系ガスを用いたエッチングプロセスの加
工精度では、素子の微細化や歩留まりに限界があった。
【0009】
【発明が解決しようとする課題】上述の如く、SiO2
膜、ポリシリコン膜およびW系導電膜からなるゲート部
を形成する際に、エッチングガスとしてCl系ガスやF
系ガスを用いてW系導電膜の加工を行なっていた。
膜、ポリシリコン膜およびW系導電膜からなるゲート部
を形成する際に、エッチングガスとしてCl系ガスやF
系ガスを用いてW系導電膜の加工を行なっていた。
【0010】しかしながら、Cl系ガスを用いた場合に
はエッチングの面内均一性が劣化するという問題が生
じ、一方、F系ガスを用いた場合にはW膜がサイドエッ
チングされ、W膜の断面積が小さくなり、ゲート抵抗が
高くなるという問題があった。
はエッチングの面内均一性が劣化するという問題が生
じ、一方、F系ガスを用いた場合にはW膜がサイドエッ
チングされ、W膜の断面積が小さくなり、ゲート抵抗が
高くなるという問題があった。
【0011】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、Wを含む導電膜をエッ
チング加工する際に、エッチングの面内均一性を良好に
保つことができ、かつ所望通りのエッチング形状が容易
に得られる半導体装置の製造方法を提供することにあ
る。
ので、その目的とするところは、Wを含む導電膜をエッ
チング加工する際に、エッチングの面内均一性を良好に
保つことができ、かつ所望通りのエッチング形状が容易
に得られる半導体装置の製造方法を提供することにあ
る。
【0012】
[概要]上記目的を達成するために、本発明に係る半導
体装置の製造方法(請求項1)は、タングステンを含む
導電膜を加工する際に、エッチングガスとして弗素を主
成分とするガスを用いて前記導電膜をプラズマエッチン
グするエッチング工程と、前記導電膜の表面を酸素ラジ
カルにより処理する酸素ラジカル処理工程とを交互に繰
り返すことを特徴とする。
体装置の製造方法(請求項1)は、タングステンを含む
導電膜を加工する際に、エッチングガスとして弗素を主
成分とするガスを用いて前記導電膜をプラズマエッチン
グするエッチング工程と、前記導電膜の表面を酸素ラジ
カルにより処理する酸素ラジカル処理工程とを交互に繰
り返すことを特徴とする。
【0013】ここで、前記酸素ラジカル処理工程におい
て、前記導電膜の表面のタングステン原子に対する該タ
ングステンに結合する酸素原子の数の比が1以上となる
ことが好ましい。これは例えば酸素の流量や処理時間を
制御することにより容易に実現できる。
て、前記導電膜の表面のタングステン原子に対する該タ
ングステンに結合する酸素原子の数の比が1以上となる
ことが好ましい。これは例えば酸素の流量や処理時間を
制御することにより容易に実現できる。
【0014】[作用]本発明(請求項1、請求項2)で
は、タングステンを含む導電膜を加工するために、エッ
チングガスとして弗素を主成分とするガスを用いている
ので、塩素を主成分とするガスを用いた場合に生じるエ
ッチングの面内均一性の問題は原理的に生じない。
は、タングステンを含む導電膜を加工するために、エッ
チングガスとして弗素を主成分とするガスを用いている
ので、塩素を主成分とするガスを用いた場合に生じるエ
ッチングの面内均一性の問題は原理的に生じない。
【0015】さらに、本発明では、導電膜を一度にエッ
チング加工するのではなく、エッチング工程と酸素ラジ
カル処理工程とを交互に繰り返し、導電膜を段階的にエ
ッチング加工するようにしている。
チング加工するのではなく、エッチング工程と酸素ラジ
カル処理工程とを交互に繰り返し、導電膜を段階的にエ
ッチング加工するようにしている。
【0016】このとき、上記酸素ラジカル処理工程で
は、導電膜の表面にタングステン酸化膜が形成される。
導電膜の表面に供給する酸素を制御することにより、W
O3 膜(B.P.=188℃)のように蒸気圧が低く、
かつ弗素ラジカルとの反応の低いタングステン酸化膜を
容易に形成できる。
は、導電膜の表面にタングステン酸化膜が形成される。
導電膜の表面に供給する酸素を制御することにより、W
O3 膜(B.P.=188℃)のように蒸気圧が低く、
かつ弗素ラジカルとの反応の低いタングステン酸化膜を
容易に形成できる。
【0017】この種のタングステン酸化膜はエッチング
保護膜として機能するので、次のエッチング工程でエッ
チングガスの供給が多い面の導電膜はエッチングされる
が、それ以外の面の導電膜は上記タングステン酸化膜に
より保護されるのでエッチングされず、エッチングガス
の供給が多い面の導電膜導を選択的にエッチングできる
ようになる。
保護膜として機能するので、次のエッチング工程でエッ
チングガスの供給が多い面の導電膜はエッチングされる
が、それ以外の面の導電膜は上記タングステン酸化膜に
より保護されるのでエッチングされず、エッチングガス
の供給が多い面の導電膜導を選択的にエッチングできる
ようになる。
【0018】したがって、本発明によれば、Wを含む導
電膜をエッチング加工する際に、エッチングの面内均一
性を良好に保つことができ、かつ所望通りのエッチング
形状が容易に得られる半導体装置の製造方法を提供でき
るようになる。
電膜をエッチング加工する際に、エッチングの面内均一
性を良好に保つことができ、かつ所望通りのエッチング
形状が容易に得られる半導体装置の製造方法を提供でき
るようになる。
【0019】また、本発明の好ましい形態(酸素条件)
を満たせば、WO3 膜のように蒸気圧が低く、弗素ラジ
カルとの反応の低いタングステン酸化膜を確実に形成で
きるようになる。
を満たせば、WO3 膜のように蒸気圧が低く、弗素ラジ
カルとの反応の低いタングステン酸化膜を確実に形成で
きるようになる。
【0020】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(実施形態)を説明する。図1は、本発明
の一実施形態に係るゲート部を示す断面図である。図
中、1はシリコン基板を示しており、このシリコン基板
1上にはゲート絶縁膜としての厚さ10nmのSiO2
膜2が形成されている。このSiO2 膜2上にはポリメ
タルゲート電極としての厚さ300nmのポリシリコン
膜3、厚さ300nmのW膜4が順次積層されている。
これらSiO2 膜2、ポリシリコン膜3、W膜4により
ゲート部が所定のラインアンドスペースで形成されてい
る。また、W膜4の側壁にはW酸化膜7が形成されてい
る。
の実施の形態(実施形態)を説明する。図1は、本発明
の一実施形態に係るゲート部を示す断面図である。図
中、1はシリコン基板を示しており、このシリコン基板
1上にはゲート絶縁膜としての厚さ10nmのSiO2
膜2が形成されている。このSiO2 膜2上にはポリメ
タルゲート電極としての厚さ300nmのポリシリコン
膜3、厚さ300nmのW膜4が順次積層されている。
これらSiO2 膜2、ポリシリコン膜3、W膜4により
ゲート部が所定のラインアンドスペースで形成されてい
る。また、W膜4の側壁にはW酸化膜7が形成されてい
る。
【0021】図2、図3は、図1のゲート部の形成方法
を示す工程断面図である。図2、図3は図1の領域Aの
部分のみを示している。まず、図2(a)に示すよう
に、シリコン基板1上にSiO2 膜2をプラズマCVD
法により形成する。次いで同図(a)に示すように、S
iO2 膜2上にポリシリコン膜3を形成した後、このポ
リシリコン膜3上にW膜4、シリコン窒化膜5をプラズ
マCVD法により順次形成する。
を示す工程断面図である。図2、図3は図1の領域Aの
部分のみを示している。まず、図2(a)に示すよう
に、シリコン基板1上にSiO2 膜2をプラズマCVD
法により形成する。次いで同図(a)に示すように、S
iO2 膜2上にポリシリコン膜3を形成した後、このポ
リシリコン膜3上にW膜4、シリコン窒化膜5をプラズ
マCVD法により順次形成する。
【0022】次に図2(b)に示すように、シリコン窒
化膜5上にレジストパターン6を形成した後、このレジ
ストパターン6をマスクにしてCF4 ガスを用いてシリ
コン窒化膜5をプラズマエッチングする。
化膜5上にレジストパターン6を形成した後、このレジ
ストパターン6をマスクにしてCF4 ガスを用いてシリ
コン窒化膜5をプラズマエッチングする。
【0023】次にレジストパターン6を剥離した後、パ
ターニングされたシリコン窒化膜5をマスクにして、そ
の下地であるW膜4をエッチング加工する。このエッチ
ング加工は以下のようにして行なう。
ターニングされたシリコン窒化膜5をマスクにして、そ
の下地であるW膜4をエッチング加工する。このエッチ
ング加工は以下のようにして行なう。
【0024】まず、平行平板RIE装置内に図2(b)
の工程段階のシリコン基板1を設置する(ステップ
1)。次に平行平板RIE装置内にエッチングガスとし
てCF4 ガスを導入してプラズマを発生させ、図2
(c)に示すように、シリコン窒化膜5をマスクにして
W膜4の表面を30nmプラズマエッチング(異方性エ
ッチング)する(ステップ2)。
の工程段階のシリコン基板1を設置する(ステップ
1)。次に平行平板RIE装置内にエッチングガスとし
てCF4 ガスを導入してプラズマを発生させ、図2
(c)に示すように、シリコン窒化膜5をマスクにして
W膜4の表面を30nmプラズマエッチング(異方性エ
ッチング)する(ステップ2)。
【0025】次に平行平板RIE装置内に酸化種として
O2 ガスを導入してプラズマを発生させ、O2 プラズマ
処理を行なう(ステップ3)。この結果、図3(a)に
示すように、W膜4の表面にはW酸化膜7が形成され、
シリコン窒化膜5の表面にはシリコン窒化酸化膜8が形
成される。
O2 ガスを導入してプラズマを発生させ、O2 プラズマ
処理を行なう(ステップ3)。この結果、図3(a)に
示すように、W膜4の表面にはW酸化膜7が形成され、
シリコン窒化膜5の表面にはシリコン窒化酸化膜8が形
成される。
【0026】次にステップ2およびステップ3のプロセ
スを再び行なって、図3(b)に示すように、W膜4を
さらにエッチングする(ステップ4)。以上の処理(ス
テップ2〜ステップ4)を最低10回繰り返することに
より、図3(c)に示すように、厚み300nmのW膜
4を所望通りの形状に容易にエッチング加工できる。す
なわち、W膜4のサイドエッチングを効果的に抑制でき
る。このとき、同図(c)に示すように、W膜4はその
側面にW膜6が形成された状態となる。
スを再び行なって、図3(b)に示すように、W膜4を
さらにエッチングする(ステップ4)。以上の処理(ス
テップ2〜ステップ4)を最低10回繰り返することに
より、図3(c)に示すように、厚み300nmのW膜
4を所望通りの形状に容易にエッチング加工できる。す
なわち、W膜4のサイドエッチングを効果的に抑制でき
る。このとき、同図(c)に示すように、W膜4はその
側面にW膜6が形成された状態となる。
【0027】次に平行平板RIE装置内にエッチングガ
スとしてHBrガスを導入してプラズマを発生させ、同
図(c)に示すように、シリコン窒化膜5をマスクにし
てポリシリコン膜3をプラズマエッチングする。
スとしてHBrガスを導入してプラズマを発生させ、同
図(c)に示すように、シリコン窒化膜5をマスクにし
てポリシリコン膜3をプラズマエッチングする。
【0028】このとき、下地のSiO2 膜2の損傷が最
小限になるように、オーバーエッチングに注意してエッ
チング時間を設定する。最後に、W膜4上のシリコン窒
化酸化膜8が形成されたシリコン窒化膜5を剥離して図
1に示したゲート部が完成する。
小限になるように、オーバーエッチングに注意してエッ
チング時間を設定する。最後に、W膜4上のシリコン窒
化酸化膜8が形成されたシリコン窒化膜5を剥離して図
1に示したゲート部が完成する。
【0029】本実施形態の特徴は、W膜4を一度にエッ
チング加工するのではなく、W膜4のエッチングとW酸
化膜7の形成とを交互に繰り返しながら、段階的にW膜
をエッチング加工することにある。
チング加工するのではなく、W膜4のエッチングとW酸
化膜7の形成とを交互に繰り返しながら、段階的にW膜
をエッチング加工することにある。
【0030】W膜4の酸化物は蒸気圧が比較的高いが、
本実施形態のようにO2 ラジカル処理によりW膜4の表
面を酸化すれば、蒸気圧が低くかつFラジカルとの反応
が低いW膜酸化膜7が形成される。
本実施形態のようにO2 ラジカル処理によりW膜4の表
面を酸化すれば、蒸気圧が低くかつFラジカルとの反応
が低いW膜酸化膜7が形成される。
【0031】このようなW酸化膜7はエッチング保護膜
として機能するので、W膜4をCF4 ガスでプラズマエ
ッチングする際に、ガス中のFラジカルによるW膜4の
サイドエッチングは起こり難くなる。すなわち、W膜4
のエッチング形状の制御性が高くなる。
として機能するので、W膜4をCF4 ガスでプラズマエ
ッチングする際に、ガス中のFラジカルによるW膜4の
サイドエッチングは起こり難くなる。すなわち、W膜4
のエッチング形状の制御性が高くなる。
【0032】これにより、W膜4の断面積の低減を抑制
でき、ゲート抵抗の上昇を効果的に防止できる。したが
って、本実施形態によれば、ポリメタルゲート電極の利
点を十分に発揮した高速応答特性の微細なMOSトラン
ジスタを実現できるようになる。
でき、ゲート抵抗の上昇を効果的に防止できる。したが
って、本実施形態によれば、ポリメタルゲート電極の利
点を十分に発揮した高速応答特性の微細なMOSトラン
ジスタを実現できるようになる。
【0033】また、本実施形態の方法では、W膜4を加
工するためにCF4 ガスを用いているので、塩素を主成
分とするガスを用いた場合に生じるエッチングの面内均
一性の問題は原理的に生じない。したがって、歩留まり
の向上を図ることができる。
工するためにCF4 ガスを用いているので、塩素を主成
分とするガスを用いた場合に生じるエッチングの面内均
一性の問題は原理的に生じない。したがって、歩留まり
の向上を図ることができる。
【0034】図4は、三つの異なる酸化条件でW膜をF
+ イオンによりエッチングした場合の各酸化条件におけ
るW膜のエッチング率を示す図である。F+ イオンの加
速電圧400keVである。
+ イオンによりエッチングした場合の各酸化条件におけ
るW膜のエッチング率を示す図である。F+ イオンの加
速電圧400keVである。
【0035】酸化条件としては、W膜の表面に酸化膜が
形成されない条件、W膜の表面にWOF4 が形成される
条件、W膜の表面にWO3 が形成される条件の三つが選
ばれており、各酸化条件はF+ イオンによるエッチング
中におけるW膜表面への酸素供給量を制御することによ
り実現される。
形成されない条件、W膜の表面にWOF4 が形成される
条件、W膜の表面にWO3 が形成される条件の三つが選
ばれており、各酸化条件はF+ イオンによるエッチング
中におけるW膜表面への酸素供給量を制御することによ
り実現される。
【0036】図4に示すように、表面にWOF4 が形成
されるようにエッチング時に酸素をW膜の表面に供給し
た場合にはエッチング率が高くなるが、表面にWO3 が
形成されるようにエッチング時に酸素をW膜の表面に供
給した場合にはエッチング率は十分に低くなることが分
かる。これは蒸気圧の低いWO3 がW膜の側壁のエッチ
ング抑制に有効な役割を果たしていることを示してい
る。
されるようにエッチング時に酸素をW膜の表面に供給し
た場合にはエッチング率が高くなるが、表面にWO3 が
形成されるようにエッチング時に酸素をW膜の表面に供
給した場合にはエッチング率は十分に低くなることが分
かる。これは蒸気圧の低いWO3 がW膜の側壁のエッチ
ング抑制に有効な役割を果たしていることを示してい
る。
【0037】図5は、W膜の酸化時間とW膜の断面積と
の関係を示す特性図である。ここで、横軸にはW膜のエ
ッチングにおいて、F系ガスでのプラズマエッチングと
酸素ラジカル処理(酸素流量5SCCM、投入電力10
0V)とを繰り返し行なう際の1サイクルの酸素ラジカ
ル処理の時間をとっている。縦軸には加工後のW膜の断
面積をとっている。横軸が0のときの値が、酸素ラジカ
ル処理を行なわないときのW膜の断面積である。
の関係を示す特性図である。ここで、横軸にはW膜のエ
ッチングにおいて、F系ガスでのプラズマエッチングと
酸素ラジカル処理(酸素流量5SCCM、投入電力10
0V)とを繰り返し行なう際の1サイクルの酸素ラジカ
ル処理の時間をとっている。縦軸には加工後のW膜の断
面積をとっている。横軸が0のときの値が、酸素ラジカ
ル処理を行なわないときのW膜の断面積である。
【0038】図5から、酸素ラジカル処理を行なう時間
が長くなると、W膜の側壁にWO3膜が形成される効果
により、エッチング後のW膜の断面積が増加することが
分かる。
が長くなると、W膜の側壁にWO3膜が形成される効果
により、エッチング後のW膜の断面積が増加することが
分かる。
【0039】また、酸素ラジカル処理を行なう時間が短
い場合、W膜をF系ガスでプラズマエッチングすると酸
化によりWOF4 が形成されるが、酸化されるのはW膜
の表面近傍のみなのでエッチング後のW膜の断面積には
ほとんど影響がない。
い場合、W膜をF系ガスでプラズマエッチングすると酸
化によりWOF4 が形成されるが、酸化されるのはW膜
の表面近傍のみなのでエッチング後のW膜の断面積には
ほとんど影響がない。
【0040】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、上記実施形態ではゲート電
極を構成するW系膜としてW膜を用いたが、その代わり
にタングステンシリサイド(Wx Siy )膜等の他のW
を含む膜を用いても良い。
れるものではない。例えば、上記実施形態ではゲート電
極を構成するW系膜としてW膜を用いたが、その代わり
にタングステンシリサイド(Wx Siy )膜等の他のW
を含む膜を用いても良い。
【0041】また、上記実施形態では、SiO2 膜2、
ポリシリコン膜3、W膜4の形成にプラズマCVD法を
用いたが、その代わりにスパッタリング等の他の成膜法
を用いても良い。
ポリシリコン膜3、W膜4の形成にプラズマCVD法を
用いたが、その代わりにスパッタリング等の他の成膜法
を用いても良い。
【0042】また、上記実施形態では、W膜4のエッチ
ングを平行平板RIE装置を用いて行なったが、その代
わりにECRエッチング装置、マイクロ波エッチング装
置等の他のエッチング装置を用いても良い。
ングを平行平板RIE装置を用いて行なったが、その代
わりにECRエッチング装置、マイクロ波エッチング装
置等の他のエッチング装置を用いても良い。
【0043】また、上記実施形態では、W膜4のエッチ
ングガスとしてCF4 ガスを用いたが、その代わりにC
HF3 ,C2 F4 等の他のF原子を含む物質のガスを用
いても良い。
ングガスとしてCF4 ガスを用いたが、その代わりにC
HF3 ,C2 F4 等の他のF原子を含む物質のガスを用
いても良い。
【0044】また、上記実施形態では、W膜4のエッチ
ングガスとしてF系のガスを用いたが、それに水素、酸
素、窒素等のガスを混合したものを用いても良い。ま
た、上記実施形態では、ポリシリコン膜3のエッチング
ガスにHBrガスを用いたが、他のエッチング可能なガ
スでもかまわない。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
ングガスとしてF系のガスを用いたが、それに水素、酸
素、窒素等のガスを混合したものを用いても良い。ま
た、上記実施形態では、ポリシリコン膜3のエッチング
ガスにHBrガスを用いたが、他のエッチング可能なガ
スでもかまわない。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
【0045】
【発明の効果】以上詳述したように本発明によれば、弗
素を主成分とするガスを用いたプラズマエッチング工程
と酸素ラジカル処理工程を交互に繰り返して、Wを含む
導電膜を加工することにより、エッチングの面内均一性
を良好に保つことができ、かつ所望通りエッチング形状
が容易に得られる半導体装置の製造方法を提供できるよ
うになる。
素を主成分とするガスを用いたプラズマエッチング工程
と酸素ラジカル処理工程を交互に繰り返して、Wを含む
導電膜を加工することにより、エッチングの面内均一性
を良好に保つことができ、かつ所望通りエッチング形状
が容易に得られる半導体装置の製造方法を提供できるよ
うになる。
【図1】本発明の一実施形態に係るゲート部を示す断面
図
図
【図2】図1のゲート部の前半の形成方法を示す工程断
面図
面図
【図3】図1のゲート部の後半の形成方法を示す工程断
面図
面図
【図4】三つの異なる酸化条件でW膜をF+ イオンによ
りエッチングした場合の各酸化条件におけるW膜のエッ
チング率を示す図
りエッチングした場合の各酸化条件におけるW膜のエッ
チング率を示す図
【図5】W膜の酸化時間とW膜の断面積との関係を示す
特性図
特性図
【図6】従来のゲート部の形成方法の問題点を説明する
ための断面図
ための断面図
1…シリコン基板 2…SiO2 膜 3…ポリシリコン膜 4…W膜 5…シリコン窒化膜 6…レジストパターン 7…W酸化膜 8…シリコン酸化窒化膜
Claims (1)
- 【請求項1】タングステンを含む導電膜を加工する際
に、エッチングガスとして弗素を主成分とするガスを用
いて前記導電膜をプラズマエッチングするエッチング工
程と、前記導電膜の表面を酸素ラジカルにより処理する
酸素ラジカル処理工程とを交互に繰り返すことを特徴と
する半導体装置の製造方法、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5598096A JPH09246245A (ja) | 1996-03-13 | 1996-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5598096A JPH09246245A (ja) | 1996-03-13 | 1996-03-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09246245A true JPH09246245A (ja) | 1997-09-19 |
Family
ID=13014234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5598096A Pending JPH09246245A (ja) | 1996-03-13 | 1996-03-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09246245A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100792A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法 |
JP2011187557A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体装置の製造方法 |
WO2013114882A1 (ja) * | 2012-02-01 | 2013-08-08 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
JP2014192245A (ja) * | 2013-03-26 | 2014-10-06 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
-
1996
- 1996-03-13 JP JP5598096A patent/JPH09246245A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100792A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法 |
JP2011187557A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体装置の製造方法 |
WO2013114882A1 (ja) * | 2012-02-01 | 2013-08-08 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
KR20140119030A (ko) * | 2012-02-01 | 2014-10-08 | 도쿄엘렉트론가부시키가이샤 | 플라스마 에칭 방법 및 플라스마 에칭 장치 |
JPWO2013114882A1 (ja) * | 2012-02-01 | 2015-05-11 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
TWI556306B (zh) * | 2012-02-01 | 2016-11-01 | Tokyo Electron Ltd | Plasma etching method and plasma etching device |
JP2014192245A (ja) * | 2013-03-26 | 2014-10-06 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
KR20140117282A (ko) * | 2013-03-26 | 2014-10-07 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 플라즈마 처리 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5994232A (en) | Etching method for use in fabrication semiconductor device | |
JPH0621018A (ja) | ドライエッチング方法 | |
US20040009634A1 (en) | Method for fabricating a gate structure | |
JP2903884B2 (ja) | 半導体装置の製法 | |
KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
JP3318801B2 (ja) | ドライエッチング方法 | |
JPH11186229A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JPH09246245A (ja) | 半導体装置の製造方法 | |
JP2907314B2 (ja) | 半導体装置の製造方法 | |
KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
JP3371180B2 (ja) | 配線形成方法 | |
JP3371179B2 (ja) | 配線形成方法 | |
JP3696655B2 (ja) | 配線形成方法 | |
JPH06283477A (ja) | 半導体装置の製造方法 | |
JP4641573B2 (ja) | ドライエッチング方法 | |
KR0147599B1 (ko) | 이방성 식각 방법 | |
JPH11135481A (ja) | エッチング方法 | |
JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
US20020132478A1 (en) | Method for selectively etching silicon and/or metal silicides | |
JP2725695B2 (ja) | 半導体装置の製造方法 | |
JP2001332510A (ja) | 半導体装置およびその製造方法 | |
JP2762972B2 (ja) | 半導体装置の製造方法 | |
JP3780657B2 (ja) | エッチング方法 | |
JP2001351899A (ja) | 半導体装置の製造方法 |