JPH09246245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09246245A JPH09246245A JP5598096A JP5598096A JPH09246245A JP H09246245 A JPH09246245 A JP H09246245A JP 5598096 A JP5598096 A JP 5598096A JP 5598096 A JP5598096 A JP 5598096A JP H09246245 A JPH09246245 A JP H09246245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- tungsten
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ポリメタルゲート電極のサイドエッチングを防
止すること。 【解決手段】ＣＦ4 ガスによるプラズマエッチングと酸
素ラジカル処理を交互に繰り返してＷ膜４を加工する。
止すること。 【解決手段】ＣＦ4 ガスによるプラズマエッチングと酸
素ラジカル処理を交互に繰り返してＷ膜４を加工する。
Description
【０００１】
【発明の属する技術分野】本発明は、タングステンを含
む導電膜の加工方法に特徴がある半導体装置の製造方法
に関する。
む導電膜の加工方法に特徴がある半導体装置の製造方法
に関する。
【０００２】
【従来の技術】近年、半導体装置の信号処理量の増大に
伴い半導体素子の高速応答性に対する要求が高まってい
る。この要求を答えるために、例えば、ＣＭＯＳ等の半
導体素子においては、シリコン基板上に形成されたＳｉ
Ｏ2 膜（ゲート絶縁膜）、ポリシリコン膜および金属膜
（ポリメタルゲート電極）からなるゲート部の該金属膜
の材料として、低抵抗金属であるＷ系材料を用いること
が提案されている。
伴い半導体素子の高速応答性に対する要求が高まってい
る。この要求を答えるために、例えば、ＣＭＯＳ等の半
導体素子においては、シリコン基板上に形成されたＳｉ
Ｏ2 膜（ゲート絶縁膜）、ポリシリコン膜および金属膜
（ポリメタルゲート電極）からなるゲート部の該金属膜
の材料として、低抵抗金属であるＷ系材料を用いること
が提案されている。
【０００３】この種のＷ系材料を用いたゲート部は、現
在サブミクロン幅での加工精度が要求されており、その
加工にはドライエッチング法が用いられている。このＷ
系材料を用いたゲート部の形成方法を以下に説明する。
在サブミクロン幅での加工精度が要求されており、その
加工にはドライエッチング法が用いられている。このＷ
系材料を用いたゲート部の形成方法を以下に説明する。
【０００４】まず、ＳｉＯ2 膜、ポリシリコン膜および
Ｗ膜からなる積層膜を形成する。次にＷ膜上にシリコン
窒化膜に形成した後、このシリコン窒化膜をパターニン
グしてマスクパターンを形成する。
Ｗ膜からなる積層膜を形成する。次にＷ膜上にシリコン
窒化膜に形成した後、このシリコン窒化膜をパターニン
グしてマスクパターンを形成する。
【０００５】次に上記マスクパターンをマスクにし、エ
ッチングガスとしてＣＣｌ4 等のＣｌ系ガスまたはＣＦ
4 等のＦ系ガスを用いて上記Ｗ膜をプラズマエッチング
（異方性エッチング）する。Ｃｌ系ガスまたはＦ系ガス
を用いるのは、ＷとＦまたはＣｌとの反応生成物に、Ｗ
Ｆ6 （Ｂ．Ｐ．＝１７．５℃）またはＷＣｌ5 （Ｂ．
Ｐ．＝２７６℃）のように比較的蒸気圧の低いものが存
在するからである。
ッチングガスとしてＣＣｌ4 等のＣｌ系ガスまたはＣＦ
4 等のＦ系ガスを用いて上記Ｗ膜をプラズマエッチング
（異方性エッチング）する。Ｃｌ系ガスまたはＦ系ガス
を用いるのは、ＷとＦまたはＣｌとの反応生成物に、Ｗ
Ｆ6 （Ｂ．Ｐ．＝１７．５℃）またはＷＣｌ5 （Ｂ．
Ｐ．＝２７６℃）のように比較的蒸気圧の低いものが存
在するからである。
【０００６】次に上記ポリシリコン膜をＨＢｒやＣＦ4
等のエッチングガスを用いてプラズマエッチングして、
ポリシリコン膜およびＷ膜からなるポリメタルゲート電
極を形成する。このとき、上記ＳｉＯ2 膜にオーバーエ
ッチングによるダメージが生じないようにする。
等のエッチングガスを用いてプラズマエッチングして、
ポリシリコン膜およびＷ膜からなるポリメタルゲート電
極を形成する。このとき、上記ＳｉＯ2 膜にオーバーエ
ッチングによるダメージが生じないようにする。
【０００７】しかしながら、この種のＷ系材料を用いた
ゲート部の形成方法においては、次のような問題があっ
た。すなわち、エッチングガスとしてＣｌ系ガスを用い
てＷ膜をエッチング加工する場合、ＷとＣｌ系との反応
生成物の蒸気圧がＷとＦ系ガスとの反応生成物のそれよ
りも低いため、ウェハ面積が大きくなると反応生成物が
堆積される領域が生じ、これにより、エッチングの面内
均一性が劣化するという問題があった。
ゲート部の形成方法においては、次のような問題があっ
た。すなわち、エッチングガスとしてＣｌ系ガスを用い
てＷ膜をエッチング加工する場合、ＷとＣｌ系との反応
生成物の蒸気圧がＷとＦ系ガスとの反応生成物のそれよ
りも低いため、ウェハ面積が大きくなると反応生成物が
堆積される領域が生じ、これにより、エッチングの面内
均一性が劣化するという問題があった。
【０００８】一方、エッチングガスとしてＦ系ガスを用
いてＷ膜をエッチング加工する場合、プラズマ中のＦラ
ジカルによりＷ膜がサイドエッチングされ、図６に示す
ように、Ｗ膜８４の断面積は小さくなる。これにより、
ゲート抵抗が高くなり、ポリメタルゲート電極の利点が
生かされなくなるという問題があった。なお、図中、８
１はシリコン基板、８２はゲート絶縁膜を示している。
また、現状のＦ系ガスを用いたエッチングプロセスの加
工精度では、素子の微細化や歩留まりに限界があった。
いてＷ膜をエッチング加工する場合、プラズマ中のＦラ
ジカルによりＷ膜がサイドエッチングされ、図６に示す
ように、Ｗ膜８４の断面積は小さくなる。これにより、
ゲート抵抗が高くなり、ポリメタルゲート電極の利点が
生かされなくなるという問題があった。なお、図中、８
１はシリコン基板、８２はゲート絶縁膜を示している。
また、現状のＦ系ガスを用いたエッチングプロセスの加
工精度では、素子の微細化や歩留まりに限界があった。
【０００９】
【発明が解決しようとする課題】上述の如く、ＳｉＯ2
膜、ポリシリコン膜およびＷ系導電膜からなるゲート部
を形成する際に、エッチングガスとしてＣｌ系ガスやＦ
系ガスを用いてＷ系導電膜の加工を行なっていた。
膜、ポリシリコン膜およびＷ系導電膜からなるゲート部
を形成する際に、エッチングガスとしてＣｌ系ガスやＦ
系ガスを用いてＷ系導電膜の加工を行なっていた。
【００１０】しかしながら、Ｃｌ系ガスを用いた場合に
はエッチングの面内均一性が劣化するという問題が生
じ、一方、Ｆ系ガスを用いた場合にはＷ膜がサイドエッ
チングされ、Ｗ膜の断面積が小さくなり、ゲート抵抗が
高くなるという問題があった。
はエッチングの面内均一性が劣化するという問題が生
じ、一方、Ｆ系ガスを用いた場合にはＷ膜がサイドエッ
チングされ、Ｗ膜の断面積が小さくなり、ゲート抵抗が
高くなるという問題があった。
【００１１】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、Ｗを含む導電膜をエッ
チング加工する際に、エッチングの面内均一性を良好に
保つことができ、かつ所望通りのエッチング形状が容易
に得られる半導体装置の製造方法を提供することにあ
る。
ので、その目的とするところは、Ｗを含む導電膜をエッ
チング加工する際に、エッチングの面内均一性を良好に
保つことができ、かつ所望通りのエッチング形状が容易
に得られる半導体装置の製造方法を提供することにあ
る。
【００１２】
［概要］上記目的を達成するために、本発明に係る半導
体装置の製造方法（請求項１）は、タングステンを含む
導電膜を加工する際に、エッチングガスとして弗素を主
成分とするガスを用いて前記導電膜をプラズマエッチン
グするエッチング工程と、前記導電膜の表面を酸素ラジ
カルにより処理する酸素ラジカル処理工程とを交互に繰
り返すことを特徴とする。
体装置の製造方法（請求項１）は、タングステンを含む
導電膜を加工する際に、エッチングガスとして弗素を主
成分とするガスを用いて前記導電膜をプラズマエッチン
グするエッチング工程と、前記導電膜の表面を酸素ラジ
カルにより処理する酸素ラジカル処理工程とを交互に繰
り返すことを特徴とする。
【００１３】ここで、前記酸素ラジカル処理工程におい
て、前記導電膜の表面のタングステン原子に対する該タ
ングステンに結合する酸素原子の数の比が１以上となる
ことが好ましい。これは例えば酸素の流量や処理時間を
制御することにより容易に実現できる。
て、前記導電膜の表面のタングステン原子に対する該タ
ングステンに結合する酸素原子の数の比が１以上となる
ことが好ましい。これは例えば酸素の流量や処理時間を
制御することにより容易に実現できる。
【００１４】［作用］本発明（請求項１、請求項２）で
は、タングステンを含む導電膜を加工するために、エッ
チングガスとして弗素を主成分とするガスを用いている
ので、塩素を主成分とするガスを用いた場合に生じるエ
ッチングの面内均一性の問題は原理的に生じない。
は、タングステンを含む導電膜を加工するために、エッ
チングガスとして弗素を主成分とするガスを用いている
ので、塩素を主成分とするガスを用いた場合に生じるエ
ッチングの面内均一性の問題は原理的に生じない。
【００１５】さらに、本発明では、導電膜を一度にエッ
チング加工するのではなく、エッチング工程と酸素ラジ
カル処理工程とを交互に繰り返し、導電膜を段階的にエ
ッチング加工するようにしている。
チング加工するのではなく、エッチング工程と酸素ラジ
カル処理工程とを交互に繰り返し、導電膜を段階的にエ
ッチング加工するようにしている。
【００１６】このとき、上記酸素ラジカル処理工程で
は、導電膜の表面にタングステン酸化膜が形成される。
導電膜の表面に供給する酸素を制御することにより、Ｗ
Ｏ3 膜（Ｂ．Ｐ．＝１８８℃）のように蒸気圧が低く、
かつ弗素ラジカルとの反応の低いタングステン酸化膜を
容易に形成できる。
は、導電膜の表面にタングステン酸化膜が形成される。
導電膜の表面に供給する酸素を制御することにより、Ｗ
Ｏ3 膜（Ｂ．Ｐ．＝１８８℃）のように蒸気圧が低く、
かつ弗素ラジカルとの反応の低いタングステン酸化膜を
容易に形成できる。
【００１７】この種のタングステン酸化膜はエッチング
保護膜として機能するので、次のエッチング工程でエッ
チングガスの供給が多い面の導電膜はエッチングされる
が、それ以外の面の導電膜は上記タングステン酸化膜に
より保護されるのでエッチングされず、エッチングガス
の供給が多い面の導電膜導を選択的にエッチングできる
ようになる。
保護膜として機能するので、次のエッチング工程でエッ
チングガスの供給が多い面の導電膜はエッチングされる
が、それ以外の面の導電膜は上記タングステン酸化膜に
より保護されるのでエッチングされず、エッチングガス
の供給が多い面の導電膜導を選択的にエッチングできる
ようになる。
【００１８】したがって、本発明によれば、Ｗを含む導
電膜をエッチング加工する際に、エッチングの面内均一
性を良好に保つことができ、かつ所望通りのエッチング
形状が容易に得られる半導体装置の製造方法を提供でき
るようになる。
電膜をエッチング加工する際に、エッチングの面内均一
性を良好に保つことができ、かつ所望通りのエッチング
形状が容易に得られる半導体装置の製造方法を提供でき
るようになる。
【００１９】また、本発明の好ましい形態（酸素条件）
を満たせば、ＷＯ3 膜のように蒸気圧が低く、弗素ラジ
カルとの反応の低いタングステン酸化膜を確実に形成で
きるようになる。
を満たせば、ＷＯ3 膜のように蒸気圧が低く、弗素ラジ
カルとの反応の低いタングステン酸化膜を確実に形成で
きるようになる。
【００２０】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（実施形態）を説明する。図１は、本発明
の一実施形態に係るゲート部を示す断面図である。図
中、１はシリコン基板を示しており、このシリコン基板
１上にはゲート絶縁膜としての厚さ１０ｎｍのＳｉＯ2
膜２が形成されている。このＳｉＯ2 膜２上にはポリメ
タルゲート電極としての厚さ３００ｎｍのポリシリコン
膜３、厚さ３００ｎｍのＷ膜４が順次積層されている。
これらＳｉＯ2 膜２、ポリシリコン膜３、Ｗ膜４により
ゲート部が所定のラインアンドスペースで形成されてい
る。また、Ｗ膜４の側壁にはＷ酸化膜７が形成されてい
る。
の実施の形態（実施形態）を説明する。図１は、本発明
の一実施形態に係るゲート部を示す断面図である。図
中、１はシリコン基板を示しており、このシリコン基板
１上にはゲート絶縁膜としての厚さ１０ｎｍのＳｉＯ2
膜２が形成されている。このＳｉＯ2 膜２上にはポリメ
タルゲート電極としての厚さ３００ｎｍのポリシリコン
膜３、厚さ３００ｎｍのＷ膜４が順次積層されている。
これらＳｉＯ2 膜２、ポリシリコン膜３、Ｗ膜４により
ゲート部が所定のラインアンドスペースで形成されてい
る。また、Ｗ膜４の側壁にはＷ酸化膜７が形成されてい
る。
【００２１】図２、図３は、図１のゲート部の形成方法
を示す工程断面図である。図２、図３は図１の領域Ａの
部分のみを示している。まず、図２（ａ）に示すよう
に、シリコン基板１上にＳｉＯ2 膜２をプラズマＣＶＤ
法により形成する。次いで同図（ａ）に示すように、Ｓ
ｉＯ2 膜２上にポリシリコン膜３を形成した後、このポ
リシリコン膜３上にＷ膜４、シリコン窒化膜５をプラズ
マＣＶＤ法により順次形成する。
を示す工程断面図である。図２、図３は図１の領域Ａの
部分のみを示している。まず、図２（ａ）に示すよう
に、シリコン基板１上にＳｉＯ2 膜２をプラズマＣＶＤ
法により形成する。次いで同図（ａ）に示すように、Ｓ
ｉＯ2 膜２上にポリシリコン膜３を形成した後、このポ
リシリコン膜３上にＷ膜４、シリコン窒化膜５をプラズ
マＣＶＤ法により順次形成する。
【００２２】次に図２（ｂ）に示すように、シリコン窒
化膜５上にレジストパターン６を形成した後、このレジ
ストパターン６をマスクにしてＣＦ4 ガスを用いてシリ
コン窒化膜５をプラズマエッチングする。
化膜５上にレジストパターン６を形成した後、このレジ
ストパターン６をマスクにしてＣＦ4 ガスを用いてシリ
コン窒化膜５をプラズマエッチングする。
【００２３】次にレジストパターン６を剥離した後、パ
ターニングされたシリコン窒化膜５をマスクにして、そ
の下地であるＷ膜４をエッチング加工する。このエッチ
ング加工は以下のようにして行なう。
ターニングされたシリコン窒化膜５をマスクにして、そ
の下地であるＷ膜４をエッチング加工する。このエッチ
ング加工は以下のようにして行なう。
【００２４】まず、平行平板ＲＩＥ装置内に図２（ｂ）
の工程段階のシリコン基板１を設置する（ステップ
１）。次に平行平板ＲＩＥ装置内にエッチングガスとし
てＣＦ4 ガスを導入してプラズマを発生させ、図２
（ｃ）に示すように、シリコン窒化膜５をマスクにして
Ｗ膜４の表面を３０ｎｍプラズマエッチング（異方性エ
ッチング）する（ステップ２）。
の工程段階のシリコン基板１を設置する（ステップ
１）。次に平行平板ＲＩＥ装置内にエッチングガスとし
てＣＦ4 ガスを導入してプラズマを発生させ、図２
（ｃ）に示すように、シリコン窒化膜５をマスクにして
Ｗ膜４の表面を３０ｎｍプラズマエッチング（異方性エ
ッチング）する（ステップ２）。
【００２５】次に平行平板ＲＩＥ装置内に酸化種として
Ｏ2 ガスを導入してプラズマを発生させ、Ｏ2 プラズマ
処理を行なう（ステップ３）。この結果、図３（ａ）に
示すように、Ｗ膜４の表面にはＷ酸化膜７が形成され、
シリコン窒化膜５の表面にはシリコン窒化酸化膜８が形
成される。
Ｏ2 ガスを導入してプラズマを発生させ、Ｏ2 プラズマ
処理を行なう（ステップ３）。この結果、図３（ａ）に
示すように、Ｗ膜４の表面にはＷ酸化膜７が形成され、
シリコン窒化膜５の表面にはシリコン窒化酸化膜８が形
成される。
【００２６】次にステップ２およびステップ３のプロセ
スを再び行なって、図３（ｂ）に示すように、Ｗ膜４を
さらにエッチングする（ステップ４）。以上の処理（ス
テップ２〜ステップ４）を最低１０回繰り返することに
より、図３（ｃ）に示すように、厚み３００ｎｍのＷ膜
４を所望通りの形状に容易にエッチング加工できる。す
なわち、Ｗ膜４のサイドエッチングを効果的に抑制でき
る。このとき、同図（ｃ）に示すように、Ｗ膜４はその
側面にＷ膜６が形成された状態となる。
スを再び行なって、図３（ｂ）に示すように、Ｗ膜４を
さらにエッチングする（ステップ４）。以上の処理（ス
テップ２〜ステップ４）を最低１０回繰り返することに
より、図３（ｃ）に示すように、厚み３００ｎｍのＷ膜
４を所望通りの形状に容易にエッチング加工できる。す
なわち、Ｗ膜４のサイドエッチングを効果的に抑制でき
る。このとき、同図（ｃ）に示すように、Ｗ膜４はその
側面にＷ膜６が形成された状態となる。
【００２７】次に平行平板ＲＩＥ装置内にエッチングガ
スとしてＨＢｒガスを導入してプラズマを発生させ、同
図（ｃ）に示すように、シリコン窒化膜５をマスクにし
てポリシリコン膜３をプラズマエッチングする。
スとしてＨＢｒガスを導入してプラズマを発生させ、同
図（ｃ）に示すように、シリコン窒化膜５をマスクにし
てポリシリコン膜３をプラズマエッチングする。
【００２８】このとき、下地のＳｉＯ2 膜２の損傷が最
小限になるように、オーバーエッチングに注意してエッ
チング時間を設定する。最後に、Ｗ膜４上のシリコン窒
化酸化膜８が形成されたシリコン窒化膜５を剥離して図
１に示したゲート部が完成する。
小限になるように、オーバーエッチングに注意してエッ
チング時間を設定する。最後に、Ｗ膜４上のシリコン窒
化酸化膜８が形成されたシリコン窒化膜５を剥離して図
１に示したゲート部が完成する。
【００２９】本実施形態の特徴は、Ｗ膜４を一度にエッ
チング加工するのではなく、Ｗ膜４のエッチングとＷ酸
化膜７の形成とを交互に繰り返しながら、段階的にＷ膜
をエッチング加工することにある。
チング加工するのではなく、Ｗ膜４のエッチングとＷ酸
化膜７の形成とを交互に繰り返しながら、段階的にＷ膜
をエッチング加工することにある。
【００３０】Ｗ膜４の酸化物は蒸気圧が比較的高いが、
本実施形態のようにＯ2 ラジカル処理によりＷ膜４の表
面を酸化すれば、蒸気圧が低くかつＦラジカルとの反応
が低いＷ膜酸化膜７が形成される。
本実施形態のようにＯ2 ラジカル処理によりＷ膜４の表
面を酸化すれば、蒸気圧が低くかつＦラジカルとの反応
が低いＷ膜酸化膜７が形成される。
【００３１】このようなＷ酸化膜７はエッチング保護膜
として機能するので、Ｗ膜４をＣＦ4 ガスでプラズマエ
ッチングする際に、ガス中のＦラジカルによるＷ膜４の
サイドエッチングは起こり難くなる。すなわち、Ｗ膜４
のエッチング形状の制御性が高くなる。
として機能するので、Ｗ膜４をＣＦ4 ガスでプラズマエ
ッチングする際に、ガス中のＦラジカルによるＷ膜４の
サイドエッチングは起こり難くなる。すなわち、Ｗ膜４
のエッチング形状の制御性が高くなる。
【００３２】これにより、Ｗ膜４の断面積の低減を抑制
でき、ゲート抵抗の上昇を効果的に防止できる。したが
って、本実施形態によれば、ポリメタルゲート電極の利
点を十分に発揮した高速応答特性の微細なＭＯＳトラン
ジスタを実現できるようになる。
でき、ゲート抵抗の上昇を効果的に防止できる。したが
って、本実施形態によれば、ポリメタルゲート電極の利
点を十分に発揮した高速応答特性の微細なＭＯＳトラン
ジスタを実現できるようになる。
【００３３】また、本実施形態の方法では、Ｗ膜４を加
工するためにＣＦ4 ガスを用いているので、塩素を主成
分とするガスを用いた場合に生じるエッチングの面内均
一性の問題は原理的に生じない。したがって、歩留まり
の向上を図ることができる。
工するためにＣＦ4 ガスを用いているので、塩素を主成
分とするガスを用いた場合に生じるエッチングの面内均
一性の問題は原理的に生じない。したがって、歩留まり
の向上を図ることができる。
【００３４】図４は、三つの異なる酸化条件でＷ膜をＦ
+ イオンによりエッチングした場合の各酸化条件におけ
るＷ膜のエッチング率を示す図である。Ｆ+ イオンの加
速電圧４００ｋｅＶである。
+ イオンによりエッチングした場合の各酸化条件におけ
るＷ膜のエッチング率を示す図である。Ｆ+ イオンの加
速電圧４００ｋｅＶである。
【００３５】酸化条件としては、Ｗ膜の表面に酸化膜が
形成されない条件、Ｗ膜の表面にＷＯＦ4 が形成される
条件、Ｗ膜の表面にＷＯ3 が形成される条件の三つが選
ばれており、各酸化条件はＦ+ イオンによるエッチング
中におけるＷ膜表面への酸素供給量を制御することによ
り実現される。
形成されない条件、Ｗ膜の表面にＷＯＦ4 が形成される
条件、Ｗ膜の表面にＷＯ3 が形成される条件の三つが選
ばれており、各酸化条件はＦ+ イオンによるエッチング
中におけるＷ膜表面への酸素供給量を制御することによ
り実現される。
【００３６】図４に示すように、表面にＷＯＦ4 が形成
されるようにエッチング時に酸素をＷ膜の表面に供給し
た場合にはエッチング率が高くなるが、表面にＷＯ3 が
形成されるようにエッチング時に酸素をＷ膜の表面に供
給した場合にはエッチング率は十分に低くなることが分
かる。これは蒸気圧の低いＷＯ3 がＷ膜の側壁のエッチ
ング抑制に有効な役割を果たしていることを示してい
る。
されるようにエッチング時に酸素をＷ膜の表面に供給し
た場合にはエッチング率が高くなるが、表面にＷＯ3 が
形成されるようにエッチング時に酸素をＷ膜の表面に供
給した場合にはエッチング率は十分に低くなることが分
かる。これは蒸気圧の低いＷＯ3 がＷ膜の側壁のエッチ
ング抑制に有効な役割を果たしていることを示してい
る。
【００３７】図５は、Ｗ膜の酸化時間とＷ膜の断面積と
の関係を示す特性図である。ここで、横軸にはＷ膜のエ
ッチングにおいて、Ｆ系ガスでのプラズマエッチングと
酸素ラジカル処理（酸素流量５ＳＣＣＭ、投入電力１０
０Ｖ）とを繰り返し行なう際の１サイクルの酸素ラジカ
ル処理の時間をとっている。縦軸には加工後のＷ膜の断
面積をとっている。横軸が０のときの値が、酸素ラジカ
ル処理を行なわないときのＷ膜の断面積である。
の関係を示す特性図である。ここで、横軸にはＷ膜のエ
ッチングにおいて、Ｆ系ガスでのプラズマエッチングと
酸素ラジカル処理（酸素流量５ＳＣＣＭ、投入電力１０
０Ｖ）とを繰り返し行なう際の１サイクルの酸素ラジカ
ル処理の時間をとっている。縦軸には加工後のＷ膜の断
面積をとっている。横軸が０のときの値が、酸素ラジカ
ル処理を行なわないときのＷ膜の断面積である。
【００３８】図５から、酸素ラジカル処理を行なう時間
が長くなると、Ｗ膜の側壁にＷＯ3膜が形成される効果
により、エッチング後のＷ膜の断面積が増加することが
分かる。
が長くなると、Ｗ膜の側壁にＷＯ3膜が形成される効果
により、エッチング後のＷ膜の断面積が増加することが
分かる。
【００３９】また、酸素ラジカル処理を行なう時間が短
い場合、Ｗ膜をＦ系ガスでプラズマエッチングすると酸
化によりＷＯＦ4 が形成されるが、酸化されるのはＷ膜
の表面近傍のみなのでエッチング後のＷ膜の断面積には
ほとんど影響がない。
い場合、Ｗ膜をＦ系ガスでプラズマエッチングすると酸
化によりＷＯＦ4 が形成されるが、酸化されるのはＷ膜
の表面近傍のみなのでエッチング後のＷ膜の断面積には
ほとんど影響がない。
【００４０】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、上記実施形態ではゲート電
極を構成するＷ系膜としてＷ膜を用いたが、その代わり
にタングステンシリサイド（Ｗx Ｓｉy ）膜等の他のＷ
を含む膜を用いても良い。
れるものではない。例えば、上記実施形態ではゲート電
極を構成するＷ系膜としてＷ膜を用いたが、その代わり
にタングステンシリサイド（Ｗx Ｓｉy ）膜等の他のＷ
を含む膜を用いても良い。
【００４１】また、上記実施形態では、ＳｉＯ2 膜２、
ポリシリコン膜３、Ｗ膜４の形成にプラズマＣＶＤ法を
用いたが、その代わりにスパッタリング等の他の成膜法
を用いても良い。
ポリシリコン膜３、Ｗ膜４の形成にプラズマＣＶＤ法を
用いたが、その代わりにスパッタリング等の他の成膜法
を用いても良い。
【００４２】また、上記実施形態では、Ｗ膜４のエッチ
ングを平行平板ＲＩＥ装置を用いて行なったが、その代
わりにＥＣＲエッチング装置、マイクロ波エッチング装
置等の他のエッチング装置を用いても良い。
ングを平行平板ＲＩＥ装置を用いて行なったが、その代
わりにＥＣＲエッチング装置、マイクロ波エッチング装
置等の他のエッチング装置を用いても良い。
【００４３】また、上記実施形態では、Ｗ膜４のエッチ
ングガスとしてＣＦ4 ガスを用いたが、その代わりにＣ
ＨＦ3 ，Ｃ2 Ｆ4 等の他のＦ原子を含む物質のガスを用
いても良い。
ングガスとしてＣＦ4 ガスを用いたが、その代わりにＣ
ＨＦ3 ，Ｃ2 Ｆ4 等の他のＦ原子を含む物質のガスを用
いても良い。
【００４４】また、上記実施形態では、Ｗ膜４のエッチ
ングガスとしてＦ系のガスを用いたが、それに水素、酸
素、窒素等のガスを混合したものを用いても良い。ま
た、上記実施形態では、ポリシリコン膜３のエッチング
ガスにＨＢｒガスを用いたが、他のエッチング可能なガ
スでもかまわない。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
ングガスとしてＦ系のガスを用いたが、それに水素、酸
素、窒素等のガスを混合したものを用いても良い。ま
た、上記実施形態では、ポリシリコン膜３のエッチング
ガスにＨＢｒガスを用いたが、他のエッチング可能なガ
スでもかまわない。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
【００４５】
【発明の効果】以上詳述したように本発明によれば、弗
素を主成分とするガスを用いたプラズマエッチング工程
と酸素ラジカル処理工程を交互に繰り返して、Ｗを含む
導電膜を加工することにより、エッチングの面内均一性
を良好に保つことができ、かつ所望通りエッチング形状
が容易に得られる半導体装置の製造方法を提供できるよ
うになる。
素を主成分とするガスを用いたプラズマエッチング工程
と酸素ラジカル処理工程を交互に繰り返して、Ｗを含む
導電膜を加工することにより、エッチングの面内均一性
を良好に保つことができ、かつ所望通りエッチング形状
が容易に得られる半導体装置の製造方法を提供できるよ
うになる。
【図１】本発明の一実施形態に係るゲート部を示す断面
図
図
【図２】図１のゲート部の前半の形成方法を示す工程断
面図
面図
【図３】図１のゲート部の後半の形成方法を示す工程断
面図
面図
【図４】三つの異なる酸化条件でＷ膜をＦ+ イオンによ
りエッチングした場合の各酸化条件におけるＷ膜のエッ
チング率を示す図
りエッチングした場合の各酸化条件におけるＷ膜のエッ
チング率を示す図
【図５】Ｗ膜の酸化時間とＷ膜の断面積との関係を示す
特性図
特性図
【図６】従来のゲート部の形成方法の問題点を説明する
ための断面図
ための断面図
１…シリコン基板 ２…ＳｉＯ2 膜 ３…ポリシリコン膜 ４…Ｗ膜 ５…シリコン窒化膜 ６…レジストパターン ７…Ｗ酸化膜 ８…シリコン酸化窒化膜
Claims (1)
- 【請求項１】タングステンを含む導電膜を加工する際
に、エッチングガスとして弗素を主成分とするガスを用
いて前記導電膜をプラズマエッチングするエッチング工
程と、前記導電膜の表面を酸素ラジカルにより処理する
酸素ラジカル処理工程とを交互に繰り返すことを特徴と
する半導体装置の製造方法、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5598096A JPH09246245A (ja) | 1996-03-13 | 1996-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5598096A JPH09246245A (ja) | 1996-03-13 | 1996-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246245A true JPH09246245A (ja) | 1997-09-19 |
Family
ID=13014234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5598096A Pending JPH09246245A (ja) | 1996-03-13 | 1996-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000100792A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2011187557A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体装置の製造方法 |
| WO2013114882A1 (ja) * | 2012-02-01 | 2013-08-08 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| JP2014192245A (ja) * | 2013-03-26 | 2014-10-06 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
-
1996
- 1996-03-13 JP JP5598096A patent/JPH09246245A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000100792A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2011187557A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体装置の製造方法 |
| WO2013114882A1 (ja) * | 2012-02-01 | 2013-08-08 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| KR20140119030A (ko) * | 2012-02-01 | 2014-10-08 | 도쿄엘렉트론가부시키가이샤 | 플라스마 에칭 방법 및 플라스마 에칭 장치 |
| JPWO2013114882A1 (ja) * | 2012-02-01 | 2015-05-11 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| TWI556306B (zh) * | 2012-02-01 | 2016-11-01 | Tokyo Electron Ltd | Plasma etching method and plasma etching device |
| JP2014192245A (ja) * | 2013-03-26 | 2014-10-06 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
| KR20140117282A (ko) * | 2013-03-26 | 2014-10-07 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 플라즈마 처리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994232A (en) | Etching method for use in fabrication semiconductor device | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| US20040009634A1 (en) | Method for fabricating a gate structure | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JPH11186229A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH09246245A (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JP3371179B2 (ja) | 配線形成方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| JPH06283477A (ja) | 半導体装置の製造方法 | |
| JP4641573B2 (ja) | ドライエッチング方法 | |
| KR0147599B1 (ko) | 이방성 식각 방법 | |
| JPH11135481A (ja) | エッチング方法 | |
| JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| US20020132478A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JP2762972B2 (ja) | 半導体装置の製造方法 | |
| JP3780657B2 (ja) | エッチング方法 | |
| JP2001351899A (ja) | 半導体装置の製造方法 |