JP2724218B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、基板バイアス発生回路および基板バイアス
レベル制限回路をチップ上に具備した半導体集積回路に
係り、大容量のCMOS構成のDRAM（相補性絶縁ゲート型ダ
イナミック・ランダム・アクセス・メモリ）などに使用
される。

（従来の技術） 半導体集積回路において、基板バイアス発生回路は一
般に広く用いられており、特にDRAMでは、入力アンダー
シュートからメモリセルを保護したり、基板のPN接合の
容量を減少させたりする上で重要な役割を果たしてい
る。この基板バイアス発生回路は、集積回路チップに与
えられる電源電圧を受けて基板バイアス電圧を発生し、
その出力電圧を半導体基板またはウェル領域に印加する
ものである。

この場合、基板バイアス発生回路が発生する基板バイ
アス電圧のレベルを制限する基板バイアスレベル制限回
路を有さない場合には、基板バイアス発生回路の能力に
よって基板バイアス電圧が決まる。

これに対して、基板バイアスレベル制限の容易さと消
費電力の削減を目的として、基板バイアスレベル制限回
路を設ける場合には、基板バイアスレベル制限回路の基
板バイアス電圧制限（設定）レベルによって基板バイア
ス電圧が決まる。

また、基板バイアス電圧の絶対値は、RAMにおけるホ
ットエレクトロンによるメモリセルデータの破壊や、MO
Sトランジスタのバックゲートバイアス特性や、基板のP
N接合のブレークダウン特性や、その他の回路特性によ
って最適化され、電源電圧に依存するある１つのレベル
に設定される。

ところで、DRAMでは、電源投入時のラッチアップ現象
を防ぐために、基板電位が所定のリミット電位まで一旦
低下したことを検知してからメモリセルアレイのキャパ
シタプレート電極やビット線群に定電位を供給するため
の定電位発生回路が動作する、いわゆるパワーオンリセ
ット制御が行われる。即ち、第５図に示すように、電源
の投入により基板バイアス回路の動作が開始して基板電
位が徐々に低下し、所定のリミット電位まで低下した時
点で基板電位の検知が行われ、この検知出力によりプレ
ート電位発生回路とビット線電位発生回路が動作し、こ
れによりメモリセルアレイのキャパシタプレート電極や
ビット線群に対する初期のプリチャージが行われる。

この初期のプリチャージ時、第６図に示すように、キ
ャパシタプレート電極と基板との間に存在する寄生容量
Cpおよびビット線群と基板との間に存在する寄生容量Cb
およびキャパシタプレート電極とビット線群との間に存
在する寄生容量Cdにそれぞれ充電が行われ、容量結合に
より基板電位がある電位差だけ浮き上がる。この場合、
本来の動作としては、基板バイアス回路の動作が再び開
始し、基板電位が再び徐々に低下し、所定の最適化され
た基板電位に回復しなければならない。

しかし、上記寄生容量Cp、Cbが大きい場合、容量結合
後の基板電位は、基板バイアス発生回路の能力（汲み出
し電流）を上回る基板電流が流れる領域までにより浮き
上がる。この場合、Ｐ型基板（またはＰウェル）とこれ
に形成されているN⁺拡散層とのPN接合が順バイアスさ
れ、第５図中に点線で示すように、基板電位が接地電位
Vss（0V）近傍の正電位にクランプされてしまう。この
ように基板電位が所定の最適化された値に回復すること
ができないと、チップ動作の信頼性が損なわれ、集積回
路としての機能を果たせなくなる。

（発明が解決しようとする課題） 上記したように従来のDRAMは、電源投入により基板バ
イアス回路の動作が開始し、この後にプレート電位発生
回路とビット線電位発生回路が動作し、これによりメモ
リセルアレイのキャパシタプレート電極やビット線群に
対する初期のプリチャージが行われた時に、容量結合に
より基板電位が浮き上がって基板電位が所定の最適化さ
れた値に回復することができなくなる場合があり、チッ
プ動作の信頼性が損なわれ、集積回路としての機能を果
たせなくなるという問題がある。

本発明は、上記問題点を解決すべくなされたもので、
その目的は、電源投入後に定電位が発生して集積回路内
の所要部分に供給された時に容量結合により基板電位が
変動しても、基板（またはウェル）電位を所定の最適化
された値に回復させることが可能になり、チップ動作の
信頼性を損なうような不良の発生を防止し得る半導体集
積回路を提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明の半導体集積回路は、制限パルス信号を受け、
この制限パルス信号が第１の論理レベルのときに動作し
て集積回路チップに与えられる電源電圧とは別の基板バ
イアス電圧を発生し、制限パルス信号が第２の論理レベ
ルのときは基板バイアス電圧の発生動作を停止する基板
バイアス発生回路と、通常動作時には第１の基板バイア
ス電圧制限レベルが設定され、電源投入時には上記第１
の基板バイアス電圧制限レベルよりも低いレベルの第２
の基板バイアス電圧制限レベルが設定され、電源投入時
には上記基板バイアス発生回路が発生する基板バイアス
電圧が上記第２の基板バイアス電圧制限レベルより高い
か低いかを検知して上記制限パルス信号を発生し、電源
投入後の通常動作時には上記基板バイアス発生回路が発
生する基板バイアス電圧が上記第１の基板バイアス電圧
制限レベルより高いか低いかを検知して上記制限パルス
信号を発生する基板バイアスレベル制限回路とを具備し
たことを特徴とする。

また本発明の半導体集積回路は、制限パルス信号を受
け、この制限パルス信号に応じて動作が制御され、集積
回路チップに与えられる電源電圧とは別の基板バイアス
電圧を発生する基板バイアス発生回路と、第１の基板バ
イアス電圧制限レベルおよびこの第１の基板バイアス電
圧制限レベルよりも低いレベルの第２の基板バイアス電
圧制限レベルが設定され、上記基板バイアス発生回路が
発生する基板バイアス電圧が上記第１もしくは第２の基
板バイアス電圧制限レベルより高いか低いかを検知して
上記制限パルス信号を発生する基板バイアスレベル制限
回路と、上記基板バイアス発生回路で発生される基板バ
イアス電圧が供給される基板に対してそれぞれ容量を介
して接続されたキャパシタプレート電極およびビット線
群と、上記基板バイアスレベル制限回路で上記基板バイ
アス発生回路が発生する基板バイアス電圧が上記第２の
基板バイアス電圧制限レベルまで低下したことが検知さ
れた後に、上記キャパシタプレート電極およびビット線
群に対する初期のプリチャージを行うプレート電位・ビ
ット線電位発生回路とを具備したことを特徴とする。

（作用） 電源投入時の基板バイアス電圧制限レベルを通常動作
時の基板バイアス電圧制限レベルよりも深く設定してお
くと、電源の投入により基板バイアス回路の動作が開始
し、基板電位が徐々に変化し、電源投入時の基板バイア
ス電圧制限レベルまで達した時点で基板バイアスレベル
制限回路により基板電位の検知が行われて初回の制限パ
ルス信号が出力する。これにより、基板バイアス回路の
動作が停止すると共に、この初回の制限パルス信号を初
回制限パルス検知回路が受けて検知信号を出力する。こ
の検知信号出力により、基板バイアスレベル制限回路が
通常動作時の基板バイアス電圧制限レベル（所定のリミ
ットレベル）になるように切換えられる。また、初回制
限パルス検知回路の検知信号出力により定電位発生回路
が動作し、これにより集積回路内の所要部分（例えばメ
モリセルアレイのキャパシタプレート電極やビット線
群）に対する初期のプリチャージが行われる。この時、
電源投入時の基板バイアス電圧制限レベルを通常動作時
よりもずらして設定しているので、容量結合により基板
電位が変動しても、通常動作時の基板バイアス電圧制限
レベル（所定のリミット電位）を若干越える程度とな
り、この後は、基板（またはウェル）電位が所定の最適
化された値に回復する。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。

第１図は、CMOS構成のDRAMの一部を示しており、この
RAMチップには、基板バイアス発生回路11、基板バイア
スレベル制限回路12、初回制限パルス検知回路13、プレ
ート電位・ビット線電位発生回路14、メモリセルアレイ
15などが形成されている。

基板バイアス発生回路11は、チップに与えられる電源
電圧Vccとは別の基板バイアス電圧を発生するものであ
り、この動作が基板バイアスレベル制限回路12からの制
限パルス信号LMTの“H"/“L"レベルに対応してオフ／オ
ン状態となるようにスイッチング制御される。この基板
バイアス発生回路11の出力電圧（接地電位Vssよりも低
い負電位）はＮ型半導体基板内のＰ型基板層（Ｐウェ
ル）に印加される。

基板バイアスレベル制限回路12は、基板バイアス電圧
が基板バイアス電圧制限レベルより高いか低いかを検知
して制限パルス信号LMTを出力する。この場合、基板バ
イアス電圧が基板バイアス電圧制限レベルより高い／低
いに対応して制限パルス信号LMTが“L"レベル／“H"レ
ベルになり、この制限パルス信号の“L"レベル／“H"レ
ベルに対応して基板バイアス発生回路11の動作をオン／
オフ状態にスイッチング制御することにより、基板バイ
アス電圧のレベルを制限するものである。また、集積回
路の電源投入時と通常動作時とで基板バイアス電圧制限
レベルが２通りに切換えられ、電源投入時の基板バイア
ス電圧制限レベルV1は通常動作時の基板バイアス電圧制
限レベルV2よりも低く設定されており、初回制限パルス
検知回路13の検知信号出力Ｐが入力すると通常動作時の
基板バイアス電圧制限レベルV2に切換えられるように構
成されている。

初回制限パルス検知回路13は、電源投入後に基板バイ
アスレベル制限回路12から初回の制限パルス信号LMTを
受けた時を検知して例えば“L"レベルの検知信号Ｐを出
力する。

プレート電位・ビット線電位発生回路14は、電源投入
後に、初回の“H"レベルの制限パルス信号LMTが発生す
ることにより初回制限パルス検知回路13から発生する
“L"レベルの検知信号出力Ｐを受けて動作し、メモリセ
ルアレイ15のキャパシタプレート電極やビット線群にそ
れぞれ所定の電位を供給する。

上記DRAMにおいて、電源投入時には、第２図に示すよ
うな動作が行われる。即ち、電源投入により、基板バイ
アスレベル制限回路12が初期化されてその出力LMTが
“L"レベルになり、基板バイアス発生回路11の動作が開
始する。また、電源投入により、初回制限パルス検知回
路13が初期化されてその出力Ｐが“H"レベルになり、基
板バイアスレベル制限回路12の基板バイアス電圧制限レ
ベルが電源投入時の基板バイアス電圧制限レベルV1に設
定されている。基板バイアス発生回路11の動作が開始す
ると、基板電位が徐々に低下し、低く設定されている電
源投入時の基板バイアス電圧制限レベルV1まで低下した
時点で基板バイアスレベル制限回路12により基板電位の
検知が行われて“H"レベルの制限パルス信号LMTが出力
する。

これにより、基板バイアス発生回路11の動作が停止す
ると共に、この初回の制限パルス信号LMTを初回制限パ
ルス検知回路13が受けると、“L"レベルの検知信号Ｐを
出力する。これにより、基板バイアスレベル制限回路12
の基板バイアス電圧制限レベルが高くなるように、つま
り、通常動作時の基板バイアス電圧制限レベル（所定の
リミットレベル）V2になるように切り換えられると共
に、プレート電位・ビット線電位発生回路14が動作し、
メモリセルアレイ15のキャパシタプレート電極やビット
線群に対する初期のプリチャージを行う。この時、キャ
パシタプレート電極と基板との間およびビット線群と基
板との間にそれぞれ存在する寄生容量にそれぞれ充電が
行われるので、容量結合により基板電位がある電位差だ
け浮き上がる。

この場合、電源投入時の基板バイアス電圧制限レベル
V1を低く設定しているので、上記したような容量結合に
より基板電位が浮きがっても、通常動作時の基板バイア
ス電圧制限レベル（所定のリミット電位）V2を若干上回
る程度となり、この後は、本来の動作が行われて基板
（またはウェル）電位が所定の最適化された値に回復す
る。即ち、基板電位が所定のリミット電位V2を越えた時
点で基板バイアスレベル制限回路12により基板電位の検
知が行われて制限パルス信号出力LMTが“L"レベルにな
る。これにより、基板バイアス発生回路11の動作が再び
開始し、基板電位が再び徐々に低下し、所定のリミット
電位V2まで低下した時点で基板バイアスレベル制限回路
12により基板電位の検知が行われて“H"レベルの制限パ
ルス信号LMTが出力する。これにより、基板バイアス発
生回路11の動作が停止する。以後、このような動作を繰
り返す。

なお、チップ動作の正常時には、Ｐウェルに基板バイ
アス発生回路11から接地電位Vssよりも低い最適化され
た負の基板電位が印加され、通常の動作時には、メモリ
セルアレイ15のキャパシタプレート電極やビット線には
正電位または接地電位が印加されるので、Ｐウェルとこ
れに形成されているＮチャネルMOSトランジスタのドレ
イン・ソース用のN⁺拡散層とのPN接合には逆バイアスが
印加される。

第３図は、前記基板バイアスレベル制限回路12の一具
体例を示しており、Vccは電源電位、Vssは接地電位、31
はCMOSインバータ、32はCMOSインバータ31の入力ノード
と基板電位との間に順方向の向きで直列に接続されたｎ
個のダイオード、33はCMOSインバータ31の出力側に接続
されたバッファ回路、34はCMOSインバータ31の出力ノー
ドとVss電位との間に接続されたＮチャネルMOSトランジ
スタである。このＮチャネルMOSトラジスタ34のゲート
に初回制限パルス検知回路13の検知信号Ｐが入力し、バ
ッファ回路33から制限パルス信号LMTが出力する。

第３図の回路においては、ＮチャネルMOSトランジス
タ34のゲート入力の“H"レベル（電源投入時）／“L"レ
ベル（通常動作時）に応じてＮチャネルMOSトランジス
タ34がオン／オフ状態になり、CMOSインバータ31の回路
閾値が低く／高くなる。このCMOSインバータ31の回路閾
値が低い時には、基板電位が電源投入時の基板バイアス
電圧制限レベルV1より高い期間でCMOSインバータ31がオ
ンになってバッファ回路33の出力LMTが“L"レベルにな
る。逆に、CMOSインバータ31の回路閾値が高い時には、
基板電位が通常動作時の基板バイアス電圧制限レベルV2
より高い期間でCMOSインバータ31がオンになってバッフ
ァ回路33の出力LMTが“L"レベルになる。

第４図は、基板バイアスレベル制限回路12の他の具体
例を示しており、Vccは電源電位、Vssは接地電位、41は
CMOSインバータ、42は上記CMOSインバータ41の入力ノー
ドと基板電位との間に順方向の向きで直列に接続された
（ｎ＋ｍ）個のダイオード、43は上記CMOSインバータ31
の入力ノードと上記（ｎ＋ｍ）個のダイオード42との間
に接続された第１のＮチャネルMOSトランジスタ、44は
上記CMOSインバータ41の入力ノードと基板電位との間に
順方向の向きで直列に接続されたｎ個のダイオード、45
はCMOSインバータ41の入力ノードと上記ｎ個のダイオー
ド44との間に接続された第２のＮチャネルMOSトランジ
スタ、46はCMOSインバータ41の出力側に接続されたバッ
ファ回路、47はインバータである。第１のＮチャネルMO
Sトランジスタ43のゲートには初回制限パルス検知回路1
3の検知信号Ｐが入力し、第２のＮチャネルMOSトランジ
スタ45のゲートには初回制限パルス検知回路13の検知信
号Ｐが上記インバータ47により反転された信号が入力
し、バッファ回路46から制限パルス信号LMTが出力す
る。

第４図の回路においては、第１のＮチャネルMOSトラ
ンジスタ43のゲート入力が“H"レベル（電源投入時）の
時、第１のＮチャネルMOSトランジスタ43がオン／第２
のＮチャネルMOSトランジスタ45がオフ状態になり、CMO
Sインバータ41の入力ノードと基板電位との間に直列接
続された（ｎ＋ｍ）個のダイオード42が有効になり、基
板電位が電源投入時の基板バイアス電圧制限レベルV1よ
り高い期間でCMOSインバータ41がオンになってバッファ
回路46の出力が“L"レベルになる。逆に、第１のＮチャ
ネルMOSトランジスタ43のゲート入力が“L"レベル（通
常動作時）の時、第１のＮチャネルMOSトランジスタ43
がオフ／第２のＮチャネルMOSトランジスタ45がオン状
態になり、CMOSインバータ41の入力ノードと基板電位と
の間に直列接続されたｎ個のダイオード44が有効にな
り、基板電位が通常動作時の基板バイアス電圧制限レベ
ルV2より高い期間でCMOSインバータ41がオンになってバ
ッファ回路46の出力が“L"レベルになる。

なお、基板バイアスレベル制限回路12の具体例は上記
第３図の回路、第４図の回路に限定されるものではな
い。

また、本発明の目的を達成するための構成は、第１図
のブロック構成に限定されるものではない。

また、上記実施例では、基板バイアス発生回路11の出
力電圧がＰウェルに印加される場合を示したが、Ｎチャ
ネルMOSトランジスタが形成されたＰ型基板に上記基板
バイアス発生回路11の出力電圧が印加される場合にも上
記実施例と同様に実施することが可能であることは言う
までもない。

さらには、電源電圧よりも高い正電位を発生する基板
バイアス発生回路の出力電圧が印加されるＮ型基板上ま
たはＮウェル内にＰチャネルMOSトランジスタを形成し
た半導体集積回路においても、上記実施例に準じて実施
することにより上記実施例と同様な効果が得られる。こ
の場合には、電源投入時の基板バイアス電圧制限レベル
を通常動作時よりも高く設定しておけば、容量結合によ
り基板電位が低下しても、通常動作時の基板バイアス電
圧制限レベル（所定のリミット電位）を若干下回る程度
となり、この後は、基板（またはウェル）電位が所定の
最適化された値に回復することが可能になる。

［発明の効果］ 上述したように本発明の半導体集積回路によれば、電
源投入後に定電位が発生して集積回路内の所要部分に供
給された時に容量結合により基板電位が変動しても、基
板（またはウェル）電位を所定の最適化された値に回復
させることが可能になり、チップ動作の信頼性を損なう
ような不良の発生を防止でき、チップ動作の信頼性を向
上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るDRAMの一部を示すブロ
ック図、第２図は第１図のRAMの電源投入時の各部の動
作波形を示す図、第３図および第４図は第１図中の基板
バイアスレベル制限回路の相異なる具体例を示す回路
図、第５図は従来のDRAMにおけるパワーオンリセット制
御の動作を示す波形図、第６図はDRAMにおける寄生容量
を示す等価回路図である。 11……基板バイアス発生回路、12……基板バイアスレベ
ル制限回路、13……初回制限パルス検知回路、14……プ
レート電位・ビット線電位発生回路、15……メモリセル
アレイ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−136556（ＪＰ，Ａ) 特開 昭62−150586（ＪＰ，Ａ) 特開 昭61−95561（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】制限パルス信号を受け、この制限パルス信
   号が第１の論理レベルのときに動作して集積回路チップ
   に与えられる電源電圧とは別の基板バイアス電圧を発生
   し、制限パルス信号が第２の論理レベルのときは基板バ
   イアス電圧の発生動作を停止する基板バイアス発生回路
   と、 通常動作時には第１の基板バイアス電圧制限レベルが設
   定され、電源投入時には上記第１の基板バイアス電圧制
   限レベルよりも低いレベルの第２の基板バイアス電圧制
   限レベルが設定され、電源投入時には上記基板バイアス
   発生回路が発生する基板バイアス電圧が上記第２の基板
   バイアス電圧制限レベルより高いか低いかを検知して上
   記制限パルス信号を発生し、電源投入後の通常動作時に
   は上記基板バイアス発生回路が発生する基板バイアス電
   圧が上記第１の基板バイアス電圧制限レベルより高いか
   低いかを検知して上記制限パルス信号を発生する基板バ
   イアスレベル制限回路 とを具備したことを特徴とする半導体集積回路。
2. 【請求項２】制限パルス信号を受け、この制限パルス信
   号に応じて動作が制御され、集積回路チップに与えられ
   る電源電圧とは別の基板バイアス電圧を発生する基板バ
   イアス発生回路と、 第１の基板バイアス電圧制限レベルおよびこの第１の基
   板バイアス電圧制限レベルよりも低いレベルの第２の基
   板バイアス電圧制限レベルが設定され、上記基板バイア
   ス発生回路が発生する基板バイアス電圧が上記第１もし
   くは第２の基板バイアス電圧制限レベルより高いか低い
   かを検知して上記制限パルス信号を発生する基板バイア
   スレベル制限回路と、 上記基板バイアス発生回路で発生される基板バイアス電
   圧が供給される基板に対してそれぞれ容量を介して接続
   されたキャパシタプレート電極およびビット線群と、 上記基板バイアスレベル制限回路で上記基板バイアス発
   生回路が発生する基板バイアス電圧が上記第２の基板バ
   イアス電圧制限レベルまで低下したことが検知された後
   に、上記キャパシタプレート電極およびビット線群に対
   する初期のプリチャージを行うプレート電位・ビット線
   電位発生回路 とを具備したことを特徴とする半導体集積回路。