JP2723506B2 - 中継回線選択方式 - Google Patents
中継回線選択方式Info
- Publication number
- JP2723506B2 JP2723506B2 JP61129627A JP12962786A JP2723506B2 JP 2723506 B2 JP2723506 B2 JP 2723506B2 JP 61129627 A JP61129627 A JP 61129627A JP 12962786 A JP12962786 A JP 12962786A JP 2723506 B2 JP2723506 B2 JP 2723506B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- processor
- address
- selection
- line group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は中継回線選択方式に関し、特に複数のプロセ
ッサが共通信号バスにより接続されて構成される分散制
御交換機における中継回線選択方式に関する。 〔従来の技術〕 従来、この種の分散制御交換機においては、方路対応
の中継回線は複数のプロセッサに渡るため、中継回線選
択専用のプロセッサを設けることにより中継回線を選択
していた。 〔発明が解決しようとする問題点〕 上述した従来の中継回線選択方式では、中継回線選択
専用のプロセッサが必要であり、この専用プロセッサが
障害を起こすと他のプロセッサが正常でも交換機の機能
が失われるという欠点がある。 〔問題点を解決するための手段〕 本発明は、発信加入者回線を収容する第１のプロセッ
サと方路対応の中継回線を回線群対応で分散収容する複
数の第２のプロセッサが共通信号バスにより接続されて
構成される分散制御交換機における中継回線選択方式で
ある。 各プロセッサは、方路対応にそれぞれの方路に属する
回線群番号とこの回線群を収容するプロセッサ番号とを
記憶する第１のメモリと、回線群対応にそれぞれの回線
群に属する中継回線番号を記憶する第２のメモリとを備
えている。 前記の第１のプロセッサは、下記の手段を備えてい
る。 （１）加入者がダイヤルした所望の方路の回線群番号と
プロセッサ番号とが記憶されている第１のメモリ上の第
１のアドレスを出力するアドレス選択手段、 （２）アドレス情報を入力し、このアドレス情報に対応
する回線群番号とプロセッサ番号とを第１のメモリから
出力し、この出力した回線群番号とこの入力したアドレ
ス情報とを、この出力したプロセッサ番号により指定さ
れる第２のプロセッサに送出する選択指示手段、 （３）第１回の選択時は前記のアドレス選択手段が選択
した第１のアドレスを、選択指示した第２のプロセッサ
から回線選択失敗情報を受信したときはこの回線選択失
敗情報に含まれるアドレスを更新した第２のアドレス
を、アドレス情報として選択指示手段に入力するアドレ
ス入力手段。 前記の第２の各プロセッサは、下記の手段を備えてい
る。 （１）第１のプロセッサから中継回線選択を指示される
と受信した回線群番号に属する中継回線番号を第２のメ
モリから得て、この中継回線の選択動作を行う回線選択
手段、 （２）この中継回線の選択に失敗したときは受信した前
記のアドレス情報を含む回線選択失敗情報を第１のプロ
セッサに返送する失敗情報返送手段。 上記の構成により、たとえ指定したプロセッサにおい
て選択に失敗したとしても、第１のプロセッサではアド
レス入力手段により同一方路の回線群を収容している他
の第２のプロセッサを順次指定して選択動作を行うこと
ができる。 〔実施例〕 次に本発明について図面を参照して説明する。 第１図は本発明の一実施例を示す分散制御交換機のブ
ロック図、第２図は第１図におけるプロセッサの第１の
メモリの一例を示すメモリブロック図、第３図，第４図
はそれぞれ第１図におけるプロセッサの第２のメモリの
第1,第２の例を示すメモリブロック図である。 第１図において、分散制御交換機は共通信号バス（以
下単にバス）４を通してプロセッサ（以下PN）1,2,3が
接続されて構成され、PN1,2,3はそれぞれ第1,第２のメ
モリ（以下MA,MB）を備えている。PN1には加入者回線CE
N00,01,02,03を通して加入者が収容され、PN2には中継
回線CEN10,11,12,13が収容され、PN3には中継回線CEN2
0,21,22,23が収容されている。中継回線CEN10,11には方
路Ａの回線群番号（以下CG）CG10が、中継回線CEN20,21
には方路ＡのCG20が与えられ、中継回線CEN12,13には方
路ＢのCG11が、中継回線CEN22,23には方路ＢのCG21が与
えられている。各PNのMA、例えばMA100には第２図に示
すように方路A,BごとのアドレスP0，P1にCGとこれを収
容するプロセッサ番号が記憶されている。つまり方路Ａ
のアドレスP0にはCG10とPN2が、アドレスP1にはCG20とP
N3が、また方路ＢのアドレスP0にはCG11とPN2が、アド
レスP1にはCG21とPN3ごそれぞれ記憶されている。ま
た、各PNのMB、例えばMB201,301にはそれぞれ第３図，
第４図に示すようにCG対応の中継回線が記憶されてい
る。つまりMB201にはCG10対応のCEN10,11,CG11対応のCE
N12,13が記憶され、MB301にはCG20対応のCEN20,21,CG21
対応のCEN22,23が記憶されている。 続いて本実施例の動作について説明する。 本実施例では、発信側プロセッサは受信側プロセッサ
を選択するときに、まず第１の出方路を決定する。この
出方路がどの受信側プロセッサに収容されているかを認
識して、順位の高い順に相手受信側プロセッサを決定す
る。 今、CEN00に接続された加入者が方路Ａをアクセスし
てきたものとすれば、PN1が選択する順位の高い受信側
プロセッサは第２図に示す方路ＡのPN2となり、回線群
番号はCG10となる。このときアドレスはP0となるが、こ
のアドレスP0は第１優先順位を示すポインタとなる。PN
1はMA100から方路Ａに対応するPN2を選択し、第２図に
示すアドレスP0とCG10をバス４を通してPN2に送出す
る。PN2では受信したCG10によりこれに属するCEN10,11
を選択する。ここでCEN10,11が共に話中または回線障害
であると、PN1はバス４を通してPN2から回線選択失敗情
報を受信し、この情報に含まれるアドレスP0で示される
PN2のCG10が話中であると認識し、アドレスP0に＋１し
て第２図に示す第２順位のアドレスP1のPN3にバス４を
通してCG20とアドレスP1を送出する。PN3ではMB301がCG
20とアドレスP1とからCEN20,21を選択する。このように
本実施例では、受信側プロセッサの選択順位を示すカウ
ンタとしてアドレス情報を使用している。なお、ここで
PN2自身が障害中のときはその障害情報がPN1に通知され
ているので、PN1はPN2へのアクセス情報を送出せずに最
初からPN3をアクセスし、PN3はCG20のCEN20,21を選択す
ることはいうまでもない。 〔発明の効果〕 以上説明したように本発明は、中継回線選択専用のプ
ロセッサを設ける必要がなく、また次のプロセッサを選
ぶ時にそのプロセッサが障害であればこれを選ばないの
で、正常なプロセッサが残っている限り分散制御交換機
はシステムダウンとならない効果がある。
ッサが共通信号バスにより接続されて構成される分散制
御交換機における中継回線選択方式に関する。 〔従来の技術〕 従来、この種の分散制御交換機においては、方路対応
の中継回線は複数のプロセッサに渡るため、中継回線選
択専用のプロセッサを設けることにより中継回線を選択
していた。 〔発明が解決しようとする問題点〕 上述した従来の中継回線選択方式では、中継回線選択
専用のプロセッサが必要であり、この専用プロセッサが
障害を起こすと他のプロセッサが正常でも交換機の機能
が失われるという欠点がある。 〔問題点を解決するための手段〕 本発明は、発信加入者回線を収容する第１のプロセッ
サと方路対応の中継回線を回線群対応で分散収容する複
数の第２のプロセッサが共通信号バスにより接続されて
構成される分散制御交換機における中継回線選択方式で
ある。 各プロセッサは、方路対応にそれぞれの方路に属する
回線群番号とこの回線群を収容するプロセッサ番号とを
記憶する第１のメモリと、回線群対応にそれぞれの回線
群に属する中継回線番号を記憶する第２のメモリとを備
えている。 前記の第１のプロセッサは、下記の手段を備えてい
る。 （１）加入者がダイヤルした所望の方路の回線群番号と
プロセッサ番号とが記憶されている第１のメモリ上の第
１のアドレスを出力するアドレス選択手段、 （２）アドレス情報を入力し、このアドレス情報に対応
する回線群番号とプロセッサ番号とを第１のメモリから
出力し、この出力した回線群番号とこの入力したアドレ
ス情報とを、この出力したプロセッサ番号により指定さ
れる第２のプロセッサに送出する選択指示手段、 （３）第１回の選択時は前記のアドレス選択手段が選択
した第１のアドレスを、選択指示した第２のプロセッサ
から回線選択失敗情報を受信したときはこの回線選択失
敗情報に含まれるアドレスを更新した第２のアドレス
を、アドレス情報として選択指示手段に入力するアドレ
ス入力手段。 前記の第２の各プロセッサは、下記の手段を備えてい
る。 （１）第１のプロセッサから中継回線選択を指示される
と受信した回線群番号に属する中継回線番号を第２のメ
モリから得て、この中継回線の選択動作を行う回線選択
手段、 （２）この中継回線の選択に失敗したときは受信した前
記のアドレス情報を含む回線選択失敗情報を第１のプロ
セッサに返送する失敗情報返送手段。 上記の構成により、たとえ指定したプロセッサにおい
て選択に失敗したとしても、第１のプロセッサではアド
レス入力手段により同一方路の回線群を収容している他
の第２のプロセッサを順次指定して選択動作を行うこと
ができる。 〔実施例〕 次に本発明について図面を参照して説明する。 第１図は本発明の一実施例を示す分散制御交換機のブ
ロック図、第２図は第１図におけるプロセッサの第１の
メモリの一例を示すメモリブロック図、第３図，第４図
はそれぞれ第１図におけるプロセッサの第２のメモリの
第1,第２の例を示すメモリブロック図である。 第１図において、分散制御交換機は共通信号バス（以
下単にバス）４を通してプロセッサ（以下PN）1,2,3が
接続されて構成され、PN1,2,3はそれぞれ第1,第２のメ
モリ（以下MA,MB）を備えている。PN1には加入者回線CE
N00,01,02,03を通して加入者が収容され、PN2には中継
回線CEN10,11,12,13が収容され、PN3には中継回線CEN2
0,21,22,23が収容されている。中継回線CEN10,11には方
路Ａの回線群番号（以下CG）CG10が、中継回線CEN20,21
には方路ＡのCG20が与えられ、中継回線CEN12,13には方
路ＢのCG11が、中継回線CEN22,23には方路ＢのCG21が与
えられている。各PNのMA、例えばMA100には第２図に示
すように方路A,BごとのアドレスP0，P1にCGとこれを収
容するプロセッサ番号が記憶されている。つまり方路Ａ
のアドレスP0にはCG10とPN2が、アドレスP1にはCG20とP
N3が、また方路ＢのアドレスP0にはCG11とPN2が、アド
レスP1にはCG21とPN3ごそれぞれ記憶されている。ま
た、各PNのMB、例えばMB201,301にはそれぞれ第３図，
第４図に示すようにCG対応の中継回線が記憶されてい
る。つまりMB201にはCG10対応のCEN10,11,CG11対応のCE
N12,13が記憶され、MB301にはCG20対応のCEN20,21,CG21
対応のCEN22,23が記憶されている。 続いて本実施例の動作について説明する。 本実施例では、発信側プロセッサは受信側プロセッサ
を選択するときに、まず第１の出方路を決定する。この
出方路がどの受信側プロセッサに収容されているかを認
識して、順位の高い順に相手受信側プロセッサを決定す
る。 今、CEN00に接続された加入者が方路Ａをアクセスし
てきたものとすれば、PN1が選択する順位の高い受信側
プロセッサは第２図に示す方路ＡのPN2となり、回線群
番号はCG10となる。このときアドレスはP0となるが、こ
のアドレスP0は第１優先順位を示すポインタとなる。PN
1はMA100から方路Ａに対応するPN2を選択し、第２図に
示すアドレスP0とCG10をバス４を通してPN2に送出す
る。PN2では受信したCG10によりこれに属するCEN10,11
を選択する。ここでCEN10,11が共に話中または回線障害
であると、PN1はバス４を通してPN2から回線選択失敗情
報を受信し、この情報に含まれるアドレスP0で示される
PN2のCG10が話中であると認識し、アドレスP0に＋１し
て第２図に示す第２順位のアドレスP1のPN3にバス４を
通してCG20とアドレスP1を送出する。PN3ではMB301がCG
20とアドレスP1とからCEN20,21を選択する。このように
本実施例では、受信側プロセッサの選択順位を示すカウ
ンタとしてアドレス情報を使用している。なお、ここで
PN2自身が障害中のときはその障害情報がPN1に通知され
ているので、PN1はPN2へのアクセス情報を送出せずに最
初からPN3をアクセスし、PN3はCG20のCEN20,21を選択す
ることはいうまでもない。 〔発明の効果〕 以上説明したように本発明は、中継回線選択専用のプ
ロセッサを設ける必要がなく、また次のプロセッサを選
ぶ時にそのプロセッサが障害であればこれを選ばないの
で、正常なプロセッサが残っている限り分散制御交換機
はシステムダウンとならない効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す分散制御交換機のブロ
ック図、第２図は第１図におけるプロセッサの第１のメ
モリの一例を示すメモリブロック図、第３図，第４図は
それぞれ第１図におけるプロセッサの第２のメモリの第
1,第２の例を示すメモリブロック図である。 1,2,3…プロセッサ（PN）、４…共通信号バス、100,20
0,300…第１のメモリ（MA）、101,201,301…第２のメモ
リ（MB）。
ック図、第２図は第１図におけるプロセッサの第１のメ
モリの一例を示すメモリブロック図、第３図，第４図は
それぞれ第１図におけるプロセッサの第２のメモリの第
1,第２の例を示すメモリブロック図である。 1,2,3…プロセッサ（PN）、４…共通信号バス、100,20
0,300…第１のメモリ（MA）、101,201,301…第２のメモ
リ（MB）。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三善 隆勝
東京都港区西新橋３丁目20番４号 日本
電気エンジニアリング株式会社内
(56)参考文献 特開 昭55−156494（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．発信加入者回線を収容する第１のプロセッサと方路
対応の中継回線を回線群対応で分散収容する複数の第２
のプロセッサが共通信号バスにより接続されて構成され
る分散制御交換機において、 前記各プロセッサは、 方路対応にそれぞれの方路に属する回線群番号とこの回
線群を収容するプロセッサ番号とを記憶する第１のメモ
リと、 前記回線群対応にそれぞれの回線群に属する中継回線番
号を記憶する第２のメモリとを備え、 前記第１のプロセッサは、 所望の方路の回線群番号とプロセッサ番号とが記憶され
ている前記第１のメモリ上の第１のアドレスを出力する
アドレス選択手段と、 アドレス情報を入力し、このアドレス情報に対応する回
線群番号とプロセッサ番号とを前記第１のメモリから出
力し、この出力した回線群番号とこの入力したアドレス
情報とを、この出力したプロセッサ番号により指定され
る第２のプロセッサに送出する選択指示手段と、 第１回の選択時は前記アドレス選択手段が選択した前記
第１のアドレスを、選択指示した第２のプロセッサから
回線選択失敗情報を受信したときはこの回線選択失敗情
報に含まれるアドレスを更新した第２のアドレスを、ア
ドレス情報として前記選択指示手段に入力するアドレス
入力手段とを備え、 前記第２の各プロセッサは、 前記第１のプロセッサから中継回線選択を指示されると
受信した回線群番号に属する中継回線番号を前記第２の
メモリから得て、この中継回線の選択動作を行う回線選
択手段と、 この中継回線の選択に失敗したときは受信した前記アド
レス情報を含む回線選択失敗情報を前記第１のプロセッ
サに返送する失敗情報返送手段とを備えたことを特徴と
する中継回線選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61129627A JP2723506B2 (ja) | 1986-06-03 | 1986-06-03 | 中継回線選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61129627A JP2723506B2 (ja) | 1986-06-03 | 1986-06-03 | 中継回線選択方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62285597A JPS62285597A (ja) | 1987-12-11 |
| JP2723506B2 true JP2723506B2 (ja) | 1998-03-09 |
Family
ID=15014164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61129627A Expired - Lifetime JP2723506B2 (ja) | 1986-06-03 | 1986-06-03 | 中継回線選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723506B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02233091A (ja) * | 1989-03-07 | 1990-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 分散形方路選択交換機およびそれを用いた分散形方路選択方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156494A (en) * | 1979-05-24 | 1980-12-05 | Kokusai Denshin Denwa Co Ltd <Kdd> | Alternation system between exchange unit |
-
1986
- 1986-06-03 JP JP61129627A patent/JP2723506B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62285597A (ja) | 1987-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408323A (en) | Processor facilities for integrated packet and voice switching | |
| JP3605121B2 (ja) | 多重回線電話通信に対する分散制御交換ネットワーク | |
| JPS6250862B2 (ja) | ||
| HU180481B (en) | Digital switching network of distributed control | |
| US4306303A (en) | Switching of digital signals | |
| JP3569294B2 (ja) | 分散交換ネットワークに対する同報通信システム | |
| US5928332A (en) | Communication network with reversible source routing that includes reduced header information being calculated in accordance with an equation | |
| JP2723506B2 (ja) | 中継回線選択方式 | |
| US6680939B1 (en) | Expandable router | |
| US6373849B1 (en) | Resource interface unit for telecommunications switching node | |
| JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
| US5039986A (en) | High speed dynamic allocator for various length time slots | |
| EP0966861B1 (en) | Time switch stages and switches | |
| JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
| JP2690589B2 (ja) | メモリスイッチ監視方式 | |
| JP3351581B2 (ja) | データ中継装置 | |
| JP2940251B2 (ja) | 通話路スイッチ切替えシステム | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JPS6219120B2 (ja) | ||
| KR820002240B1 (ko) | 멀티포트 디지탈 스위칭 소자 | |
| JPH0728286B2 (ja) | 通信スイッチング制御装置 | |
| JP2906851B2 (ja) | 時分割多重音声送出装置 | |
| JPS6028438B2 (ja) | 時分割交換方式 | |
| JPH0884356A (ja) | サービススイッチングポイント | |
| JPS5927518B2 (ja) | 時分割交換機 |