JP2721278B2 - Semiconductor electron-emitting device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はダイヤモンド半導体層を
用いた半導体電子放出素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor electron-emitting device using a diamond semiconductor layer.

【０００２】[0002]

【従来の技術】従来、半導体電子放出素子のうち、アバ
ランシェ増幅を用いたものとしては、半導体基板上にｐ
型半導体とｎ型半導体との接合を形成した素子（ｐｎ接
合型素子）、及び半導体層と金属や金属化合物とのショ
ットキー接合を形成した素子（ショットキー接合型素
子）がある。2. Description of the Related Art Conventionally, among semiconductor electron-emitting devices using avalanche amplification, a p-type semiconductor device has a p-type semiconductor device.
There is an element in which a junction between a type semiconductor and an n-type semiconductor is formed (pn junction element), and an element in which a Schottky junction between a semiconductor layer and a metal or a metal compound is formed (Schottky junction element).

【０００３】上記アバランシェ増幅を用いたｐｎ接合型
の半導体電子放出素子としては、例えば米国特許第４２
５９６７８号及び米国特許第４３０３９３０号に記載さ
れているものが知られている。As a pn junction type semiconductor electron-emitting device using the avalanche amplification, for example, US Pat.
No. 59678 and U.S. Pat. No. 4,303,930 are known.

【０００４】この半導体電子放出素子は、半導体基板上
にｐ型半導体層とｎ型半導体層とを形成し、該ｎ型半導
体層の表面に更にセシウム等の金属を付着させて電子放
出部を形成したものであり、ｐ型半導体層とｎ型半導体
層とにより形成されたダイオードに逆バイアス電圧をか
けてアバランシェ増幅を起こすことにより電子をホット
化し、電子放出部より電子を放出するものである。In this semiconductor electron-emitting device, a p-type semiconductor layer and an n-type semiconductor layer are formed on a semiconductor substrate, and a metal such as cesium is further adhered to the surface of the n-type semiconductor layer to form an electron-emitting portion. In this method, a reverse bias voltage is applied to a diode formed by a p-type semiconductor layer and an n-type semiconductor layer to cause avalanche amplification, thereby activating electrons and emitting electrons from an electron emitting portion.

【０００５】また、上記アバランシェ増幅を用いたショ
ットキー接合型の半導体電子放出素子としては、例えば
ｐ型半導体層と金属電極との接合を形成し、この接合に
逆バイアス電圧をかけてアバランシェ増幅を起こすこと
により電子をホット化し、電子放出部より電子を放出さ
せるものがある。As a Schottky junction type semiconductor electron-emitting device using avalanche amplification, for example, a junction between a p-type semiconductor layer and a metal electrode is formed, and a reverse bias voltage is applied to this junction to perform avalanche amplification. In some cases, the electrons are hot by causing the electrons to be emitted, and the electrons are emitted from the electron emitting portion.

【０００６】ところで、上記の従来例のようなアバラン
シェ増幅を利用した半導体電子放出素子から電子を放出
させる時に多くの電子放出電流を得ようとすれば、非常
に多くの電流を素子にかけねばならない。通常、上記の
様なｐｎ接合から電子を放出させる場合には、１万アン
ペア以上の電流密度が必要である。If a large amount of electron emission current is to be obtained when electrons are emitted from a semiconductor electron-emitting device utilizing avalanche amplification as in the above-described conventional example, a very large amount of current must be applied to the device. Usually, when electrons are emitted from the pn junction as described above, a current density of 10,000 amps or more is required.

【０００７】従来の半導体電子放出素子において上記の
様な大電流を流すと素子が発熱し、該素子の電子放出特
性が不安定化したり、該素子の寿命が短くなったりする
という問題があった。In the conventional semiconductor electron-emitting device, when a large current as described above is applied, the device generates heat, and the electron emission characteristics of the device become unstable, and the life of the device is shortened. .

【０００８】そこで、局所的発熱の少ない電子放出素子
が望まれていた。Therefore, an electron-emitting device that generates less local heat has been desired.

【０００９】また、上記ｐｎ接合型の従来例では、電子
放出部の仕事関数を低下させ逆バイアス電圧をおさえる
ことができるようにするために、低仕事関数の材料を用
いている。従来、逆バイアス電圧をあまり大きくせず電
子放出を行うためにセシウム等の材料が低仕事関数の材
料として用いられていたが、セシウム等の低仕事関数の
材料は化学的に活性であるため、半導体層の局所的な発
熱により影響を受け、安定な動作を期待することが困難
であった。このため、仕事関数低下材料として比較的安
定な材料をも使用し得る様な電子放出素子が望まれてい
た。In the above-mentioned conventional pn junction type, a material having a low work function is used in order to lower the work function of the electron emitting portion and to suppress the reverse bias voltage. Conventionally, a material such as cesium has been used as a material having a low work function to emit electrons without increasing the reverse bias voltage so much.However, since a material having a low work function such as cesium is chemically active, It was difficult to expect stable operation because of being affected by local heat generation of the semiconductor layer. Therefore, an electron-emitting device that can use a relatively stable material as a work function lowering material has been desired.

【００１０】また、従来のショットキー接合型の電子放
出素子の場合、その電極材料としては、ショットキー接
合を作り得る様な材料で、しかも仕事関数が低い材料が
望まれていた。しかし、従来のショットキー接合型の電
子放出素子では、半導体層の局所的加熱により電極材料
がマイグレートしやすいことや、半導体のエネルギーバ
ンドギャップの大きさから、電極材料の選択の幅が狭く
素子の安定性向上のための材料選定が良好に行えないと
いう難点があった。さらに、電子放出部の仕事関数を低
下させるために該電子放出部の表面にセシウムあるいは
セシウムの酸化物の層を形成する場合には、上記ｐｎ接
合型の従来例と同様の問題点が生ずる。そこで、局所的
な発熱が小さくショットキー電極の材料選択の幅の広い
電子放出素子が望まれていた。In the case of a conventional Schottky junction type electron-emitting device, a material capable of forming a Schottky junction and having a low work function has been desired as an electrode material. However, in the conventional Schottky junction type electron-emitting device, the electrode material is easily migrated due to local heating of the semiconductor layer and the size of the energy band gap of the semiconductor limits the choice of the electrode material. However, there is a problem that a material cannot be satisfactorily selected in order to improve the stability. Further, in the case where a cesium or cesium oxide layer is formed on the surface of the electron-emitting portion in order to lower the work function of the electron-emitting portion, the same problems as those in the conventional pn junction type occur. Therefore, there has been a demand for an electron-emitting device that generates a small amount of local heat and has a wide range of material selection for the Schottky electrode.

【００１１】以上の観点からダイヤモンド半導体層を用
いた電子放出素子が期待されている。ダイヤモンド半導
体層は、常温下では物質中一番の熱伝導度を持ち、又広
いバンドギャップ（５．４eV）のため、耐熱性が強く、
又ショットキー電極の材料選択の幅が広い。From the above viewpoints, an electron-emitting device using a diamond semiconductor layer is expected. The diamond semiconductor layer has the highest thermal conductivity among materials at room temperature, and has high heat resistance due to its wide band gap (5.4 eV).
Further, the range of choice of materials for the Schottky electrode is wide.

【００１２】[0012]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体電子放出素子では、放出電流密度を向上させ
るためにはエピタキシャル成長ダイヤモンド膜や、配向
性制御されたダイヤモンド膜を用いる必要があるが、従
来のダイヤモンド砥粒などを用いた傷付け処理により、
核発生を増加させる技術では結晶配向性を制御すること
がむずかしいという問題点がある。However, in the above-mentioned conventional semiconductor electron-emitting device, it is necessary to use an epitaxially grown diamond film or a diamond film whose orientation is controlled in order to improve the emission current density. With a scratching process using diamond abrasive grains,
The technique of increasing nucleation has a problem that it is difficult to control the crystal orientation.

【００１３】本発明は上記従来の技術が有する問題点に
鑑みなされたもので、結晶配向性を有するダイヤモンド
半導体層を用いることで、高い放出電流密度を有する半
導体電子放出素子を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has as its object to provide a semiconductor electron-emitting device having a high emission current density by using a diamond semiconductor layer having crystal orientation. And

【００１４】[0014]

【課題を解決するための手段】本発明のダイヤモンド半
導体層を用いた半導体電子放出素子において、基体上
に、２nm以上の厚さのＣ軸配向グラファイト層と、結晶
配向性を有するダイヤモンド半導体層とを、順に形成し
てなるものである。In a semiconductor electron-emitting device using a diamond semiconductor layer according to the present invention, a C-axis oriented graphite layer having a thickness of 2 nm or more and a diamond semiconductor layer having crystal orientation are formed on a substrate. Are formed in order.

【００１５】また、上記半導体電子放出素子において、
結晶配向性を有するダイヤモンド半導体層がｐ型層であ
り、該ｐ型層上に、前記ダイヤモンド半導体層よりエネ
ルギーギャップの小さいｎ型半導体層を形成してなるｐ
ｎ接合型であるものと、ｎ型半導体層がダイヤモンド層
であるものと、結晶配向性を有するダイヤモンド半導体
層がｐ型層であり、該ｐ型層上にショットキー電極層を
形成してなるショットキー接合型であるものとがある。In the above-mentioned semiconductor electron-emitting device,
A diamond semiconductor layer having crystal orientation is a p-type layer, and a p-type layer formed by forming an n-type semiconductor layer having a smaller energy gap than the diamond semiconductor layer on the p-type layer.
An n-junction type, an n-type semiconductor layer being a diamond layer, and a diamond semiconductor layer having crystal orientation are a p-type layer, and a Schottky electrode layer is formed on the p-type layer. Some are Schottky junction types.

【００１６】[0016]

【作用】以下、本発明の作用を本発明をなすに際して得
た知見と共に説明する。The operation of the present invention will be described below together with the knowledge obtained when the present invention is carried out.

【００１７】本発明者は、基板前処理法について鋭意検
討した結果、基体上にＣ軸配向性グラファイト層を形成
することにより、核形成密度が大きく、平滑性のよい
｛１１１｝面配向性ダイヤモンド結晶が形成されること
を見い出した。The present inventors have conducted intensive studies on the substrate pretreatment method. As a result, by forming a C-axis oriented graphite layer on a substrate, a {111} plane oriented diamond having a high nucleation density and good smoothness was obtained. It was found that crystals formed.

【００１８】本発明のＣ軸配向性グラファイト層とは結
晶性を有するものであり、非晶質カーボン層は含まな
い。非晶質カーボンは、ダイヤモンド形成雰囲気下で
は、簡単に飛散してしまいダイヤモンド形成には役立た
ない。これに対して、結晶性を有するグラファイトは、
ダイヤモンド形成雰囲気下である程度の安定性を有し、
ダイヤモンド形成を助ける働きがある。The C-axis oriented graphite layer of the present invention has crystallinity and does not include an amorphous carbon layer. Amorphous carbon is easily scattered in a diamond formation atmosphere and is not useful for diamond formation. In contrast, crystalline graphite has
Has a certain degree of stability under a diamond forming atmosphere,
Helps diamond formation.

【００１９】本発明に用いる基体上へのＣ軸配向グラフ
ァイト形成は、特に限定されるものではないが、例えば
ＣＨ₄ 等の炭化水素を主成分とするガス雰囲気中、１気
圧下で基体を１２００℃以上に加熱するか、又はＣＨ₄
等の炭化水素ガスあるいは炭素水素ガスとＨ₂ 、Ｈｅ、
Ａｒ等の希釈ガスをプラズマ状態にして７００℃以上に
加熱した基体に吹きつける等の方法がある。The formation of the C-axis oriented graphite on the substrate used in the present invention is not particularly limited. For example, the substrate may be formed under a pressure of 1 atm in a gas atmosphere containing a hydrocarbon such as CH ₄ as a main component. C. or above or CH ₄
Hydrocarbon gas or hydrocarbon gas such as H ₂ , He,
There is a method in which a diluent gas such as Ar is put into a plasma state and sprayed onto a substrate heated to 700 ° C. or more.

【００２０】これらの方法により形成されたＣ軸配向性
グラファイト上には、公知の気相合成法により容易に
｛１１１｝面配向のダイヤモンド結晶が形成される。以
上のような｛１１１｝面配向ダイヤモンド半導体層を用
いることにより放出電流密度の大きな半導体電子放出素
子が得られる。On the C-axis oriented graphite formed by these methods, diamond crystals of {111} plane orientation are easily formed by a known vapor phase synthesis method. By using the {111} plane oriented diamond semiconductor layer as described above, a semiconductor electron-emitting device having a large emission current density can be obtained.

【００２１】本発明に用いる半導体電子放出素子は、負
の電子親和力（Negative ElectronAffinity）を用いた
もの、電子なだれ増幅（アバランシェ増幅）を用いたも
のなどいかなるものでもよい。The semiconductor electron-emitting device used in the present invention may be any device such as one using negative electron affinity (Negative Electron Affinity) and one using electron avalanche amplification (avalanche amplification).

【００２２】ここではアバランジェ増幅を用いたものを
例に説明する。Here, an example using avalanche amplification will be described.

【００２３】図３の（ａ）、（ｂ）は電子なだれ誘起層
がｎ型半導体層であるｐｎ接合型の半導体電子放出素子
におけるエネルギーバンド図である。図において、ｐは
ｐ型半導体層を示し、ｎはｎ型半導体層を示し、Ｔは低
仕事関数の材料の層を示す。FIGS. 3A and 3B are energy band diagrams of a pn junction type semiconductor electron-emitting device in which the electron avalanche-inducing layer is an n-type semiconductor layer. In the figure, p indicates a p-type semiconductor layer, n indicates an n-type semiconductor layer, and T indicates a layer of a material having a low work function.

【００２４】なお、本発明におけるｐ型及びｎ型の半導
体は、特に断らないかぎり不純物を高濃度に含んだいわ
ゆるｐ⁺ やｎ⁺ をも意味するものとする。It should be noted that the p-type and n-type semiconductors in the present invention also mean so-called p ⁺ or n ⁺ containing a high concentration of impurities unless otherwise specified.

【００２５】図３の（ａ）はｐ型ダイヤモンド層とｎ型
ダイヤモンド層とのｐｎ接合の場合を示している。FIG. 3A shows a case of a pn junction between a p-type diamond layer and an n-type diamond layer.

【００２６】図３の（ａ）に示す様に、ｐ型ダイヤモン
ド層とｎ型ダイヤモンド層との接合の間を逆バイアス
（電圧Ｖ_b ）することにより、真空順位Ｅ_vac をｐ型半
導体層の伝導帯Ｅ_c より低いエネルギー準位とすること
ができ、大きなエネルギー差ΔＥ（＝Ｅ_C −Ｅ_vac ）を
得ることができる。As shown in FIG. 3A, by applying a reverse bias (voltage V _b ) between the junction of the p-type diamond layer and the n-type diamond layer, the vacuum order E _vac is reduced to the level of the p-type semiconductor layer. The energy level can be lower than the conduction band E _c, and a large energy difference ΔE (= E _C −E _vac ) can be obtained.

【００２７】この状態で、アバランシェ増幅を起こすこ
とにより、ｐ型ダイヤモンド層においては少数キャリア
であった電子を多数生成することが可能となり、電子の
放出効率を高めることができる。また、空乏層内の電界
が電子にエネルギーを与えるために、電子がホット化さ
れて運動エネルギーが大きくなり、ｎ型ダイヤモンド層
表面の仕事関数φ_WKよりも大きなポテンシャルエネルギ
ーを持つ電子が散乱によるエネルギーロスを伴わずに表
面から飛び出すことが可能となる。In this state, by causing avalanche amplification, it becomes possible to generate a large number of electrons that were minority carriers in the p-type diamond layer, and it is possible to increase the electron emission efficiency. In addition, since the electric field in the depletion layer gives energy to the electrons, the electrons become hot and the kinetic energy increases, and the electrons having a potential energy larger than the work function φ _{WK of the} surface of the n-type diamond layer generate energy due to scattering. It is possible to jump out of the surface without loss.

【００２８】図３（ｂ）は、ｐ型ダイヤモンド層（エネ
ルギーギャップＥ_g1）とダイヤモンドよりバンドギャッ
プの小さいｎ型半導体層（エネルギーギャップＥ_g2）と
のヘテロ接合を用いた場合のエネルギーバンド図を示し
ている。FIG. 3B is an energy band diagram when a heterojunction of a p-type diamond layer (energy gap E _g1 ) and an n-type semiconductor layer (energy gap E _g2 ) having a smaller band gap than diamond is used. Is shown.

【００２９】このようなｐｎ接合型のアバランシェ増幅
を用いた電子放出素子においては、ｎ型半導体の抵抗値
を下げることにより更に発熱を低下させることができ
る。In such an electron-emitting device using pn junction type avalanche amplification, heat generation can be further reduced by lowering the resistance value of the n-type semiconductor.

【００３０】一般に、ダイヤモンドの様なバンドギャッ
プの大きい材料の場合は、伝導帯の有効状態密度が小さ
いため、半導体の抵抗率をＳｉ、Ｇｅの様に１０^-4Ω・
cm程度まで下げることは困難である。そこで、ｐ型ダイ
ヤモンド層上に、該ｐ型ダイヤモンド層よりもバンドギ
ャップの小さなｎ型半導体層を形成してｎ型半導体層の
抵抗を下げることにより、更に発熱を低下させることが
可能となり、より安定性の高い電子放出素子を得ること
ができる。In general, in the case of a material having a large band gap, such as diamond, the effective state density of the conduction band is small, so that the semiconductor has a resistivity of 10 ⁻⁴ Ω ·, such as Si or Ge.
It is difficult to reduce to about cm. Therefore, by forming an n-type semiconductor layer having a smaller band gap than the p-type diamond layer on the p-type diamond layer to lower the resistance of the n-type semiconductor layer, it is possible to further reduce heat generation. An electron emission element with high stability can be obtained.

【００３１】また、ｐ型半導体層にダイヤモンド層を用
いているため、ダイヤモンドの持つバンドギャップＥ_g1
が広いために小さな逆バイアス電位で大きなエネルギー
差ΔＥをとることができる。このため、従来の様に、ｎ
型半導体層の表面にあえて化学的に不安定なセシウム等
の低仕事関数材料の層を形成する必要がなく、化学的に
安定な比較的高い仕事関数の材料の層を形成することが
できる。ダイヤモンドのエネルギーバンドギャップＥ_g1
が５．４eVで、ホウ素を不純物とした場合のｐ型半導体
の活性化エネルギーが０．３７eVであるため、ｎ型半導
体層表面に形成される材料層の仕事関数φ_WKが５．０eV
以下であれば、比較的低い逆バイアス電圧Ｖ_b の印加で
ΔＥ＞０となり、電子放出が可能となる。Since a diamond layer is used for the p-type semiconductor layer, the band gap E _{g1 of} diamond has
Is large, a large energy difference ΔE can be obtained with a small reverse bias potential. For this reason, n
There is no need to form a layer of a low work function material such as cesium which is chemically unstable on the surface of the mold semiconductor layer, and a layer of a chemically stable material having a relatively high work function can be formed. Energy band gap E _{g1 of} diamond
Is 5.4 eV and the activation energy of the p-type semiconductor when boron is an impurity is 0.37 eV. Therefore, the work function φ _{WK of the} material layer formed on the surface of the n-type semiconductor layer is 5.0 eV.
Below this, ΔE> 0 with application of a relatively low reverse bias voltage _Vb , and electron emission becomes possible.

【００３２】つづいて、電子なだれ誘起層がショットキ
ー電極であるショットキー接合型の電子放出素子につい
て図４を参照して説明する。Next, a Schottky junction type electron-emitting device in which the electron avalanche-inducing layer is a Schottky electrode will be described with reference to FIG.

【００３３】図４は電子なだれ誘起層がショットキー電
極であるショットキー接合型の電子放出素子におけるエ
ネルギーバンド図である。図において、ｐはｐ型半導体
層を示し、Ｔはショットキー電極を示す。FIG. 4 is an energy band diagram of a Schottky junction type electron-emitting device in which the avalanche-inducing layer is a Schottky electrode. In the figure, p indicates a p-type semiconductor layer, and T indicates a Schottky electrode.

【００３４】図４に示す様に、ｐ型半導体層及び薄膜シ
ョットキー電極との接合間を逆バイアス（電圧Ｖ_b ）す
ることによって、真空準位Ｅ_VAC をｐ型半導体層の伝導
帯準位Ｅ_C より低いエネルギー準位とすることができ、
エネルギー差ΔＥ（＝Ｅ_C −Ｅ_vac ）が大きくなって電
子放出が可能となる。As shown in FIG. 4, by applying a reverse bias (voltage V _b ) between the junction between the p-type semiconductor layer and the thin-film Schottky electrode, the vacuum level E _{VAC is changed} to the conduction band level of the p-type semiconductor layer. Energy level lower than E _C ,
The energy difference ΔE (= E _C −E _vac ) increases, and electron emission becomes possible.

【００３５】この状態で、アバランシェ増幅を起こすこ
とにより、ｐ型半導体層においては少数キャリアであっ
た電子を多数生成することが可能となり、電子の放出効
率を高めることができる。また、空乏層内の電界が電子
にエネルギーを与えるために、電子がホット化されて格
子系の温度よりも運動エネルギーが大きくなり、表面の
仕事関数よりも大きなポテンシャルを持つ電子が散乱に
よるエネルギーロスを伴わずに電子放出を行わせること
が可能となる。By causing avalanche amplification in this state, it becomes possible to generate a large number of electrons that were minority carriers in the p-type semiconductor layer, and it is possible to enhance the electron emission efficiency. Also, since the electric field in the depletion layer gives energy to the electrons, the electrons become hot and the kinetic energy becomes higher than the temperature of the lattice system, and the electrons having a potential higher than the work function of the surface lose energy due to scattering. It is possible to cause the electron emission without accompanying the above.

【００３６】ｐ型層にダイヤモンドを用いた場合、その
大きなバンドギャップの故に、広い仕事関数範囲の材料
から電極を構成することにより良好なショットキー接合
を形成することができ、電極材料の仕事関数の許容範囲
を非常に広くすることができる。また、広い仕事関数の
範囲の材料からショットキー電極材料を選択することが
できるため、安定に電子放出を行い得るショットキー接
合を形成することができる。When diamond is used for the p-type layer, a good Schottky junction can be formed by forming the electrode from a material having a wide work function range due to its large band gap, and the work function of the electrode material can be improved. Can be made very wide. Further, since a Schottky electrode material can be selected from a material having a wide work function range, a Schottky junction capable of stably emitting electrons can be formed.

【００３７】本発明の、ショットキー接合型の半導体電
子放出素子に用いるショットキー電極の材料は、ｐ型ダ
イヤモンド層に対して明確にショットキー特性を示すも
のである。一般に、仕事関数φ_WKとｎ型半導体に対する
ショットキーバリアハイトφ_Bnとの間には、直線関係が
成り立っており（Physics of Semiconductor DevicesＳ
ｚｅ′ ２７４ｐ ７６（ｂ）JOHN WILEY & SONS ）、
仕事関数φ_WKが小さくなるにつれてショットキーバリア
ハイトφ_Bnは低下する。また、一般にｐ型半導体に対す
るショットキーバリアハイトφ_Bpとｎ型半導体に対する
ショットキーバリアハイトφ_Bnとの間には、ほぼφ_Bp＋
φ_Bn＝Ｅ_g ／ｑ（ｑは電荷）の関係があるため、ｐ型半
導体に対するショットキーバリアハイトφ_Bpは、φ_Bp＝
Ｅ_g ／ｑ−φ_Bnとなる。以上の様に、仕事関数の小さい
材料を用いることで、ｐ型半導体層に対して良好なショ
ットキーダイオードを構成することができる。The material of the Schottky electrode used in the Schottky junction type semiconductor electron-emitting device of the present invention clearly shows Schottky characteristics with respect to the p-type diamond layer. Generally, a linear relationship holds between the work function φ _WK and the Schottky barrier height φ _Bn for an n-type semiconductor (Physics of Semiconductor Devices S
ze '274p 76 (b) JOHN WILEY & SONS),
As work function φ _WK decreases, Schottky barrier height φ _Bn decreases. Generally, between the Schottky barrier height φ _Bp for a p-type semiconductor and the Schottky barrier height φ _Bn for an n-type semiconductor, approximately φ _Bp +
Since there is a relationship of φ _Bn = E _g / q (q is a charge), the Schottky barrier height φ _Bp for a p-type semiconductor is φ _Bp =
E _g / q−φ _Bn . As described above, by using a material having a small work function, a good Schottky diode can be formed with respect to the p-type semiconductor layer.

【００３８】[0038]

【実施例】次に本発明の実施例について図面を参照して
説明する。Next, an embodiment of the present invention will be described with reference to the drawings.

【００３９】（実施例１）本実施例では電子なだれ誘起
層がｎ型半導体層の、アバランシェ増幅を用いたｐｎ接
合型電子放出素子について図１の（ａ），（ｂ）を参照
して説明する。(Embodiment 1) In this embodiment, a pn junction type electron-emitting device using an avalanche amplification, in which an avalanche amplification layer is an n-type semiconductor layer, will be described with reference to FIGS. 1 (a) and 1 (b). I do.

【００４０】図１の（ａ）は本実施例のｐｎ接合型電子
放出素子の平面図であり、図１の（ｂ）はそのＡ−Ａ線
断面図である。FIG. 1A is a plan view of a pn junction type electron-emitting device of this embodiment, and FIG. 1B is a cross-sectional view taken along the line AA.

【００４１】図において、１０１はｐ⁺ 型半導体基板で
あり、本実施例ではＳｉ（１００）を用いた。１０２は
ｐ型ダイヤモンド層である。１０３は絶縁性選択堆積用
マスクであり、ここではＳｉＯ₂ 層を用いた。１０４
は、電子なだれ誘起層であるｎ型ダイヤモンド層であ
り、１０５はチタン（Ｔｉ）からなるオーミックコンタ
クト用電極であり、１０６は絶縁層であり、１０７は引
き出し電極である。１０８は上記ｐ⁺ 型半導体基板１０
１の裏面に蒸着したＡｌからなるオーミックコンタクト
用電極である。１０９はオーミックコンタクト用電極１
０５とオーミックコンタクト用電極１０８との間に逆バ
イアス電圧Ｖ_b を印加するための電源であり、１１０は
電極１０５と引き出し電極１０７との間に引き出し電圧
Ｖ_g を印加するための電源である。１１１は仕事関数を
低くする材料としてのＡｇ（仕事関数：４．２６eV）の
仕事関数低下材料層である。In the drawing, reference numeral 101 denotes ap ⁺ type semiconductor substrate, and in this embodiment, Si (100) was used. 102 is a p-type diamond layer. Reference numeral 103 denotes an insulating selective deposition mask, in which an SiO ₂ layer was used. 104
Is an n-type diamond layer which is an avalanche-inducing layer, 105 is an electrode for ohmic contact made of titanium (Ti), 106 is an insulating layer, and 107 is an extraction electrode. 108 is the p ⁺ type semiconductor substrate 10
No. 1 is an ohmic contact electrode made of Al deposited on the back surface. 109 is an electrode 1 for ohmic contact
A power supply for applying a reverse bias voltage V _b between the 05 and the ohmic contact electrode 108, 110 is a power supply for applying an extraction voltage V _g between the electrodes 107 and withdrawal electrode 105. Reference numeral 111 denotes a work function lowering material layer of Ag (work function: 4.26 eV) as a material for lowering the work function.

【００４２】以上の素子は、次の様な方法により製造し
た。 （１）まず、図５に示すようなイオンビーム装置を用い
て、ｐ⁺ 型半導体基板１０１上にグラファイト層（不図
示）を形成した。The above device was manufactured by the following method. (1) First, a graphite layer (not shown) was formed on the p ⁺ type semiconductor substrate 101 using an ion beam apparatus as shown in FIG.

【００４３】ここで、グラファイト層の形成方法につい
て説明する。Here, a method of forming a graphite layer will be described.

【００４４】図５に示すイオンビーム装置において、５
０１は真空槽、５０２はイオンビーム源、５０３はガス
導入口で不図示のガスボンベ及びガス流量調整器が接続
されている。５０４は排気口で不図示のターボ分子ポン
プ及びロータリポンプに接続して１０^-6Torrまで排気可
能である。５０５はイオンビームで、５０６は基板加熱
ホルダーで不図示の電源及び温度調節器で１０００℃ま
で加熱可能である。５０７は前記ｐ⁺ 型半導体基板１０
１等の基体である。In the ion beam apparatus shown in FIG.
Reference numeral 01 denotes a vacuum chamber, 502 denotes an ion beam source, and 503 denotes a gas inlet, which is connected to a gas cylinder and a gas flow controller (not shown). An exhaust port 504 is connected to a turbo molecular pump and a rotary pump (not shown) and can exhaust up to 10 ^-6 Torr. Reference numeral 505 denotes an ion beam, and reference numeral 506 denotes a substrate heating holder, which can be heated to 1000 ° C. by a power supply and a temperature controller (not shown). 507 is the p ⁺ type semiconductor substrate 10
Substrate such as No. 1.

【００４５】Ｃ軸配向グラファイト層の形成は、例え
ば、排気装置を用いて真空槽５０１を５×１０^-6Torrま
で排気した後、基体５０７を７００℃に加熱し、イオン
ビーム源５０２にメタンガスを５×１０^-4Torrの圧力で
導入し、５kVの加速電圧でビーム電流密度０．５mA/cm²
で基体５０７へメタンイオンビームを照射してイオン化
を行なう。この条件の場合、１０分間の照射で約２００
０ÅのＣ軸配向グラファイト層が形成される。The C-axis oriented graphite layer is formed by, for example, evacuating the vacuum chamber 501 to 5 × 10 ⁻⁶ Torr using an exhaust device, heating the substrate 507 to 700 ° C., and supplying methane gas to the ion beam source 502. Introduced at a pressure of 5 × 10 ^-4 Torr and a beam current density of 0.5 mA / cm ² at an acceleration voltage of 5 kV
The substrate 507 is irradiated with a methane ion beam to perform ionization. Under these conditions, irradiation for about 10 minutes results in about 200
A 0 ° C-axis oriented graphite layer is formed.

【００４６】本実施例の場合、形成条件は、基板温度７
５０℃、圧力４×１０^-4Torr、メタンガス５０SCCM導入
で加速電圧２kV、電流密度０．６mA/cm²として、２分間
の成膜で約５００ÅのＣ軸配向性グラファイト層を形成
した。 （２）次に、熱フィラメントＣＶＤ法により１μm 厚の
ｐ型ダイヤモンド層１０２を形成した。形成条件は基板
温度１０００℃、圧力１００Torr、ガス流量：２００SC
CM、ＣＨ₄ ：１SCCM、１００ppm Ｂ₂ Ｈ₆ （水素希
釈）：１SCCM、フィラメント温度：２１００℃とした。In the case of this embodiment, the formation condition is that the substrate temperature 7
At a temperature of 50 ° C., a pressure of 4 × 10 ⁻⁴ Torr, and a methane gas of 50 SCCM, an acceleration voltage of ² kV and a current density of 0.6 mA / cm ² were formed for 2 minutes to form a C-axis oriented graphite layer of about 500 °. (2) Next, a 1 μm thick p-type diamond layer 102 was formed by hot filament CVD. The formation conditions are: substrate temperature 1000 ° C., pressure 100 Torr, gas flow rate: 200 SC
CM, CH ₄ : 1 SCCM, 100 ppm B ₂ H ₆ (diluted with hydrogen): 1 SCCM, filament temperature: 2100 ° C.

【００４７】本実施例で形成したダイヤモンド結晶をＸ
線回析法により配向性の測定を行ったところ、｛１１
１｝面配向性を有する結晶であることが分かった。 （３）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にＳｉＯ₂ の絶縁性選択堆積用マス
ク１０３を形成した。 （４）次いで、ｎ型ダイヤモンド層１０４を熱フィラメ
ントＣＶＤ法により形成した。形成条件は、ガス流量を
Ｈ₂ ：２００SCCM、ＣＨ₄ １SCCM、１００ppm ｐＨ₃
（水素希釈）：５SCCMとした以外は上記（２）と同様と
した。The diamond crystal formed in this embodiment is represented by X
When the orientation was measured by the line diffraction method,
The crystal was found to have 1 plane orientation. (3) Next, a SiO ₂ insulating selective deposition mask 103 was formed at a predetermined position by a photolithography resist process. (4) Next, an n-type diamond layer 104 was formed by a hot filament CVD method. The formation conditions were as follows: gas flow rate: H ₂ : 200 SCCM, CH _{4 1} SCCM, 100 ppm pH ₃
(Hydrogen dilution): Same as (2) above except for 5 SCCM.

【００４８】ｎ型ダイヤモンド層１０４は絶縁性選択堆
積用マスク１０３上には析出せず、該絶縁性選択堆積用
マスク１０３の開口部（ｐ型ダイヤモンド層１０２の露
出部）にのみ選択的に析出した。 （５）次に、フォトリソグラフィー技術を用いてオーミ
ックコンタクト用電極１０５、仕事関数低下材料層（１
００Å厚）１１１、ＳｉＯ₂ 絶縁層１０６及びポリシリ
コン引き出し電極１０７を、いずれも所定の形状に形成
した。The n-type diamond layer 104 does not deposit on the insulating selective deposition mask 103, but selectively deposits only in the opening of the insulating selective deposition mask 103 (exposed portion of the p-type diamond layer 102). did. (5) Next, the ohmic contact electrode 105 and the work function lowering material layer (1
(Thickness of 00 mm) 111, the SiO ₂ insulating layer 106 and the polysilicon lead electrode 107 were all formed in a predetermined shape.

【００４９】以上の様にして製造した半導体電子放出素
子のオーミックコンタクト用電極１０５、１０８間に逆
バイアス電圧Ｖ_b を印加すると、ｐ型ダイヤモンド層１
０２からｎ型ダイヤモンド層１０４へ電子が注入され、
注入電子はｎ型ダイヤモンド層１０４及び仕事関数低下
材料層１１１を通り抜けて真空領域にしみ出し、更に引
き出し電極１０７とオーミックコンタクト用電極１０５
との間に引き出し電圧Ｖ_g を印加することによって電子
ｅ^-を素子外部へ放出することができた。When a reverse bias voltage _Vb is applied between the ohmic contact electrodes 105 and 108 of the semiconductor electron-emitting device manufactured as described above, the p-type diamond layer 1
02 into the n-type diamond layer 104,
The injected electrons pass through the n-type diamond layer 104 and the work function lowering material layer 111 to seep into the vacuum region, and furthermore, the extraction electrode 107 and the ohmic contact electrode 105.
It could be released into the outside of the element ^- electrons e by applying the extraction voltage V _g between.

【００５０】この時の放出電流密度は、Ｃ軸配向グラフ
ァイト層を形成せずに、上記実施例と同様にしてダイヤ
モンド層を形成した素子に比べ、約５倍と大幅に増加し
ていた。The emission current density at this time was about 5 times as large as that of the device in which the diamond layer was formed in the same manner as in the above embodiment without forming the C-axis oriented graphite layer.

【００５１】（実施例２〜８）次に、上記実施例１と同
様な工程により、グラファイト層形成時の基板温度ある
いはグラファイト層膜厚を変化させて半導体電子放出素
子を形成し（実施例２〜８）、その放出電流密度を測定
した。このときのグラファイト層形成条件とグラファイ
ト層を形成しなかった素子の放出電流密度との比較を表
１に示す。(Embodiments 2 to 8) Next, a semiconductor electron-emitting device was formed by changing the substrate temperature or the thickness of the graphite layer during the formation of the graphite layer by the same steps as in the above-mentioned Embodiment 1 (Example 2). -8), the emission current density was measured. Table 1 shows a comparison between the conditions for forming the graphite layer and the emission current density of the device without the graphite layer.

【００５２】 ◎：配向性非常に良好 ○：配向性良好 △：配向性あり ×：配向性なし ＊：グラファイト層を形成せずにダイヤモンド層を形成
した素子に対する放出電流密度比 表１からも明らかなように、グラファイト層形成温度を
７００℃以上として、一定の長さ（１００nm）のグラフ
ァイト層を形成した実施例２〜４の場合、７００℃より
低いグラファイト層形成温度（６５０℃）でグラファイ
ト層を形成した比較例１に比べて、何れも良好な放出電
流密度を得ることができた。また、グラファイト層形成
温度を一定（８００℃）として、形成するグラファイト
層の厚さを２nm〜１μｍの間で変化させた実施例５〜８
の場合、非常に良好なグラファイト層のＣ軸配向性を得
ることができ、電子放出密度に関しても、充分向上させ
ることができた。一方、形成温度が８００℃でグラファ
イト層の厚さを２mmより薄い１．５nmとした比較例２の
場合、配向性は非常に良好なものとなったが、電子放出
密度に関しては、満足するような効果を得ることができ
なかった。[0052] ◎: very good orientation ○: good orientation ：: good orientation ×: no orientation *: ratio of emission current density to device with diamond layer formed without forming graphite layer As is clear from Table 1. In the case of Examples 2 to 4 in which the graphite layer forming temperature was set to 700 ° C. or higher and the graphite layer having a constant length (100 nm) was formed, the graphite layer was formed at a graphite layer forming temperature (650 ° C.) lower than 700 ° C. In all cases, a better emission current density was obtained as compared with Comparative Example 1. Examples 5 to 8 in which the graphite layer forming temperature was kept constant (800 ° C.) and the thickness of the graphite layer to be formed was changed between 2 nm and 1 μm.
In the case of (1), a very good C-axis orientation of the graphite layer could be obtained, and the electron emission density could be sufficiently improved. On the other hand, in Comparative Example 2 in which the formation temperature was 800 ° C. and the thickness of the graphite layer was 1.5 nm, which was thinner than 2 mm, the orientation was very good, but the electron emission density was satisfactory. Effect could not be obtained.

【００５３】上述の実施例１〜８からも明らかなよう
に、Ｃ軸配向グラファイト層を形成するために基体温度
を７００℃以上、さらには７５０℃以上に加熱すること
が望ましい。Ｃ軸配向グラファイト層の厚さは、２nm以
上で、望ましくは１０nm以上１μm 以下、さらに望まし
くは５０nm以上５００nm以下である。２nm以下ではダイ
ヤモンド形成雰囲気下で飛散し、放出電流向上の効果が
十分得られず、又１μm以上の厚さにしても、前記効果
の向上はない。As is clear from the above Examples 1 to 8, it is desirable to heat the substrate to 700 ° C. or higher, more preferably 750 ° C. or higher, in order to form a C-axis oriented graphite layer. The thickness of the C-axis oriented graphite layer is 2 nm or more, preferably 10 nm or more and 1 μm or less, more preferably 50 nm or more and 500 nm or less. If the thickness is less than 2 nm, the particles are scattered in a diamond forming atmosphere, and the effect of improving the emission current cannot be sufficiently obtained. Even if the thickness is 1 μm or more, the above effect is not improved.

【００５４】グラファイト層の形成条件は、上述したよ
うな条件に限定されるものではなく、原料ガスとして、
例えばエチレン、アセチン、ベンゼン等の他の炭化水素
ガス及び炭化水素ガスにＨ₂ 、Ａｒ、Ｈｅ等の添加ガス
を導入してもよい。又、加速電圧は、０．１kVから５０
kVの範囲で選ぶことができる。The conditions for forming the graphite layer are not limited to the conditions described above.
For example, an additional gas such as H ₂ , Ar, or He may be introduced into another hydrocarbon gas such as ethylene, acetylene, benzene, or the like and a hydrocarbon gas. The accelerating voltage is 0.1 kV to 50 kV.
It can be selected in the range of kV.

【００５５】さらに、グラファイト層の形成方法は、上
述したような方法に限定されるものではなく、他の熱Ｃ
ＶＤ法、プラズマＣＶＤ法等によっても本発明を達成す
ることができる。Further, the method of forming the graphite layer is not limited to the above-described method, and other heat C may be used.
The present invention can also be achieved by a VD method, a plasma CVD method, or the like.

【００５６】上述のような実施例１〜８に示したｐｎ接
合型素子におけるｎ型半導体層はできるだけ薄くするの
が好ましく、ｎ型半導体層としてダイヤモンド層を用い
る場合には、ダイヤモンド中に不純物として窒素、リン
などの周期律表第Ｖ族の元素及びリチウムなどを添加し
て形成することができる。これらの不純物添加方法とし
ては、原料ガス中にこれらの不純物含有ガスを添加する
方法及びイオン注入法等を用いることができる。ｎ型半
導体層として、ダイヤモンド以外の半導体を用いる場合
には、ＳｉやＧｅ、更にはＩｎ、Ａｓ、Ｐ等の周期律表
第II族、第III族、第Ｖ族、第VI族の半導体材料及びこ
れらを組合わせたもの、更にはアモルファスシリコンや
アモルファスカーバイドを用いることができる。これら
の材料は１×１０²⁰atom/cm³以上の不純物を添加するこ
とが可能で、ｎ型半導体層の比抵抗値を１０^-4Ω・cm程
度と低くすることができる。It is preferable that the n-type semiconductor layer in the pn junction type devices shown in the above-described embodiments 1 to 8 is made as thin as possible. When a diamond layer is used as the n-type semiconductor layer, impurities are contained in diamond as impurities. It can be formed by adding an element of Group V of the periodic table, such as nitrogen or phosphorus, and lithium. As a method of adding these impurities, a method of adding these impurity-containing gases to the source gas, an ion implantation method, or the like can be used. When a semiconductor other than diamond is used as the n-type semiconductor layer, semiconductor materials of Group II, Group III, Group V, and Group VI such as Si, Ge, and In, As, and P are used. And a combination thereof, or amorphous silicon or amorphous carbide can be used. These materials can be added with an impurity of 1 × 10 ²⁰ atom / cm ³ or more, and the specific resistance of the n-type semiconductor layer can be reduced to about 10 ⁻⁴ Ω · cm.

【００５７】また、電子なだれ誘起層上に形成された仕
事関数低下材料層としては、ダイヤモンドのエネルギー
バンドギャップの広さ（５．４eV）から不純物元素をド
ープした場合の活性化エネルギーを減じたエネルギー以
下の仕事関数を持つ材料を使用すれば更に効率よく電子
放出を行わせることができる。不純物としてホウ素を用
いた場合に使用し得る材料としては、周期律表第１Ａ族
〜第７Ａ族、同じく第２Ｂ族〜第４Ｂ族の元素のうち
５．０eV以下の仕事関数を持つ材料、周期律表第８族、
第１Ｂ族の元素のうちＩｒ、Ｐｔ、Ａｕ等の元素、及び
ランタノイド系の元素、更に種々の金属シリサイド、金
属ホウ化物、金属炭化物の一部も使用可能である。ま
た、これら上記の元素及び材料を組合わせた材料でもよ
い。The work function lowering material layer formed on the electron avalanche-inducing layer is formed by reducing the activation energy when the impurity element is doped from the wide energy band gap of diamond (5.4 eV). If a material having the following work function is used, electron emission can be performed more efficiently. Materials that can be used when boron is used as an impurity include materials having a work function of 5.0 eV or less among the elements of Groups 1A to 7A, and Groups 2B to 4B of the periodic table; Ritsu table VIII,
Of the Group 1B elements, elements such as Ir, Pt, and Au, lanthanoid elements, and various metal silicides, metal borides, and some metal carbides can also be used. Further, a material in which these elements and materials are combined may be used.

【００５８】これらの仕事関数低下材料のうち、Ａｕ、
Ｉｒ、Ｐｄ、Ｐｔ、Ａｇ、Ｃｕ、Ｐｈ等の元素は低抵抗
で、しかもマイグレートしにくいため特に好ましい。ま
た、これらの材料は従来の半導体電子放出素子の表面に
形成されているセシウム等の仕事関数低下材料に比べて
化学的に安定であり、比較的低い真空度（１０^-3Torr程
度）でも安定して電子放出が可能である。Of these work function lowering materials, Au,
Elements such as Ir, Pd, Pt, Ag, Cu, and Ph are particularly preferable because they have low resistance and are difficult to migrate. In addition, these materials are chemically more stable than work function lowering materials such as cesium formed on the surface of a conventional semiconductor electron-emitting device, and are stable even at a relatively low vacuum (about 10 ⁻³ Torr). To emit electrons.

【００５９】これらの材料は、電子ビーム蒸着法等で極
めて制御性よく半導体上に堆積することが可能であり、
１００Å下好ましくは単原子層から数原子層の厚さに堆
積することにより、ホットエレクトロンがエネルギーを
大きく失うことなしに、これらの低仕事関数を持つ材料
を通過させることができ、安定した電子放出を行うこと
ができる。These materials can be deposited on a semiconductor with extremely controllability by an electron beam evaporation method or the like.
Depositing below 100 °, preferably from a monolayer to a few atomic layers, allows the hot electrons to pass through these low work function materials without significant loss of energy and provides a stable electron emission It can be performed.

【００６０】上述した実施例１〜８では、ｎ型層として
ダイヤモンド層を用いた場合を示したが、ｐ型ダイヤモ
ンド層よりバンドギャップの小さいｎ型半導体層を用い
ることで同様の効果を得ることができる。In the first to eighth embodiments, the case where the diamond layer is used as the n-type layer has been described. However, similar effects can be obtained by using the n-type semiconductor layer having a smaller band gap than the p-type diamond layer. Can be.

【００６１】（実施例９）次に、ショットキー接合型の
電子放出素子について、図２の（ａ），（ｂ）を参照し
て説明する。(Embodiment 9) Next, a Schottky junction type electron-emitting device will be described with reference to FIGS.

【００６２】図２の（ａ）は平面図であり、図２の
（ｂ）はそのＡ−Ａ線断面図である。FIG. 2A is a plan view, and FIG. 2B is a sectional view taken along line AA.

【００６３】図において、２０１はｐ⁺ 型半導体基板で
あり、本実施例ではＳｉ（１００）を用いた。２０２は
ｐ型ダイヤモンド層である。２０３は絶縁性選択堆積用
マスクであり、ここではＳｉＯ₂ 層を用いた。２０４は
ｐ⁺ 型ダイヤモンド層であり、２０５はショットキー電
極であり、ここではタングステン（仕事関数：４．５５
eV）を用いた。２０６は絶縁層であり、２０７は引き出
し電極である。２０８は、上記ｐ⁺ 型半導体基板２０１
の裏面にＡｌを蒸着したオーミックコンタクト用電極で
ある。２０９は、ショットキー電極２０５とオーミック
コンタクト用電極２０８との間に逆バイアス電圧Ｖ_b を
印加するための電源であり、２１０はショットキー電極
３２５と引き出し電極２０７との間に引き出し電圧Ｖ_g
を印加するための電源である。In the drawing, reference numeral 201 denotes ap ⁺ type semiconductor substrate, and in this embodiment, Si (100) was used. 202 is a p-type diamond layer. Reference numeral 203 denotes an insulating selective deposition mask, in which an SiO ₂ layer was used. 204 is a p ⁺ type diamond layer, 205 is a Schottky electrode, here tungsten (work function: 4.55)
eV) was used. 206 is an insulating layer, and 207 is a lead electrode. 208 denotes the p ⁺ type semiconductor substrate 201
Is an electrode for ohmic contact on which Al is deposited on the back surface. 209 is a power source for applying a reverse bias voltage V _b between the Schottky electrode 205 and the ohmic contact electrode 208, 210 is extraction voltage V _g between the lead electrode 207 and the Schottky electrode 325
Is a power source for applying the voltage.

【００６４】以上の素子は次の様な方法により製造し
た。 （１）まず、実施例１と同様にしてｐ⁺ 型半導体基板２
０１上にＣ軸配向性グラファイト層を１００nm形成し
た。 （２）次に、このグラファイト層上に、熱フィラメント
ＣＶＤ法により１μm厚のｐ型ダイヤモンド層２０２を
形成した。形成条件は、基板温度を１０００℃、圧力を
１００Torr、ガス流量をＨ₂ ：２００SCCM、ＣＨ₄ ：１
SCCM、１００ppmＢ₂ Ｈ₆ （水素希釈）：１SCCM、フィ
ラメント温度を２１００℃とした。The above device was manufactured by the following method. (1) First, as in the first embodiment, the p ⁺ type semiconductor substrate 2
A C-axis oriented graphite layer was formed to a thickness of 100 nm on No. 01. (2) Next, a 1 μm thick p-type diamond layer 202 was formed on the graphite layer by hot filament CVD. The formation conditions are a substrate temperature of 1000 ° C., a pressure of 100 Torr, a gas flow rate of H ₂ : 200 SCCM, and CH ₄ : 1.
SCCM, 100 ppm B ₂ H ₆ (diluted with hydrogen): 1 SCCM, filament temperature was 2100 ° C.

【００６５】本実施例で形成したダイヤモンド結晶をＸ
線回析法により、配向性の測定を行ったところ良好な
｛１１１｝面配向性を有していることが分かった。 （３）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にＳｉＯ₂ の絶縁性選択堆積用マス
ク２０３を形成した。 （４）次いで、ｐ⁺ 型ダイヤモンド層２０４を熱フィラ
メントＣＶＤ法により１０００ 厚に形成した。形成条
件は、ガス流量をＨ₂ ：２００SCCM、ＣＶＨ₄ ：１SCC
M、１００ppm Ｂ₂ Ｈ₆ （水素希釈）：５SCCMとした以
外は上記（２）と同様とした。The diamond crystal formed in this embodiment is represented by X
When the orientation was measured by a line diffraction method, it was found that the film had good {111} plane orientation. (3) Next, a SiO ₂ insulating selective deposition mask 203 was formed at a predetermined position by a photolithography resist process. (4) Next, a p ⁺ type diamond layer 204 was formed to a thickness of 1000 by a hot filament CVD method. The formation conditions are as follows: gas flow rate: H ₂ : 200 SCCM, CVH ₄ : 1 SCC
M, 100 ppm B ₂ H ₆ (diluted with hydrogen): Same as (2) above, except that 5 SCCM was used.

【００６６】このｐ⁺ 型ダイヤモンド層２０４はＳｉＯ
₂ の絶縁性選択堆積用マスク２０３上には析出せず、該
絶縁性選択堆積用マスク２０３の開口部（ｐ型ダイヤモ
ンド層２０２の露出部）にのみ選択的に析出した。 （５）次に、フォトリソグラフィー技術を用いてタング
ステンからなるショットキー電極（１００ 厚）２０
５、ＳｉＯ₂ の絶縁層２０６及びポリシリコンからなる
引き出し電極２０７を、いずれも所定の形状に形成し
た。This p ⁺ type diamond layer 204 is made of SiO
No. ₂ was not deposited on the insulating selective deposition mask 203, but was selectively deposited only on the opening of the insulating selective deposition mask 203 (exposed portion of the p-type diamond layer 202). (5) Next, using a photolithography technique, a Schottky electrode (100 thick) 20 made of tungsten is used.
5. The insulating layer 206 of SiO ₂ and the lead electrode 207 made of polysilicon were all formed in a predetermined shape.

【００６７】以上の様にして製造した半導体電子放出素
子のショットキー電極２０５とオーミックコンタクト用
電極２０８との間に逆バイアス電圧Ｖ_b を印加すると、
ｐ⁺型ダイヤモンド層２０４とショットキー電極２０５
との界面でアバランシェ増幅が生じ、生成したホットエ
レクトロンはショットキー電極２０５を通り抜けて真空
領域にしみ出し、更に引き出し電極２０７とショットキ
ー電極２０５との間に引き出し電圧Ｖ_g を印加すること
によって、電子ｅ^-を素子外部へ放出させることができ
た。When a reverse bias voltage _Vb is applied between the Schottky electrode 205 and the ohmic contact electrode 208 of the semiconductor electron-emitting device manufactured as described above,
p ⁺ type diamond layer 204 and Schottky electrode 205
By cause avalanche amplification, the generated hot electrons seeps into the vacuum region through the Schottky electrode 205, applies the extraction voltage V _g between the further lead-out electrode 207 and the Schottky electrode 205 at the interface with, electronic e ^- could be released to the outside of the device.

【００６８】このときの放出電流密度は、Ｃ軸配向グラ
ファイト層を形成せずに、上記実施例と同様にしてｐ型
ダイヤモンド層を形成した素子に比べ、約６倍と大幅に
増加していた。At this time, the emission current density was about 6 times as large as that of the device in which the p-type diamond layer was formed in the same manner as in the above embodiment without forming the C-axis oriented graphite layer. .

【００６９】以上のようなショットキー接合型の半導体
電子放出素子におけるショットキー電極の材料として
は、高温下でもマイグレートしにくい材料であり、また
ダイヤモンドのエネルギーバンドギャップの広さ（５．
４eV）から不純物元素をドープした場合の活性化エネル
ギーを減じたエネルギー以下の仕事関数を持つ材料を使
用すれば更に効率よく電子放出を行わせることができ
る。不純物としてホウ素を用いた場合に使用し得る材料
としては、周期律表第１Ａ族〜第７Ａ族、同じく第２Ｂ
族〜第４Ｂ族の元素のうち５．０eV以下の仕事関数を持
つ材料、周期律表第８族、第１Ｂ族の元素のうちＩｒ、
ｐｔ、Ａｕ等の元素、及びランタノイド系の元素、更に
種々の金属シリサイド、金属ホウ化物、金属炭化物の一
部も使用可能である。また、これら上記の元素及び材料
を組合わせた材料でもよい。The material of the Schottky electrode in the above-described Schottky junction type semiconductor electron-emitting device is a material that is difficult to migrate even at high temperatures, and has a wide energy band gap of diamond (5.
If a material having a work function equal to or less than the energy obtained by reducing the activation energy when the impurity element is doped from 4 eV) is used, electron emission can be performed more efficiently. Materials that can be used when boron is used as an impurity include Group 1A to Group 7A of the periodic table and Group 2B
A material having a work function of 5.0 eV or less among the elements of Groups IV to 4B, Ir among the elements of Groups VIII and IB of the periodic table,
Elements such as pt, Au, etc., and lanthanoid elements, as well as some of various metal silicides, metal borides, and metal carbides can be used. Further, a material in which these elements and materials are combined may be used.

【００７０】これらのショットキー電極のうち、タング
ステン、タンタル、モリブデン等の高融点金属や種々の
金属シリサイド、金属ホウ化物、金属炭化物等は、従来
の半導体電子放出素子の表面に形成されているセシウム
等の低仕事関数材料に比べて化学的に安定であり、また
ｐｄ、ｐｔ、Ａｕ、Ｉｒ、Ａｇ、Ｃｕ、ｐｈ等は低抵抗
で、しかもマイグレートしにくいため好適に用いられ、
比較的低い真空度（１０^-3Torr程度）でも安定して電子
放出が可能である。Among these Schottky electrodes, refractory metals such as tungsten, tantalum and molybdenum, various metal silicides, metal borides, metal carbides and the like are formed of cesium formed on the surface of a conventional semiconductor electron-emitting device. It is chemically stable as compared with low work function materials such as pd, pt, Au, Ir, Ag, Cu, ph, etc.
Electrons can be stably emitted even at a relatively low degree of vacuum (about 10 ⁻³ Torr).

【００７１】これらの材料の仕事関数は１．５〜５．０
eV程度であり、全てｐ型半導体層に対して良好なショッ
トキー電極となる。これらのショットキー電極材料は、
電子ビーム蒸着等で極めて制御性よく半導体上に堆積す
ることが可能であり、１０００ 以下、より好ましくは
５００Å以下の厚さに堆積することによりショットキー
接合近傍で発生したホットエレクトロンを、エネルギー
を大きく失うことなくショットキー電極を通過させるこ
とができ、安定した電子放出を行うことが可能となる。The work functions of these materials are 1.5 to 5.0.
It is about eV, and all are good Schottky electrodes for the p-type semiconductor layer. These Schottky electrode materials
It is possible to deposit on a semiconductor with extremely controllability by electron beam evaporation or the like. By depositing to a thickness of 1000 or less, more preferably 500 ° or less, the hot electrons generated near the Schottky junction can be increased in energy. The Schottky electrode can be passed without loss, and stable electron emission can be performed.

【００７２】以上述べたショットキー電極を用いること
により、良好なショットキー接合型の半導体電子放出素
子が得られる。By using the above-described Schottky electrode, a good Schottky junction type semiconductor electron-emitting device can be obtained.

【００７３】上述した各実施例１〜９に示した半導体電
子放出素子におけるｐ型ダイヤモンド層の形成には、公
知の熱フィラメントＣＶＤ法、マイクロ波プラズマＣＶ
Ｄ法、有磁場マイクロ波プラズマＣＶＤ法、直流プラズ
マＣＶＤ法、ＲＦプラズマＣＶＤ法、燃焼炎法等の気相
合成法を用いることができる。The formation of the p-type diamond layer in the semiconductor electron-emitting device shown in each of the above-described Examples 1 to 9 is performed by a known hot filament CVD method or microwave plasma CV.
Gas phase synthesis methods such as D method, magnetic field microwave plasma CVD method, direct current plasma CVD method, RF plasma CVD method, and combustion flame method can be used.

【００７４】炭素原料としては、メタン、エタン、エチ
レン、アセチレン等の炭化水素ガス及びアルコール、ア
セトン等の液体有機化合物、一酸化炭素などを用いるこ
とができ、さらに適宜、水素、酸素、塩素、フッ素を含
むガスを添加することができる。As the carbon raw material, hydrocarbon gases such as methane, ethane, ethylene and acetylene, liquid organic compounds such as alcohol and acetone, carbon monoxide and the like can be used. Further, hydrogen, oxygen, chlorine, fluorine and the like can be appropriately used. Can be added.

【００７５】又、ｐ型ダイヤモンド層の作成のための不
純物としては、ホウ素などの周期律表第III 族の元素を
用いることができる。ホウ素の添加方法としては、原料
ガス中にホウ素含有化合物を添加する方法及びイオン注
入法等を用いることができる。As an impurity for forming the p-type diamond layer, an element of Group III of the periodic table such as boron can be used. As a method of adding boron, a method of adding a boron-containing compound to a raw material gas, an ion implantation method, or the like can be used.

【００７６】[0076]

【発明の効果】以上説明したように、本発明によれば下
記のような効果を奏する。As described above, according to the present invention, the following effects can be obtained.

【００７７】（１）基体上にＣ軸配向性グラファイト層
を形成することにより、その上層に、核形成密度が大き
く、平滑性のよい｛１１１｝面配向性ダイヤモンド層を
容易に形成することができ、それによって、放出電流密
度を向上させることができる。(1) By forming a C-axis oriented graphite layer on a substrate, a {111} plane oriented diamond layer having a high nucleation density and a good smoothness can be easily formed thereon. And thereby the emission current density can be improved.

【００７８】（２）ｐｎ接合型の素子において、ｐ型層
としてダイヤモンド層を用いることにより、熱伝導性に
優れ、放熱により素子の局所的発熱が少なく安定した電
子放出特性を得ることができるとともに、素子の寿命が
長くなる。(2) In a pn junction type device, by using a diamond layer as the p-type layer, it is possible to obtain stable electron emission characteristics with excellent heat conductivity, little local heat generation of the device due to heat dissipation, and the like. As a result, the life of the device is prolonged.

【００７９】（３）ｐｎ接合型の素子において、ｐ型層
であるダイヤモンド層よりエネルギーギャップの小さい
ｎ型半導体層を用いることにより、より小さな逆バイア
ス電圧で電子放出が可能となるとともに、発熱を低下さ
せることができ、安定性の高い電子放出が可能となる。(3) In the pn junction type element, by using an n-type semiconductor layer having an energy gap smaller than that of the p-type diamond layer, electrons can be emitted with a smaller reverse bias voltage and heat is generated. Electron emission with high stability.

【００８０】（４）ｐｎ接合型の素子において、ｐ型層
およびｎ型層を共にダイヤモンド層で形成することによ
り、接合界面でのエネルギーバンドの結合がスムーズで
電子の散乱が少なく良好な電子放出特性が得られる。(4) In a pn junction type device, since both the p-type layer and the n-type layer are formed of a diamond layer, energy band coupling at the junction interface is smooth, electron scattering is small, and good electron emission is achieved. Characteristics are obtained.

【００８１】（５）ショットキー接合型の素子におい
て、ダイヤモンド半導体層をｐ型層にすることにより、
ショットキー電極として用いる材料の選択範囲が広が
り、より安定した電子放出を行ない得るショットキー接
合を形成することが可能となる。 （６）本発明の半導体電子放出素子を用いることによ
り、信頼性の高いディスプレイ、ＥＢ（エレクトロンビ
ーム）描画装置、真空管、電子線プリンター、メモリな
どを提供することができる。(5) In the Schottky junction type device, the diamond semiconductor layer is changed to a p-type layer,
The selection range of the material used for the Schottky electrode is widened, and a Schottky junction capable of performing more stable electron emission can be formed. (6) By using the semiconductor electron-emitting device of the present invention, a highly reliable display, an EB (electron beam) drawing apparatus, a vacuum tube, an electron beam printer, a memory, and the like can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の半導体電子放出素子の一実施例を示す
図であり、（ａ）は平面図であり，（ｂ）はそのＡ−Ａ
線断面図である。FIG. 1 is a view showing one embodiment of a semiconductor electron-emitting device according to the present invention, wherein FIG. 1 (a) is a plan view and FIG.
It is a line sectional view.

【図２】本発明の半導体電子放出素子の他の実施例を示
す図であり、（ａ）は平面図であり，（ｂ）はそのＡ−
Ａ線断面図である。FIGS. 2A and 2B are diagrams showing another embodiment of the semiconductor electron-emitting device of the present invention, wherein FIG. 2A is a plan view and FIG.
FIG. 3 is a sectional view taken along line A.

【図３】ｐｎ接合型電子放出素子のエネルギーバンドの
一例を示す図であり、（ａ）はｐ型ダイヤモンドとｎ型
ダイヤモンドによるｐｎ接合型の半導体電子放出素子に
おけるエネルギーバンドの模式図であり、（ｂ）はヘテ
ロｐｎ接合型の半導体電子放出素子におけるエネルギー
バンドの模式図である。FIG. 3 is a diagram showing an example of an energy band of a pn junction type electron-emitting device. FIG. 3 (a) is a schematic diagram of an energy band of a pn junction type semiconductor electron-emitting device using p-type diamond and n-type diamond. (B) is a schematic diagram of an energy band in a hetero pn junction type semiconductor electron-emitting device.

【図４】ショットキー接合型の半導体電子放出素子にお
けるエネルギーバンドの一例を示す模式図である。FIG. 4 is a schematic diagram showing an example of an energy band in a Schottky junction type semiconductor electron-emitting device.

【図５】Ｃ軸配向グラファイト層形成に用いたイオンビ
ーム装置の一例を示す図である。FIG. 5 is a diagram showing an example of an ion beam device used for forming a C-axis oriented graphite layer.

【符号の説明】[Explanation of symbols]

１０１、２０１ ｐ⁺ 型半導体基板 １０２、２０２ ｐ型ダイヤモンド層 １０３、２０３ 絶縁性選択堆積用マスク １０４ ｎ型ダイヤモンド層 １０５、１０８、２０８ オーミックコンタクト用電
極 １０６，２０６ 絶縁層 １０７、２０７ 引き出し電極 １０９，１１０，２０９，２１０ 電源 １１１ 仕事関数低下材料層 ２０４ ｐ⁺ 型ダイヤモンド層 ２０５ ショットキー電極 ５０１ 真空槽 ５０２ イオンビーム源 ５０３ ガス導入口 ５０４ 排気口 ５０５ イオンビーム ５０６ 基板加熱ホルダ ５０７ 基体101, 201 p ⁺ type semiconductor substrate 102, 202 p-type diamond layer 103, 203 Insulating selective deposition mask 104 n-type diamond layer 105, 108, 208 Ohmic contact electrode 106, 206 Insulating layer 107, 207 Extraction electrode 109, 110, 209, 210 Power supply 111 Work function lowering material layer 204 p ⁺ type diamond layer 205 Schottky electrode 501 Vacuum chamber 502 Ion beam source 503 Gas inlet 504 Exhaust port 505 Ion beam 506 Substrate heating holder 507 Base

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ダイヤモンド半導体層を用いた半導体電
子放出素子において、基体上に、２nm以上の厚さのＣ軸
配向グラファイト層と、結晶配向性を有するダイヤモン
ド半導体層とを、順に形成してなることを特徴とする半
導体電子放出素子。In a semiconductor electron-emitting device using a diamond semiconductor layer, a C-axis oriented graphite layer having a thickness of 2 nm or more and a diamond semiconductor layer having crystal orientation are sequentially formed on a substrate. A semiconductor electron-emitting device comprising: 【請求項２】 結晶配向性を有するダイヤモンド半導体
層がｐ型層であり、該ｐ型層上に、前記ダイヤモンド半
導体層よりエネルギーギャップの小さいｎ型半導体層を
形成してなるｐｎ接合型であることを特徴とする請求項
１記載の半導体電子放出素子。2. A diamond semiconductor layer having crystal orientation is a p-type layer, and is a pn junction type in which an n-type semiconductor layer having a smaller energy gap than the diamond semiconductor layer is formed on the p-type layer. The semiconductor electron-emitting device according to claim 1, wherein: 【請求項３】 ｎ型半導体層がダイヤモンド層であるこ
とを特徴とする請求項２記載の半導体電子放出素子。3. The semiconductor electron-emitting device according to claim 2, wherein the n-type semiconductor layer is a diamond layer. 【請求項４】 結晶配向性を有するダイヤモンド半導体
層がｐ型層であり、該ｐ型層上にショットキー電極層を
形成してなるショットキー接合型であることを特徴とす
る請求項１記載の半導体電子放出素子。4. The Schottky junction type wherein a diamond semiconductor layer having crystal orientation is a p-type layer and a Schottky electrode layer is formed on the p-type layer. Semiconductor electron-emitting device.