JP2718384B2 - 画像復元装置 - Google Patents
画像復元装置Info
- Publication number
- JP2718384B2 JP2718384B2 JP30860694A JP30860694A JP2718384B2 JP 2718384 B2 JP2718384 B2 JP 2718384B2 JP 30860694 A JP30860694 A JP 30860694A JP 30860694 A JP30860694 A JP 30860694A JP 2718384 B2 JP2718384 B2 JP 2718384B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- image signal
- interpolation
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、１フィールド分の画像
信号を複数のブロックに分割し、各ブロック毎に符号化
処理を施すことにより形成される伝送画像信号を順次入
力し、入力された伝送画像信号から元の画像信号を復元
する画像復元装置に関する。
信号を複数のブロックに分割し、各ブロック毎に符号化
処理を施すことにより形成される伝送画像信号を順次入
力し、入力された伝送画像信号から元の画像信号を復元
する画像復元装置に関する。
【０００２】
【従来の技術】この種の従来の再生装置の構成を図４に
示す。記録媒体、例えばビデオテープからの再生信号は
入力端子１０からデータ再生回路１２に印加される。デ
ータ再生回路１２は再生信号中のシンクコード（同期コ
ード）を検出し、このシンクコードに同期したクロック
に従って全データを再生する。データ再生回路１２で再
生されたデータは、誤り訂正（ＥＣＣ）回路１４に印加
され、周知のように、符号誤りの訂正が行なわれ後段の
データ分離回路１６に入力される。データ分離回路１６
では、再生データ中のアドレスデータをメモリ制御回路
２０に供給し、画像データをフレームメモリ１８に供給
する。
示す。記録媒体、例えばビデオテープからの再生信号は
入力端子１０からデータ再生回路１２に印加される。デ
ータ再生回路１２は再生信号中のシンクコード（同期コ
ード）を検出し、このシンクコードに同期したクロック
に従って全データを再生する。データ再生回路１２で再
生されたデータは、誤り訂正（ＥＣＣ）回路１４に印加
され、周知のように、符号誤りの訂正が行なわれ後段の
データ分離回路１６に入力される。データ分離回路１６
では、再生データ中のアドレスデータをメモリ制御回路
２０に供給し、画像データをフレームメモリ１８に供給
する。
【０００３】メモリ制御回路２０はデータ分離回路１６
で分離されたアドレスデータに従い各画像データをフレ
ームメモリ１８に書き込んでいく。また、各画像データ
に対応するエラーフラグがＥＣＣ回路１４からメモリ制
御回路２０に供給されており、ＥＣＣ回路１４で訂正で
きなかった画像データのフレームメモリへの書込みを行
なわない構成としている。即ち、メモリ制御回路２０は
データ分離回路１６からのアドレスデータにより書込み
アドレスを発生し、ＥＣＣ回路１４からのエラーフラグ
によって書込みイネーブル信号を発生する。
で分離されたアドレスデータに従い各画像データをフレ
ームメモリ１８に書き込んでいく。また、各画像データ
に対応するエラーフラグがＥＣＣ回路１４からメモリ制
御回路２０に供給されており、ＥＣＣ回路１４で訂正で
きなかった画像データのフレームメモリへの書込みを行
なわない構成としている。即ち、メモリ制御回路２０は
データ分離回路１６からのアドレスデータにより書込み
アドレスを発生し、ＥＣＣ回路１４からのエラーフラグ
によって書込みイネーブル信号を発生する。
【０００４】フレームメモリ１８からの読出しは、所定
の順序でフレーム周期で行なわれ、端子２２から再生デ
ィジタル画像信号が得られることになる。この時、エラ
ーの発生した画素のデータはフレームメモリ１８に書き
込まれないので、以前にフレームメモリ１８内の同一ア
ドレスに書き込まれた画素のデータが読み出される。ア
ドレスデータは画素の画面上の位置に対応して定められ
ているので、結局誤りの発生した（訂正不能）画素は過
去の画面中の同一位置の画素によって置換されることに
なる。即ち、フレーム間補間を行なっていることにな
る。
の順序でフレーム周期で行なわれ、端子２２から再生デ
ィジタル画像信号が得られることになる。この時、エラ
ーの発生した画素のデータはフレームメモリ１８に書き
込まれないので、以前にフレームメモリ１８内の同一ア
ドレスに書き込まれた画素のデータが読み出される。ア
ドレスデータは画素の画面上の位置に対応して定められ
ているので、結局誤りの発生した（訂正不能）画素は過
去の画面中の同一位置の画素によって置換されることに
なる。即ち、フレーム間補間を行なっていることにな
る。
【０００５】一方、近年高能率符号化の１手法として、
所謂ブロック符号化が提案されている。これは（ｎ×
ｍ）個の画素マトリクス（ｎ，ｍは２以上の整数）より
なる画素ブロック内で各画素の相関性が高いことを利用
し、この画素ブロック毎に高能率符号化を行なうという
ものである。このブロック符号化の一例としては、特開
昭６２−１５１０９０号に開示されているように、各画
素ブロックの全画素中の最大値と最小値及びこれらの間
で各画素を量子化した量子化データに変換するものがあ
る。
所謂ブロック符号化が提案されている。これは（ｎ×
ｍ）個の画素マトリクス（ｎ，ｍは２以上の整数）より
なる画素ブロック内で各画素の相関性が高いことを利用
し、この画素ブロック毎に高能率符号化を行なうという
ものである。このブロック符号化の一例としては、特開
昭６２−１５１０９０号に開示されているように、各画
素ブロックの全画素中の最大値と最小値及びこれらの間
で各画素を量子化した量子化データに変換するものがあ
る。
【０００６】このようなブロック符号化は誤りの伝搬が
各画素ブロック内に抑えられる点で非常に有効な高能率
符号化方法であるといえる。
各画素ブロック内に抑えられる点で非常に有効な高能率
符号化方法であるといえる。
【０００７】
【発明が解決しようとする課題】ところで、このブロッ
ク符号化により符号化された画像データを記録媒体から
再生する場合、画素ブロック単位で復元が不能になるこ
とが多い。これは例えば、上述の最大値、最小値などの
データや、各画素ブロックの画面上の位置を示すアドレ
スデータ等に誤りが発生すると、ブロック内の全ての画
素が復元不能になるからである。そのため、画面上で復
元できない領域がどうしても広くなってしまう。
ク符号化により符号化された画像データを記録媒体から
再生する場合、画素ブロック単位で復元が不能になるこ
とが多い。これは例えば、上述の最大値、最小値などの
データや、各画素ブロックの画面上の位置を示すアドレ
スデータ等に誤りが発生すると、ブロック内の全ての画
素が復元不能になるからである。そのため、画面上で復
元できない領域がどうしても広くなってしまう。
【０００８】従って、このようにブロック符号化された
画像データを記録媒体から再生するに際して第６図の再
生回路で補間を行なおうとすると、画面上の同一位置が
長い期間再生されない可能性が高くなり、画質の劣化を
招く。特に、記録時と異なる速度で再生する場合には、
この原因による画質劣化の発生が頻繁になってしまう。
画像データを記録媒体から再生するに際して第６図の再
生回路で補間を行なおうとすると、画面上の同一位置が
長い期間再生されない可能性が高くなり、画質の劣化を
招く。特に、記録時と異なる速度で再生する場合には、
この原因による画質劣化の発生が頻繁になってしまう。
【０００９】そこで本発明は、伝送画像信号から元の画
像信号を復元するに際し、復元不能なブロックの存在に
伴う画質劣化を最小限に抑え、良好な画像を復元するこ
とができる画像復元装置を提供することを目的とする。
像信号を復元するに際し、復元不能なブロックの存在に
伴う画質劣化を最小限に抑え、良好な画像を復元するこ
とができる画像復元装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る画像復元装
置は、１フィールド分の画像信号を複数のブロックに分
割し、各ブロック毎に符号化処理を施すことにより形成
される伝送画像信号を順次入力し、入力された伝送画像
信号から元の画像信号を復元する装置であって、伝送画
像信号を各ブロック毎に入力する入力手段と、前記入力
手段により入力される伝送画像信号から元の画像信号を
復元することができるか否かを各ブロック毎に判定する
判定手段と、前記入力手段により入力される伝送画像信
号から元の画像信号を復元する際に、前記判定手段にお
いて復元可能と判定されたブロックについては補間処理
を行なわずに入力される伝送画像信号から元の画像信号
を復元し、復元不能と判定されたブロックについては、
当該復元不能と判定されたブロックを含む画面以外の画
面のブロックのデータを用いることにより得られる補間
データによって当該復元不能と判定されたブロックのデ
ータの補間を行なう処理であるフィールド間補間処理
か、或は当該復元不能と判定されたブロックを含む画面
において当該復元不能と判定されたブロック以外のブロ
ックのデータを用いることにより得られる補間データに
よって当該復元不能と判定されたブロックのデータの補
間を行なう処理であるフィールド内補間処理かの何れか
一方に従って補間処理を行なう復元手段とを備えること
を特徴とする。
置は、１フィールド分の画像信号を複数のブロックに分
割し、各ブロック毎に符号化処理を施すことにより形成
される伝送画像信号を順次入力し、入力された伝送画像
信号から元の画像信号を復元する装置であって、伝送画
像信号を各ブロック毎に入力する入力手段と、前記入力
手段により入力される伝送画像信号から元の画像信号を
復元することができるか否かを各ブロック毎に判定する
判定手段と、前記入力手段により入力される伝送画像信
号から元の画像信号を復元する際に、前記判定手段にお
いて復元可能と判定されたブロックについては補間処理
を行なわずに入力される伝送画像信号から元の画像信号
を復元し、復元不能と判定されたブロックについては、
当該復元不能と判定されたブロックを含む画面以外の画
面のブロックのデータを用いることにより得られる補間
データによって当該復元不能と判定されたブロックのデ
ータの補間を行なう処理であるフィールド間補間処理
か、或は当該復元不能と判定されたブロックを含む画面
において当該復元不能と判定されたブロック以外のブロ
ックのデータを用いることにより得られる補間データに
よって当該復元不能と判定されたブロックのデータの補
間を行なう処理であるフィールド内補間処理かの何れか
一方に従って補間処理を行なう復元手段とを備えること
を特徴とする。
【００１１】
【作用】上述のように構成することにより、復元不能と
判定されたブロックに対して、最適な補間処理に従って
補間処理を行なうことができるので、極めて良好な画像
を復元することが可能となる。
判定されたブロックに対して、最適な補間処理に従って
補間処理を行なうことができるので、極めて良好な画像
を復元することが可能となる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１３】図１は本発明の一実施例の構成ブロック図
を示す。図４と同じ構成要素には同じ符号を付してあ
る。１５はＥＣＣ回路１４からのエラーフラグに基づい
て各画素ブロックが復元可能か否かを示すブロックエラ
ーフラグを発生するブロックエラー検出回路である。本
実施例の再生装置で再生する１ブロック分のデータフォ
ーマットを図２に示す。図２において、ｓｙｎｃはシン
クコード、ＩＤはブロックアドレスデータを含む付加コ
ード、ｍｉｎは最小値、ｍａｘは最大値、ｄ１〜ｄ９は
各画素の量子化コードを示す。ブロックエラー検出回路
１５はＥＣＣ回路１４からのエラーフラグがＩＤ，ｍｉ
ｎ，ｍａｘの何れかについて立っていれば、そのブロッ
クが再生不能であることを示すブロックエラーフラグを
立てる。
を示す。図４と同じ構成要素には同じ符号を付してあ
る。１５はＥＣＣ回路１４からのエラーフラグに基づい
て各画素ブロックが復元可能か否かを示すブロックエラ
ーフラグを発生するブロックエラー検出回路である。本
実施例の再生装置で再生する１ブロック分のデータフォ
ーマットを図２に示す。図２において、ｓｙｎｃはシン
クコード、ＩＤはブロックアドレスデータを含む付加コ
ード、ｍｉｎは最小値、ｍａｘは最大値、ｄ１〜ｄ９は
各画素の量子化コードを示す。ブロックエラー検出回路
１５はＥＣＣ回路１４からのエラーフラグがＩＤ，ｍｉ
ｎ，ｍａｘの何れかについて立っていれば、そのブロッ
クが再生不能であることを示すブロックエラーフラグを
立てる。
【００１４】データ分離回路１６はＥＣＣ回路１４から
のデータを受け、ブロックアドレスデータをメモリ制御
回路２１に、画像データをブロック復号回路１７に夫々
印加する。ブロック復号回路１７は、ブロック単位で復
号画素データを出力する。メモリ制御回路２１はデータ
分離回路１６からのブロックアドレスデータに基づいて
フレームメモリ１８への各画素ブロックの復号画素デー
タの書込アドレスを決定すると共に、ブロックエラー検
出回路１５の出力するブロックエラーフラグにより該当
するブロックの復号画素データをフレームメモリ１８に
書き込むか否かを決定する。
のデータを受け、ブロックアドレスデータをメモリ制御
回路２１に、画像データをブロック復号回路１７に夫々
印加する。ブロック復号回路１７は、ブロック単位で復
号画素データを出力する。メモリ制御回路２１はデータ
分離回路１６からのブロックアドレスデータに基づいて
フレームメモリ１８への各画素ブロックの復号画素デー
タの書込アドレスを決定すると共に、ブロックエラー検
出回路１５の出力するブロックエラーフラグにより該当
するブロックの復号画素データをフレームメモリ１８に
書き込むか否かを決定する。
【００１５】フレームメモリ１８からはブロック単位で
ラスター走査順に各フレームの画像が読み出されるが、
この時復元不能であった画素ブロックについては過去の
画面の復元画素データが出力される。
ラスター走査順に各フレームの画像が読み出されるが、
この時復元不能であった画素ブロックについては過去の
画面の復元画素データが出力される。
【００１６】ブロックエラー検出回路１５からのブロッ
クエラーフラグはフラグメモリ２６にも供給される。ア
ドレス制御回路２４はデータ分離回路１６からのブロッ
クアドレスデータに従い、このブロックエラーフラグの
フラグメモリ２６への書込アドレスを決定する。フラグ
メモリ２６は各エラーフラグをフレームメモリ１８から
の読み出し順に従って読み出し、バッファ（ＢＦ）２８
によりフレームメモリ１８からのデータとタイミングを
合致させる。
クエラーフラグはフラグメモリ２６にも供給される。ア
ドレス制御回路２４はデータ分離回路１６からのブロッ
クアドレスデータに従い、このブロックエラーフラグの
フラグメモリ２６への書込アドレスを決定する。フラグ
メモリ２６は各エラーフラグをフレームメモリ１８から
の読み出し順に従って読み出し、バッファ（ＢＦ）２８
によりフレームメモリ１８からのデータとタイミングを
合致させる。
【００１７】３０はフレームメモリ１８から出力される
画素データを１フレームの期間遅延させるフレーム遅延
回路であり、動き検出回路３２はフレーム遅延回路３０
の出力する画素データとフレームメモリ１８からの画素
データとの差をとり、これをブロック毎に合計する。そ
して、この合計値が所定値以下ならこの画素ブロックに
ついては動き無しとして、ローレベル（”０”）の出力
を発生し、所定値以上なら動き有りとしてハイレベ
ル（”１”）の出力を発生する。このデータを以下ブロ
ック動きデータと称する。ブロック動きデータはＢＦ３
４にて後段の遅延回路（ＤＬ）４４の出力する画素ブロ
ックに対応するようタイミングを調整される。
画素データを１フレームの期間遅延させるフレーム遅延
回路であり、動き検出回路３２はフレーム遅延回路３０
の出力する画素データとフレームメモリ１８からの画素
データとの差をとり、これをブロック毎に合計する。そ
して、この合計値が所定値以下ならこの画素ブロックに
ついては動き無しとして、ローレベル（”０”）の出力
を発生し、所定値以上なら動き有りとしてハイレベ
ル（”１”）の出力を発生する。このデータを以下ブロ
ック動きデータと称する。ブロック動きデータはＢＦ３
４にて後段の遅延回路（ＤＬ）４４の出力する画素ブロ
ックに対応するようタイミングを調整される。
【００１８】図３は本実施例の補間回路の動作を説明す
るための図で、図中各正方形は１つの画素ブロックを示
し、図中の配置は各画面上での配置を示す。今、フレー
ムメモリ１８が画素ブロックBi,j+1のデータを出力して
いるとすると、ＤＬ４４，４６は夫々画素ブロック
Bi,j，Bi,j-1の画素データを出力するよう遅延時間が設
定されている。またこの時、ＢＦ２８は画素ブロックB
i,j+1のブロックエラーフラグを出力し、ＤＬ３８，４
０は画素ブロックBi,j，Bi,j-1のブロックエラーフラグ
を出力するよう遅延時間が設定されている。更に、この
時ＢＦ３４は画素ブロックBi,jのブロック動きデータを
出力し、ＤＬ３６は画素ブロックBi,j-1のブロック動き
データを出力するよう遅延時間が設定されている。
るための図で、図中各正方形は１つの画素ブロックを示
し、図中の配置は各画面上での配置を示す。今、フレー
ムメモリ１８が画素ブロックBi,j+1のデータを出力して
いるとすると、ＤＬ４４，４６は夫々画素ブロック
Bi,j，Bi,j-1の画素データを出力するよう遅延時間が設
定されている。またこの時、ＢＦ２８は画素ブロックB
i,j+1のブロックエラーフラグを出力し、ＤＬ３８，４
０は画素ブロックBi,j，Bi,j-1のブロックエラーフラグ
を出力するよう遅延時間が設定されている。更に、この
時ＢＦ３４は画素ブロックBi,jのブロック動きデータを
出力し、ＤＬ３６は画素ブロックBi,j-1のブロック動き
データを出力するよう遅延時間が設定されている。
【００１９】ＤＬ４４の出力する画素データはスイッチ
４８のＡ端子に供給され、ＤＬ４６の出力する画素デー
タとフレームメモリ１８の出力する画素データとの平均
値が演算器４７で求められる。従って、スイッチ４８の
Ａ端子に画素ブロックBi,jの画素データが供給されてい
る時、スイッチ４８のＢ端子には画素ブロックBi,j-1の
画素データと画素ブロックBi,j+1の画素データとの平均
値となる。即ち画素ブロックBi,jが再生不能である時、
画素ブロックBi,jの全画素データをＤＬ４４が出力中、
スイッチ４８をＢ端子側に接続してやれば、画素ブロッ
クBi,j-1とBi,j+1とでフレーム内補間が行なえることに
なる。
４８のＡ端子に供給され、ＤＬ４６の出力する画素デー
タとフレームメモリ１８の出力する画素データとの平均
値が演算器４７で求められる。従って、スイッチ４８の
Ａ端子に画素ブロックBi,jの画素データが供給されてい
る時、スイッチ４８のＢ端子には画素ブロックBi,j-1の
画素データと画素ブロックBi,j+1の画素データとの平均
値となる。即ち画素ブロックBi,jが再生不能である時、
画素ブロックBi,jの全画素データをＤＬ４４が出力中、
スイッチ４８をＢ端子側に接続してやれば、画素ブロッ
クBi,j-1とBi,j+1とでフレーム内補間が行なえることに
なる。
【００２０】次に、スイッチ４８の制御について説明す
る。アンドゲート４２はＢＦ２８の出力が”０”、ＤＬ
３８の出力が”０”、更にＢＦ３４の出力が”１”とい
う条件で、ハイレベルの出力を行ない、スイッチ４８を
Ｂ端子に接続する。即ち画素ブロックBi,jについてフレ
ーム内補間を行なうのは、画素ブロックBi,jが再生不能
で、且つ画素ブロックBi,j-1及びBi,j+1が共に再生可能
で、更に画素ブロックBi,jに動きが発生している場合に
限られる。
る。アンドゲート４２はＢＦ２８の出力が”０”、ＤＬ
３８の出力が”０”、更にＢＦ３４の出力が”１”とい
う条件で、ハイレベルの出力を行ない、スイッチ４８を
Ｂ端子に接続する。即ち画素ブロックBi,jについてフレ
ーム内補間を行なうのは、画素ブロックBi,jが再生不能
で、且つ画素ブロックBi,j-1及びBi,j+1が共に再生可能
で、更に画素ブロックBi,jに動きが発生している場合に
限られる。
【００２１】ただし、ブロック動きデータについては、
画素ブロックBi,jが再生不能の場合にはブロック動きデ
ータが得られないので、ＤＬ３８の出力によりスイッチ
３５をＹ側に接続することで、画素ブロックBi,j-1につ
いてのブロック動きデータを用いる。
画素ブロックBi,jが再生不能の場合にはブロック動きデ
ータが得られないので、ＤＬ３８の出力によりスイッチ
３５をＹ側に接続することで、画素ブロックBi,j-1につ
いてのブロック動きデータを用いる。
【００２２】今、画素ブロックBi,jが再生不能で動きが
有り、且つ画素ブロックBi,j-1及びBi,j+1が再生可能で
あれば、これら上下の画素ブロックを用い画素ブロック
Bi,jに良好にフレーム内補間できる。また再生不能ブロ
ックに動きが無い時には、フレームメモリ１８から出力
される前画面の同一位置の画素ブロックをそのまま用い
ることにより、極めて自然なフレーム間補間が可能であ
り、上述のごとき構成によれば、動きの有無、再生不能
ブロックの数にかかわらず最も望ましい補間が可能とな
っている。こうして得られたスイッチ４８の出力は走査
変換回路５０でラスター走査信号に変換され、出力端子
５２から出力される。
有り、且つ画素ブロックBi,j-1及びBi,j+1が再生可能で
あれば、これら上下の画素ブロックを用い画素ブロック
Bi,jに良好にフレーム内補間できる。また再生不能ブロ
ックに動きが無い時には、フレームメモリ１８から出力
される前画面の同一位置の画素ブロックをそのまま用い
ることにより、極めて自然なフレーム間補間が可能であ
り、上述のごとき構成によれば、動きの有無、再生不能
ブロックの数にかかわらず最も望ましい補間が可能とな
っている。こうして得られたスイッチ４８の出力は走査
変換回路５０でラスター走査信号に変換され、出力端子
５２から出力される。
【００２３】なお、上述の実施例において、フレーム内
補間法としては上下の画素ブロックの平均値の画素ブロ
ックを用い、フレーム間補間法としては前画面の同一位
置の画素ブロックをそのまま用いる構成としたが、本発
明はこれに限らず、他のフレーム内補間法、フレーム間
補間法を適応的に用いる構成とすることが可能である。
補間法としては上下の画素ブロックの平均値の画素ブロ
ックを用い、フレーム間補間法としては前画面の同一位
置の画素ブロックをそのまま用いる構成としたが、本発
明はこれに限らず、他のフレーム内補間法、フレーム間
補間法を適応的に用いる構成とすることが可能である。
【００２４】
【発明の効果】以上説明してきたように、本発明によれ
ば、入力される伝送画像信号から元の画像信号を復元す
る際に、復元可能と判定されたブロックに対して、補間
処理を行なわずに入力される伝送画像信号から元の画像
信号を復元し、復元不能と判定されたブロックに対し
て、当該復元不能と判定されたブロックを含む画面以外
の画面のブロックのデータを用いることにより得られる
補間データによって当該復元不能と判定されたブロック
のデータの補間を行なう処理であるフィールド間補間処
理か、或は当該復元不能と判定されたブロックを含む画
面において当該復元不能と判定されたブロック以外のブ
ロックのデータを用いることにより得られる補間データ
によって当該復元不能と判定されたブロックのデータの
補間を行なう処理であるフィールド内補間処理かの何れ
か一方に従って最適な補間処理を行なうことができるの
で、補間処理に伴う画質劣化を最小限に抑えることがで
き、極めて良好な画像を復元することが可能となる。
ば、入力される伝送画像信号から元の画像信号を復元す
る際に、復元可能と判定されたブロックに対して、補間
処理を行なわずに入力される伝送画像信号から元の画像
信号を復元し、復元不能と判定されたブロックに対し
て、当該復元不能と判定されたブロックを含む画面以外
の画面のブロックのデータを用いることにより得られる
補間データによって当該復元不能と判定されたブロック
のデータの補間を行なう処理であるフィールド間補間処
理か、或は当該復元不能と判定されたブロックを含む画
面において当該復元不能と判定されたブロック以外のブ
ロックのデータを用いることにより得られる補間データ
によって当該復元不能と判定されたブロックのデータの
補間を行なう処理であるフィールド内補間処理かの何れ
か一方に従って最適な補間処理を行なうことができるの
で、補間処理に伴う画質劣化を最小限に抑えることがで
き、極めて良好な画像を復元することが可能となる。
【図１】 本発明の一実施例の構成ブロック図である。
【図２】 図１の装置によって再生される信号のデータ
・フォーマットである。
・フォーマットである。
【図３】 図１の補間動作の説明図である。
【図４】 従来の再生装置の構成図である。
１５：ブロックエラー検出回路 １７：ブロック復号回路 １８：フレームメモリ ２６：フラグメモリ ２８：バッファ ３２：動き検出回路 ３６，３８，４０，４４，４６：遅延回路 ４２：アンドゲート ４７：平均値演算回路
Claims (1)
- 【請求項１】 １フィールド分の画像信号を複数のブロ
ックに分割し、各ブロック毎に符号化処理を施すことに
より形成される伝送画像信号を順次入力し、入力された
伝送画像信号から元の画像信号を復元する装置であっ
て、 伝送画像信号を各ブロック毎に入力する入力手段と、 前記入力手段により入力される伝送画像信号から元の画
像信号を復元することができるか否かを各ブロック毎に
判定する判定手段と、 前記入力手段により入力される伝送画像信号から元の画
像信号を復元する際に、前記判定手段において復元可能
と判定されたブロックについては補間処理を行なわずに
入力される伝送画像信号から元の画像信号を復元し、復
元不能と判定されたブロックについては、当該復元不能
と判定されたブロックを含む画面以外の画面のブロック
のデータを用いることにより得られる補間データによっ
て当該復元不能と判定されたブロックのデータの補間を
行なう処理であるフィールド間補間処理か、或は当該復
元不能と判定されたブロックを含む画面において当該復
元不能と判定されたブロック以外のブロックのデータを
用いることにより得られる補間データによって当該復元
不能と判定されたブロックのデータの補間を行なう処理
であるフィールド内補間処理かの何れか一方に従って補
間処理を行なう復元手段とを備えることを特徴とする画
像復元装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30860694A JP2718384B2 (ja) | 1994-12-13 | 1994-12-13 | 画像復元装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30860694A JP2718384B2 (ja) | 1994-12-13 | 1994-12-13 | 画像復元装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32628888A Division JP2689555B2 (ja) | 1988-12-26 | 1988-12-26 | 画像復元装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302472A JPH07302472A (ja) | 1995-11-14 |
| JP2718384B2 true JP2718384B2 (ja) | 1998-02-25 |
Family
ID=17983069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30860694A Expired - Fee Related JP2718384B2 (ja) | 1994-12-13 | 1994-12-13 | 画像復元装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718384B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590865B2 (ja) * | 1987-03-24 | 1997-03-12 | ソニー株式会社 | 高能率符号化された画像信号の復号装置 |
-
1994
- 1994-12-13 JP JP30860694A patent/JP2718384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07302472A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150210A (en) | Image signal restoring apparatus | |
| JPH0793584B2 (ja) | 符号化装置 | |
| JPH06284377A (ja) | ディジタル画像信号のコンシール装置 | |
| JP3428697B2 (ja) | 画像復号化方法 | |
| US5122876A (en) | Image signal restoring apparatus | |
| US5532837A (en) | Digital video signal processing apparatus | |
| JPH0723333A (ja) | 映像信号の記録および再生装置 | |
| JP2718384B2 (ja) | 画像復元装置 | |
| JP2689555B2 (ja) | 画像復元装置 | |
| JP2900386B2 (ja) | 画像再生装置 | |
| JP2894334B2 (ja) | 画像信号の誤り修正回路 | |
| JPH05207442A (ja) | 動画像信号の符号化装置 | |
| JP3009900B2 (ja) | 符号化データ処理装置 | |
| JP2870770B2 (ja) | 画像復元装置 | |
| JPH0686247A (ja) | ディジタル画像信号の受信／再生装置 | |
| JPS62241436A (ja) | 画像信号予測符号化・復号化システム | |
| JP2785823B2 (ja) | テレビジョン信号の高能率符号化装置及び方法、並びに復号装置及び方法 | |
| JP2707666B2 (ja) | 再生装置 | |
| JP2848456B2 (ja) | カラー画像伝送方法 | |
| JPH0686259A (ja) | ブロック変換符号化データの伝送装置 | |
| JP2951967B2 (ja) | 画像復号化方法及びその装置 | |
| JP3282245B2 (ja) | ブロック符号化におけるエラー修整装置 | |
| JP3158603B2 (ja) | ディジタル画像信号の伝送装置 | |
| JP2751828B2 (ja) | 動画像信号記録再生装置 | |
| JP3270861B2 (ja) | ブロック変換符号の復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |