JP2715945B2 - ボールグリッドアレイパッケージの実装構造 - Google Patents
ボールグリッドアレイパッケージの実装構造Info
- Publication number
- JP2715945B2 JP2715945B2 JP6304944A JP30494494A JP2715945B2 JP 2715945 B2 JP2715945 B2 JP 2715945B2 JP 6304944 A JP6304944 A JP 6304944A JP 30494494 A JP30494494 A JP 30494494A JP 2715945 B2 JP2715945 B2 JP 2715945B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ball grid
- grid array
- printed wiring
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
パッケージの実装構造に係り、特に、実装にヴィアホー
ルを用いるボールグリッドアレイパッケージの実装構造
に関する。
て、ボールグリッドアレイ(以下BGA)パッケージ5
1の実装側表面には複数の金属バンプ電極52がグリッ
ド状(格子状)に形成されている。一方、このBGAパ
ッケージ51が実装されるプリント配線板55の実装表
面には、導電性の部材からなる複数のバンプ接続用パッ
ド53及びヴィアホール54が設けられている。ヴィア
ホール54の口径は、金属バンプ電極52の直径よりも
幾分小さく設定されている。これらのバンプ接続用パッ
ド53及びヴィアホール54は、それぞれが複数の金属
バンプ電極52に相対応する位置に配設されている。そ
して、当該バンプ接続用パッド53及びヴィアホール5
4上に金属バンプ電極52が固定され電気的に接続され
ることによりBGAパッケージ51の実装が成されてい
る。ここで、ヴィアホール54は、縦断面がU字状に形
成されており、このU字状の底部分がプリント配線板5
5の内層に設けられた第2パターン層62と短絡されて
いる。これにより、第2パターン層62から金属バンプ
電極52に配線が引き出され、所望の回路が形成されて
いる。また、プリント配線板55は、第1乃至第4のパ
ターン層61〜64を備え、このうちプリント配線板5
5の実装面に配設された第1のパターン層と裏面に配設
された第4のパターン層とは一般的にスルーホールによ
り接続されている(図示略)。
来例にあっては、特に多層プリント配線板にBGAパッ
ケージを実装し回路を構成する場合に、別途スルーホー
ル等を介しての配線が必要となり、配線の為の領域(面
積)を広くとる必要が生じ、これがため、部品実装の高
密度化が妨げられるという不都合があった。また、配線
が複雑化するため回路設計に高度な技術を必要とすると
いう不都合があった。更に、U字状のヴィアホールの形
成は製造工程上複雑であり、原価の上昇を招来するとい
う不都合があった。
を改善し、特に、部品実装の高密度化を図ると共に製造
原価の低減を図ったボールグリッドアレイパッケージの
実装構造を提供することを、その目的とする。
は、ボールグリッドアレイ(以下BGA)パッケージ
を、ハンダバンプ電極を介してプリント配線板に接続す
るBGAパッケージの実装構造において、BGAパッケ
ージに形成された金属バンプ電極の一部または全部に接
続されるプリント配線板のバンプ接続用パッドを、その
中心部がプリント配線板の表面から裏面まで一直線に貫
通された貫通ヴィアホールとし、プリント配線板とし
て、厚さが1〔mm〕以下のものを使用した、という構
成を採っている。
ジを、ハンダバンプ電極を介してプリント配線板に接続
するBGAパッケージの実装構造において、BGAパッ
ケージに形成された金属バンプ電極の一部または全部に
接続されるプリント配線板のバンプ接続用パッドを、そ
の中心部がプリント配線板の表面から裏面まで一直線に
貫通された貫通ヴィアホールとし、この貫通ヴィアホー
ルは、その直径が0.3〔mm〕以下のものとした、と
いう構成を採っている。
実装穴を設けるのと同工程において形成される。また、
貫通ヴィアホールが、従来別途設けられていたスルーホ
ールが接続するのと同一のパターン層から配線を引き出
す場合には、当該貫通ヴィアホールがスルーホールの機
能を兼備する。特にプリント配線板が内部に複数のプリ
ントパターン層を装備するものであれば、当該プリント
パターン層の全てが必要に応じて貫通ヴィアホールに接
続される。
る。先ず、プリント配線板に設けられたバンプ接続用パ
ッド及び貫通ヴィアホールに印刷法等により半田ペース
トを0.1〔mm〕〜0.2〔mm〕程度の厚さで供給
する。次に、部品実装機によりBGAパッケージをプリ
ント配線板に実装する。このとき、金属バンプ電極の位
置とバンプ接続用パッド又は貫通ヴィアホールとの位置
が相対応するように設定する。そして、BGAパッケー
ジが実装されたプリント配線板を赤外線等を用いたリフ
ロー炉に通す。これにより、バンプ接続用パッド及び貫
通ヴィアホールに予め供給した半田ペーストが溶融さ
れ、複数の金属バンプ電極とこれに対応するバンプ接続
用パッド又は貫通ヴィアホールが電気的且つ物理的に接
続される。
は、プリント配線板の厚さ又は貫通ヴィアホールの直径
を制限することにより、リフロー炉において溶融され貫
通ヴィアホールに流れ込んだ半田ペーストの量が、当該
貫通ヴィアホール内の容積に対し不足することが防止さ
れる。
明する。
側表面には複数の金属バンプ電極2がグリッド状(格子
状)に形成されている。一方、このBGAパッケージ1
が実装されるプリント配線板5の実装表面には、導電性
の部材からなる複数のバンプ接続用パッド3及び貫通ヴ
ィアホール6が設けられている。
ージ1は、金属バンプ電極2を備える面とは反対側に半
導体チップを搭載している(図示略)。これら半導体チ
ップの信号端子は、ワイヤボンディングやフリップチッ
プ等の手法によりBGAパッケージ1に接続されてい
る。また、半導体チップの各信号線は、BGAパッケー
ジ1の内部で所定の金属バンプ電極2と結線されてい
る。
多層プリント配線板であり、その表裏面に第1及び第4
パターン層11,14を備え、その内部に第2及び第3
パターン層12,13を備えている。プリント配線板5
の厚さは1.0〔mm〕以下に設定されている。
ド4の中心部をプリント配線板5の表面から裏面まで貫
通させたものとして全体がバンプ接続用パッド3と同一
の部材により形成されている。本実施例において、貫通
ヴィアホール6の縦断面はI字状に形成され、その穴径
は0.3〔mm〕以下に設定されている。また、図1中
の貫通ヴィアホール6は、一方がプリント配線板5の第
2パターン層12に接続され、他方が第3パターン層1
3に接続されている。貫通ヴィアホール6は、各種電子
部品の実装穴を設けるのと同工程において形成される。
順を説明する。先ず、プリント配線板5に設けられたバ
ンプ接続用パッド3及び貫通ヴィアホール6に印刷法等
により半田ペーストを0.1〔mm〕〜0.2〔mm〕
程度の厚さで供給する。次に、部品実装機によりBGA
パッケージ1をプリント配線板5に実装する。このと
き、金属バンプ電極2の位置とバンプ接続用パッド3又
は貫通ヴィアホール6との位置が相対応するように設定
する。そして、BGAパッケージ1が実装されたプリン
ト配線板5を赤外線等を用いたリフロー炉に通す。これ
により、バンプ接続用パッド3及び貫通ヴィアホール6
に予め供給した半田ペーストが溶融され、複数の金属バ
ンプ電極2とこれに対応するバンプ接続用パッド3又は
貫通ヴィアホール6が電気的且つ物理的に接続される。
この結果、所望の回路が形成される。
続用パッド4を貫通ヴィアホール6として構成したこと
から、当該貫通ヴィアホール6に多層プリント配線板5
の全ての内層パターン層11〜14を必要に応じて接続
することができるので、BGAパッケージ1を含む回路
全体の配線を単純化することができ、回路設計を比較的
容易に行うことができる。また、内層パターン層11〜
14の接続状況によっては貫通ヴィアホール6が、従来
のスルーホールの機能を兼備することができるため、別
途スルーホールを設ける必要がなく、配線に必要な領域
の縮減による電気素子の高密度実装化を図ることができ
る。更に、貫通ヴィアホール6は、従来の非貫通のヴィ
アホール54に比べて加工が容易であり、他の電気部品
の実装穴と同工程において加工することができ、製造工
程の簡略化による原価の削減を図ることができる。
穴径を0.3〔mm〕以下に設定すると共に、プリント
配線板5の厚みを1.0〔mm〕に設定したことから、
実装工程において、リフロー炉において溶融され貫通ヴ
ィアホール6に流れ込んだ半田ペーストの量が、当該貫
通ヴィアホール6内の容積に対し不足することが有効に
防止され、金属バンプ電極2と貫通ヴィアホール6とを
確実に接続することができる。
ッケージ1とプリント配線板5との間には樹脂を充填し
ても良い。.プリント配線板5の両面を部品実装面と
し、BGAパッケージ1とは反対側に設けられた他の実
装部品とを貫通ヴィアホール6を介して接続しても良
い。.BGAパッケージ1は、金属バンプ電極2が当
該BGAパッケージ1の側面側に配設された構造のもの
でも良い。.貫通ヴィアホール6の形状は、断面I字
状でなくても良い。
るので、これによると、バンプ接続用パッドを一直線の
貫通ヴィアホールとして構成したことから、当該貫通ヴ
ィアホールに多層プリント配線板の全ての内層パターン
層を必要に応じて接続することができるので、BGAパ
ッケージを含む回路全体の配線を単純化することがで
き、回路設計を比較的容易に行うことができる。また、
内層パターン層の接続状況によっては貫通ヴィアホール
が、同時に従来のスルーホールの機能を兼備することが
できるため、別途スルーホールを設ける必要がなく、配
線に必要な領域の縮減による電気素子の高密度実装化を
図ることができる。更に、一直線の貫通ヴィアホール
は、従来の非貫通のヴィアホールに比べて加工が容易で
あり、他の電気部品の実装穴と同工程において加工する
ことができ、製造工程の簡略化による原価の削減を図る
ことができる。
ルの穴径を0.3〔mm〕以下に設定し、また、プリン
ト配線板の厚みを1.0〔mm〕に設定することで、実
装工程において、リフロー炉において溶融され貫通ヴィ
アホールに流れ込む半田ペーストの量が、当該貫通ヴィ
アホール内の容積に対し不足することが有効に防止さ
れ、金属バンプ電極と貫通ヴィアホールとを確実に接続
することができるという、従来にない優れたボールグリ
ッドアレイパッケージの実装構造を提供することができ
る。
である。
る。
ジ) 2 金属バンプ電極 3,4 バンプ接続用パッド 5 プリント配線板 6 貫通ヴィアホール 11 第1パターン層 12 第2パターン層 13 第3パターン層 14 第4パターン層
Claims (2)
- 【請求項1】 ボールグリッドアレイパッケージを、ハ
ンダバンプ電極を介してプリント配線板に接続するボー
ルグリッドアレイパッケージの実装構造において、 前記ボールグリッドアレイパッケージに形成された金属
バンプ電極の一部または全部に接続される前記プリント
配線板のバンプ接続用パッドを、その中心部がプリント
配線板の表面から裏面まで一直線に貫通された貫通ヴィ
アホールとし、 前記プリント配線板として、厚さが1〔mm〕以下のも
のを使用した ことを特徴とするボールグリッドアレイパ
ッケージの実装構造。 - 【請求項2】 ボールグリッドアレイパッケージを、ハ
ンダバンプ電極を介してプリント配線板に接続するボー
ルグリッドアレイパッケージの実装構造において、 前記ボールグリッドアレイパッケージに形成された金属
バンプ電極の一部または全部に接続される前記プリント
配線板のバンプ接続用パッドを、その中心部がプリント
配線板の表面から裏面まで一直線に貫通された 貫通ヴィ
アホールとし、 この貫通ヴィアホールは、その直径が0.3〔mm〕以
下のものとしたことを特徴とするボールグリッドアレイ
パッケージの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6304944A JP2715945B2 (ja) | 1994-12-08 | 1994-12-08 | ボールグリッドアレイパッケージの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6304944A JP2715945B2 (ja) | 1994-12-08 | 1994-12-08 | ボールグリッドアレイパッケージの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08162767A JPH08162767A (ja) | 1996-06-21 |
JP2715945B2 true JP2715945B2 (ja) | 1998-02-18 |
Family
ID=17939203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6304944A Expired - Fee Related JP2715945B2 (ja) | 1994-12-08 | 1994-12-08 | ボールグリッドアレイパッケージの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2715945B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG84511A1 (en) * | 1998-06-17 | 2001-11-20 | Texas Instr Singapore Pte Ltd | Method of forming solder ball contact in ball grid array device |
US6252779B1 (en) | 1999-01-25 | 2001-06-26 | International Business Machines Corporation | Ball grid array via structure |
JP2002289923A (ja) * | 2001-03-28 | 2002-10-04 | Toyoda Gosei Co Ltd | 発光ダイオード及びその製造方法 |
JP2014192476A (ja) * | 2013-03-28 | 2014-10-06 | Fujitsu Ltd | プリント基板の半田実装方法及び半田実装構造 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2787230B2 (ja) * | 1989-07-29 | 1998-08-13 | イビデン株式会社 | 電子部品塔載用基板 |
-
1994
- 1994-12-08 JP JP6304944A patent/JP2715945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08162767A (ja) | 1996-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
US6400018B2 (en) | Via plug adapter | |
US5819401A (en) | Metal constrained circuit board side to side interconnection technique | |
US6514845B1 (en) | Solder ball contact and method | |
JP3060896B2 (ja) | バンプ電極の構造 | |
JPH08264956A (ja) | 電気的接続構造 | |
US6630631B1 (en) | Apparatus and method for interconnection between a component and a printed circuit board | |
US6362438B1 (en) | Enhanced plated-through hole and via contact design | |
JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
US20050235488A1 (en) | Selective area solder placement | |
JP2926902B2 (ja) | プリント配線基板 | |
JPH11163489A (ja) | 電子部品の実装構造 | |
JPH10189863A (ja) | 実装用基板 | |
JPH10313170A (ja) | 配線基板 | |
JPH1041605A (ja) | 電子部品の実装構造 | |
JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
JPH06204664A (ja) | 多層化基板 | |
JPH04302193A (ja) | プリント基板 | |
JP2926956B2 (ja) | プリント基板 | |
JP2755029B2 (ja) | 多層印刷配線板 | |
JPH04263493A (ja) | プリント配線板の製造方法 | |
JP2891254B2 (ja) | 面付実装用電子部品 | |
JPS594061A (ja) | 半導体装置 | |
JPH0534137Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |