JP2715945B2 - Mounting structure of ball grid array package - Google Patents
Mounting structure of ball grid array packageInfo
- Publication number
- JP2715945B2 JP2715945B2 JP6304944A JP30494494A JP2715945B2 JP 2715945 B2 JP2715945 B2 JP 2715945B2 JP 6304944 A JP6304944 A JP 6304944A JP 30494494 A JP30494494 A JP 30494494A JP 2715945 B2 JP2715945 B2 JP 2715945B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ball grid
- grid array
- printed wiring
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ボールグリッドアレイ
パッケージの実装構造に係り、特に、実装にヴィアホー
ルを用いるボールグリッドアレイパッケージの実装構造
に関する。The present invention relates to a mounting structure of a ball grid array package, and more particularly to a mounting structure of a ball grid array package using via holes for mounting.
【０００２】[0002]
【従来の技術】図２に従来例を示す。この図２におい
て、ボールグリッドアレイ（以下ＢＧＡ）パッケージ５
１の実装側表面には複数の金属バンプ電極５２がグリッ
ド状（格子状）に形成されている。一方、このＢＧＡパ
ッケージ５１が実装されるプリント配線板５５の実装表
面には、導電性の部材からなる複数のバンプ接続用パッ
ド５３及びヴィアホール５４が設けられている。ヴィア
ホール５４の口径は、金属バンプ電極５２の直径よりも
幾分小さく設定されている。これらのバンプ接続用パッ
ド５３及びヴィアホール５４は、それぞれが複数の金属
バンプ電極５２に相対応する位置に配設されている。そ
して、当該バンプ接続用パッド５３及びヴィアホール５
４上に金属バンプ電極５２が固定され電気的に接続され
ることによりＢＧＡパッケージ５１の実装が成されてい
る。ここで、ヴィアホール５４は、縦断面がＵ字状に形
成されており、このＵ字状の底部分がプリント配線板５
５の内層に設けられた第２パターン層６２と短絡されて
いる。これにより、第２パターン層６２から金属バンプ
電極５２に配線が引き出され、所望の回路が形成されて
いる。また、プリント配線板５５は、第１乃至第４のパ
ターン層６１〜６４を備え、このうちプリント配線板５
５の実装面に配設された第１のパターン層と裏面に配設
された第４のパターン層とは一般的にスルーホールによ
り接続されている（図示略）。2. Description of the Related Art FIG. 2 shows a conventional example. In FIG. 2, a ball grid array (BGA) package 5
A plurality of metal bump electrodes 52 are formed in a grid shape (grid shape) on one mounting side surface. On the other hand, on the mounting surface of the printed wiring board 55 on which the BGA package 51 is mounted, a plurality of bump connection pads 53 and via holes 54 made of a conductive member are provided. The diameter of the via hole 54 is set slightly smaller than the diameter of the metal bump electrode 52. These bump connection pads 53 and via holes 54 are respectively provided at positions corresponding to the plurality of metal bump electrodes 52. Then, the bump connection pad 53 and the via hole 5
The BGA package 51 is mounted by fixing and electrically connecting the metal bump electrodes 52 on the 4. Here, the via hole 54 has a U-shaped vertical section, and the U-shaped bottom portion is
5 is short-circuited to the second pattern layer 62 provided in the inner layer. As a result, the wiring is drawn out from the second pattern layer 62 to the metal bump electrode 52, and a desired circuit is formed. Further, the printed wiring board 55 includes first to fourth pattern layers 61 to 64, among which the printed wiring board 5 is provided.
The first pattern layer provided on the mounting surface of No. 5 and the fourth pattern layer provided on the back surface are generally connected by through holes (not shown).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、特に多層プリント配線板にＢＧＡパッ
ケージを実装し回路を構成する場合に、別途スルーホー
ル等を介しての配線が必要となり、配線の為の領域（面
積）を広くとる必要が生じ、これがため、部品実装の高
密度化が妨げられるという不都合があった。また、配線
が複雑化するため回路設計に高度な技術を必要とすると
いう不都合があった。更に、Ｕ字状のヴィアホールの形
成は製造工程上複雑であり、原価の上昇を招来するとい
う不都合があった。However, in the above-mentioned conventional example, when a circuit is formed by mounting a BGA package on a multilayer printed wiring board, wiring via a through hole or the like is required separately. It is necessary to increase the area (area) for the wiring, and this has a disadvantage that a high density of component mounting is hindered. Further, there is an inconvenience that sophisticated technology is required for circuit design due to complicated wiring. Further, the formation of the U-shaped via hole is complicated in the manufacturing process, and there is a disadvantage that the cost is increased.
【０００４】[0004]
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に、部品実装の高密度化を図ると共に製造
原価の低減を図ったボールグリッドアレイパッケージの
実装構造を提供することを、その目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a ball grid array package mounting structure in which the disadvantages of the prior art are improved, and in particular, the component mounting density is increased and the manufacturing cost is reduced. With that purpose.
【０００５】[0005]
【課題を解決するための手段】請求項１記載の発明で
は、ボールグリッドアレイ（以下ＢＧＡ）パッケージ
を、ハンダバンプ電極を介してプリント配線板に接続す
るＢＧＡパッケージの実装構造において、ＢＧＡパッケ
ージに形成された金属バンプ電極の一部または全部に接
続されるプリント配線板のバンプ接続用パッドを、その
中心部がプリント配線板の表面から裏面まで一直線に貫
通された貫通ヴィアホールとし、プリント配線板とし
て、厚さが１〔ｍｍ〕以下のものを使用した、という構
成を採っている。According to the present invention, in a BGA package mounting structure for connecting a ball grid array (BGA) package to a printed wiring board via solder bump electrodes, the BGA package is formed on the BGA package. and the bump connecting pad portion or a printed circuit board which is connected to all of the metal bump electrodes, the
The center part runs straight from the front to the back of the printed wiring board.
As a penetrated via hole, and as a printed wiring board
Therefore , a structure having a thickness of 1 mm or less is used .
【０００６】請求項２記載の発明では、ＢＧＡパッケー
ジを、ハンダバンプ電極を介してプリント配線板に接続
するＢＧＡパッケージの実装構造において、ＢＧＡパッ
ケージに形成された金属バンプ電極の一部または全部に
接続されるプリント配線板のバンプ接続用パッドを、そ
の中心部がプリント配線板の表面から裏面まで一直線に
貫通された貫通ヴィアホールとし、この貫通ヴィアホー
ルは、その直径が０．３〔ｍｍ〕以下のものとした、と
いう構成を採っている。According to the second aspect of the present invention, the BGA package
Connected to the printed wiring board via solder bump electrodes
BGA package mounting structure
Part or all of the metal bump electrode formed on the cage
Connect the bump connection pads of the printed wiring board to be connected.
The center of the line is straight from the front to the back of the printed wiring board
And penetrated through the via hole, the through Viaho
The diameter of the screw is 0.3 [mm] or less .
【０００７】（削除） (Delete)
【０００８】[0008]
【作用】貫通ヴィアホールは、例えば、各種電子部品の
実装穴を設けるのと同工程において形成される。また、
貫通ヴィアホールが、従来別途設けられていたスルーホ
ールが接続するのと同一のパターン層から配線を引き出
す場合には、当該貫通ヴィアホールがスルーホールの機
能を兼備する。特にプリント配線板が内部に複数のプリ
ントパターン層を装備するものであれば、当該プリント
パターン層の全てが必要に応じて貫通ヴィアホールに接
続される。The through via hole is formed, for example, in the same step as providing the mounting holes for various electronic components. Also,
In the case where the through via hole draws wiring from the same pattern layer as that to which a conventionally separately provided through hole connects, the through via hole also has the function of a through hole. In particular, if the printed wiring board has a plurality of printed pattern layers inside, all of the printed pattern layers are connected to the through via holes as necessary.
【０００９】ここで、実装構造の組立は以下の手順によ
る。先ず、プリント配線板に設けられたバンプ接続用パ
ッド及び貫通ヴィアホールに印刷法等により半田ペース
トを０．１〔ｍｍ〕〜０．２〔ｍｍ〕程度の厚さで供給
する。次に、部品実装機によりＢＧＡパッケージをプリ
ント配線板に実装する。このとき、金属バンプ電極の位
置とバンプ接続用パッド又は貫通ヴィアホールとの位置
が相対応するように設定する。そして、ＢＧＡパッケー
ジが実装されたプリント配線板を赤外線等を用いたリフ
ロー炉に通す。これにより、バンプ接続用パッド及び貫
通ヴィアホールに予め供給した半田ペーストが溶融さ
れ、複数の金属バンプ電極とこれに対応するバンプ接続
用パッド又は貫通ヴィアホールが電気的且つ物理的に接
続される。Here, the assembly of the mounting structure is performed according to the following procedure. First, a solder paste is supplied in a thickness of about 0.1 [mm] to 0.2 [mm] to a bump connection pad and a through via hole provided on a printed wiring board by a printing method or the like. Next, the BGA package is mounted on the printed wiring board by the component mounter. At this time, the positions of the metal bump electrodes and the positions of the bump connection pads or through via holes are set to correspond to each other. Then, the printed wiring board on which the BGA package is mounted is passed through a reflow furnace using infrared rays or the like. As a result, the solder paste previously supplied to the bump connection pads and the through via holes is melted, and the plurality of metal bump electrodes and the corresponding bump connection pads or through via holes are electrically and physically connected.
【００１０】このとき、請求項１又は２記載の発明で
は、プリント配線板の厚さ又は貫通ヴィアホールの直径
を制限することにより、リフロー炉において溶融され貫
通ヴィアホールに流れ込んだ半田ペーストの量が、当該
貫通ヴィアホール内の容積に対し不足することが防止さ
れる。At this time, according to the first or second aspect of the present invention, the thickness of the printed wiring board or the diameter of the through via hole is determined.
Is prevented, the amount of the solder paste melted in the reflow furnace and flowing into the through via hole is prevented from being insufficient with respect to the volume in the through via hole.
【００１１】[0011]
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。An embodiment of the present invention will be described below with reference to FIG.
【００１２】図１において、ＢＧＡパッケージ１の実装
側表面には複数の金属バンプ電極２がグリッド状（格子
状）に形成されている。一方、このＢＧＡパッケージ１
が実装されるプリント配線板５の実装表面には、導電性
の部材からなる複数のバンプ接続用パッド３及び貫通ヴ
ィアホール６が設けられている。In FIG. 1, a plurality of metal bump electrodes 2 are formed on a mounting surface of a BGA package 1 in a grid shape. On the other hand, this BGA package 1
A plurality of bump connection pads 3 and through via holes 6 made of a conductive member are provided on the mounting surface of the printed wiring board 5 on which the is mounted.
【００１３】上記構成を更に詳述すると、ＢＧＡパッケ
ージ１は、金属バンプ電極２を備える面とは反対側に半
導体チップを搭載している（図示略）。これら半導体チ
ップの信号端子は、ワイヤボンディングやフリップチッ
プ等の手法によりＢＧＡパッケージ１に接続されてい
る。また、半導体チップの各信号線は、ＢＧＡパッケー
ジ１の内部で所定の金属バンプ電極２と結線されてい
る。More specifically, the BGA package 1 has a semiconductor chip mounted on the opposite side of the surface provided with the metal bump electrodes 2 (not shown). The signal terminals of these semiconductor chips are connected to the BGA package 1 by a method such as wire bonding or flip chip. Each signal line of the semiconductor chip is connected to a predetermined metal bump electrode 2 inside the BGA package 1.
【００１４】プリント配線板５は、本実施例において、
多層プリント配線板であり、その表裏面に第１及び第４
パターン層１１，１４を備え、その内部に第２及び第３
パターン層１２，１３を備えている。プリント配線板５
の厚さは１．０〔ｍｍ〕以下に設定されている。In this embodiment, the printed wiring board 5 is
It is a multilayer printed wiring board having first and fourth
Pattern layers 11 and 14 and second and third pattern layers 11 and 14 therein.
Pattern layers 12 and 13 are provided. Printed wiring board 5
Is set to 1.0 [mm] or less.
【００１５】貫通ヴィアホール６は、バンプ接続用パッ
ド４の中心部をプリント配線板５の表面から裏面まで貫
通させたものとして全体がバンプ接続用パッド３と同一
の部材により形成されている。本実施例において、貫通
ヴィアホール６の縦断面はＩ字状に形成され、その穴径
は０．３〔ｍｍ〕以下に設定されている。また、図１中
の貫通ヴィアホール６は、一方がプリント配線板５の第
２パターン層１２に接続され、他方が第３パターン層１
３に接続されている。貫通ヴィアホール６は、各種電子
部品の実装穴を設けるのと同工程において形成される。The through via hole 6 is formed by penetrating the center of the bump connection pad 4 from the front surface to the back surface of the printed wiring board 5, and is entirely formed of the same member as the bump connection pad 3. In this embodiment, the vertical cross section of the through via hole 6 is formed in an I-shape, and the hole diameter is set to 0.3 [mm] or less. One of the through via holes 6 in FIG. 1 is connected to the second pattern layer 12 of the printed wiring board 5 and the other is connected to the third pattern layer 1.
3 is connected. The through via hole 6 is formed in the same step as providing mounting holes for various electronic components.
【００１６】次に、本実施例における実装構造の組立手
順を説明する。先ず、プリント配線板５に設けられたバ
ンプ接続用パッド３及び貫通ヴィアホール６に印刷法等
により半田ペーストを０．１〔ｍｍ〕〜０．２〔ｍｍ〕
程度の厚さで供給する。次に、部品実装機によりＢＧＡ
パッケージ１をプリント配線板５に実装する。このと
き、金属バンプ電極２の位置とバンプ接続用パッド３又
は貫通ヴィアホール６との位置が相対応するように設定
する。そして、ＢＧＡパッケージ１が実装されたプリン
ト配線板５を赤外線等を用いたリフロー炉に通す。これ
により、バンプ接続用パッド３及び貫通ヴィアホール６
に予め供給した半田ペーストが溶融され、複数の金属バ
ンプ電極２とこれに対応するバンプ接続用パッド３又は
貫通ヴィアホール６が電気的且つ物理的に接続される。
この結果、所望の回路が形成される。Next, the procedure for assembling the mounting structure in the present embodiment will be described. First, a solder paste is applied to the bump connection pads 3 and the through via holes 6 provided on the printed wiring board 5 by a printing method or the like by 0.1 [mm] to 0.2 [mm].
Supplied in about the thickness. Next, the BGA
The package 1 is mounted on the printed wiring board 5. At this time, the position of the metal bump electrode 2 and the position of the bump connection pad 3 or the through via hole 6 are set so as to correspond to each other. Then, the printed wiring board 5 on which the BGA package 1 is mounted is passed through a reflow furnace using infrared rays or the like. Thereby, the bump connection pad 3 and the through via hole 6 are formed.
Is melted, and the plurality of metal bump electrodes 2 and the corresponding bump connection pads 3 or through via holes 6 are electrically and physically connected.
As a result, a desired circuit is formed.
【００１７】このように、本実施例によれば、バンプ接
続用パッド４を貫通ヴィアホール６として構成したこと
から、当該貫通ヴィアホール６に多層プリント配線板５
の全ての内層パターン層１１〜１４を必要に応じて接続
することができるので、ＢＧＡパッケージ１を含む回路
全体の配線を単純化することができ、回路設計を比較的
容易に行うことができる。また、内層パターン層１１〜
１４の接続状況によっては貫通ヴィアホール６が、従来
のスルーホールの機能を兼備することができるため、別
途スルーホールを設ける必要がなく、配線に必要な領域
の縮減による電気素子の高密度実装化を図ることができ
る。更に、貫通ヴィアホール６は、従来の非貫通のヴィ
アホール５４に比べて加工が容易であり、他の電気部品
の実装穴と同工程において加工することができ、製造工
程の簡略化による原価の削減を図ることができる。As described above, according to the present embodiment, since the bump connection pad 4 is formed as the through via hole 6, the multilayer printed wiring board 5 is formed in the through via hole 6.
Can be connected as necessary, the wiring of the entire circuit including the BGA package 1 can be simplified, and the circuit can be designed relatively easily. Further, the inner layer pattern layers 11 to 11
Depending on the connection state of 14, the through via hole 6 can also have the function of the conventional through hole, so there is no need to provide a separate through hole, and the area required for wiring can be reduced to achieve high-density mounting of electric elements. Can be achieved. Further, the through via hole 6 is easier to process than the conventional non-through via hole 54, and can be processed in the same process as the mounting holes of other electric components, thereby reducing the cost due to the simplification of the manufacturing process. Reduction can be achieved.
【００１８】更にこれらに加え、貫通ヴィアホール６の
穴径を０．３〔ｍｍ〕以下に設定すると共に、プリント
配線板５の厚みを１．０〔ｍｍ〕に設定したことから、
実装工程において、リフロー炉において溶融され貫通ヴ
ィアホール６に流れ込んだ半田ペーストの量が、当該貫
通ヴィアホール６内の容積に対し不足することが有効に
防止され、金属バンプ電極２と貫通ヴィアホール６とを
確実に接続することができる。Further, in addition to these, the hole diameter of the through via hole 6 was set to 0.3 [mm] or less and the thickness of the printed wiring board 5 was set to 1.0 [mm].
In the mounting process, the amount of the solder paste melted in the reflow furnace and flowing into the through via hole 6 is effectively prevented from becoming insufficient with respect to the volume in the through via hole 6, and the metal bump electrode 2 and the through via hole 6 Can be reliably connected.
【００１９】ここで、本実施例において、．ＢＧＡパ
ッケージ１とプリント配線板５との間には樹脂を充填し
ても良い。．プリント配線板５の両面を部品実装面と
し、ＢＧＡパッケージ１とは反対側に設けられた他の実
装部品とを貫通ヴィアホール６を介して接続しても良
い。．ＢＧＡパッケージ１は、金属バンプ電極２が当
該ＢＧＡパッケージ１の側面側に配設された構造のもの
でも良い。．貫通ヴィアホール６の形状は、断面Ｉ字
状でなくても良い。Here, in this embodiment,. A resin may be filled between the BGA package 1 and the printed wiring board 5. . Both surfaces of the printed wiring board 5 may be used as component mounting surfaces, and may be connected to other mounting components provided on the side opposite to the BGA package 1 via the through via holes 6. . The BGA package 1 may have a structure in which the metal bump electrodes 2 are disposed on the side surfaces of the BGA package 1. . The shape of the through via hole 6 need not be an I-shaped cross section.
【００２０】[0020]
【発明の効果】本発明は、以上のように構成され機能す
るので、これによると、バンプ接続用パッドを一直線の
貫通ヴィアホールとして構成したことから、当該貫通ヴ
ィアホールに多層プリント配線板の全ての内層パターン
層を必要に応じて接続することができるので、ＢＧＡパ
ッケージを含む回路全体の配線を単純化することがで
き、回路設計を比較的容易に行うことができる。また、
内層パターン層の接続状況によっては貫通ヴィアホール
が、同時に従来のスルーホールの機能を兼備することが
できるため、別途スルーホールを設ける必要がなく、配
線に必要な領域の縮減による電気素子の高密度実装化を
図ることができる。更に、一直線の貫通ヴィアホール
は、従来の非貫通のヴィアホールに比べて加工が容易で
あり、他の電気部品の実装穴と同工程において加工する
ことができ、製造工程の簡略化による原価の削減を図る
ことができる。The present invention is constructed and functions as described above. According to this, since the bump connection pads are formed as straight through-holes, multi-layer printing is performed on the through-holes. Since all the inner pattern layers of the wiring board can be connected as necessary, the wiring of the entire circuit including the BGA package can be simplified, and the circuit can be designed relatively easily. Also,
Depending on the connection state of the inner pattern layer, the through via hole can also have the function of the conventional through hole at the same time, so there is no need to provide a separate through hole, and the high density of electrical elements by reducing the area required for wiring Implementation can be achieved. In addition, straight through-holes are easier to process than conventional non-through-holes, and can be processed in the same process as mounting holes for other electrical components. Reduction can be achieved.
【００２１】また、上述の効果に加え、貫通ヴィアホー
ルの穴径を０．３〔ｍｍ〕以下に設定し、また、プリン
ト配線板の厚みを１．０〔ｍｍ〕に設定することで、実
装工程において、リフロー炉において溶融され貫通ヴィ
アホールに流れ込む半田ペーストの量が、当該貫通ヴィ
アホール内の容積に対し不足することが有効に防止さ
れ、金属バンプ電極と貫通ヴィアホールとを確実に接続
することができるという、従来にない優れたボールグリ
ッドアレイパッケージの実装構造を提供することができ
る。 Further, in addition to the effects described above, the hole diameter of the through-via holes were set to 0.3 mm. In addition, by setting the thickness of the printed wiring board 1.0 mm and mounting In the process, the amount of the solder paste that is melted in the reflow furnace and flows into the through via hole is effectively prevented from being insufficient with respect to the volume in the through via hole, and the metal bump electrode and the through via hole are securely connected. Thus, it is possible to provide an excellent mounting structure of a ball grid array package, which has never been achieved before.
【図１】本発明の一実施例を示す一部省略した縦断面図
である。FIG. 1 is a partially omitted longitudinal sectional view showing an embodiment of the present invention.
【図２】従来例の構成を示す一部省略した縦断面図であ
る。FIG. 2 is a partially omitted longitudinal sectional view showing a configuration of a conventional example.
１ ボールグリッドアレイパッケージ（ＢＧＡパッケー
ジ） ２ 金属バンプ電極 ３，４ バンプ接続用パッド ５ プリント配線板 ６ 貫通ヴィアホール １１ 第１パターン層 １２ 第２パターン層 １３ 第３パターン層 １４ 第４パターン層DESCRIPTION OF SYMBOLS 1 Ball grid array package (BGA package) 2 Metal bump electrode 3, 4 Bump connection pad 5 Printed wiring board 6 Through via hole 11 First pattern layer 12 Second pattern layer 13 Third pattern layer 14 Fourth pattern layer
Claims (2)
ンダバンプ電極を介してプリント配線板に接続するボー
ルグリッドアレイパッケージの実装構造において、 前記ボールグリッドアレイパッケージに形成された金属
バンプ電極の一部または全部に接続される前記プリント
配線板のバンプ接続用パッドを、その中心部がプリント
配線板の表面から裏面まで一直線に貫通された貫通ヴィ
アホールとし、 前記プリント配線板として、厚さが１〔ｍｍ〕以下のも
のを使用した ことを特徴とするボールグリッドアレイパ
ッケージの実装構造。1. A ball grid array package, comprising:
Board connected to the printed wiring board via the solder bump electrode
In the mounting structure of the ball grid array package, the metal formed on the ball grid array package
The print connected to part or all of the bump electrodes
The bump connection pads on the wiring boardThe center is printed
It was pierced straight from the front to the back of the wiring boardPenetrating vi
Ahole, The thickness of the printed wiring board is 1 mm or less.
Used Ball grid array
Package mounting structure.
ンダバンプ電極を介してプリント配線板に接続するボー
ルグリッドアレイパッケージの実装構造において、 前記ボールグリッドアレイパッケージに形成された金属
バンプ電極の一部または全部に接続される前記プリント
配線板のバンプ接続用パッドを、その中心部がプリント
配線板の表面から裏面まで一直線に貫通された 貫通ヴィ
アホールとし、 この貫通ヴィアホールは、その直径が０．３〔ｍｍ〕以
下のものとしたことを特徴とするボールグリッドアレイ
パッケージの実装構造。 (2)Ball grid array package
Board connected to the printed wiring board via the solder bump electrode
In the mounting structure of the rugrid array package, Metal formed on the ball grid array package
The print connected to part or all of the bump electrodes
Prints the bump connection pads on the wiring board at the center
It was pierced straight from the front to the back of the wiring board Penetrating vi
Ahole, This through-hole has a diameter of 0.3 mm or less.
Ball grid array characterized by the following:
Package mounting structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6304944A JP2715945B2 (en) | 1994-12-08 | 1994-12-08 | Mounting structure of ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6304944A JP2715945B2 (en) | 1994-12-08 | 1994-12-08 | Mounting structure of ball grid array package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162767A JPH08162767A (en) | 1996-06-21 |
| JP2715945B2 true JP2715945B2 (en) | 1998-02-18 |
Family
ID=17939203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6304944A Expired - Fee Related JP2715945B2 (en) | 1994-12-08 | 1994-12-08 | Mounting structure of ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715945B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG84511A1 (en) * | 1998-06-17 | 2001-11-20 | Texas Instr Singapore Pte Ltd | Method of forming solder ball contact in ball grid array device |
| US6252779B1 (en) | 1999-01-25 | 2001-06-26 | International Business Machines Corporation | Ball grid array via structure |
| JP2002289923A (en) * | 2001-03-28 | 2002-10-04 | Toyoda Gosei Co Ltd | Light-emitting diode and its manufacturing method |
| JP2014192476A (en) * | 2013-03-28 | 2014-10-06 | Fujitsu Ltd | Printed circuit board solder packaging method and solder packaging structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787230B2 (en) * | 1989-07-29 | 1998-08-13 | イビデン株式会社 | Substrate for mounting electronic components |
-
1994
- 1994-12-08 JP JP6304944A patent/JP2715945B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08162767A (en) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US5875102A (en) | Eclipse via in pad structure | |
| US6400018B2 (en) | Via plug adapter | |
| US5819401A (en) | Metal constrained circuit board side to side interconnection technique | |
| US6514845B1 (en) | Solder ball contact and method | |
| JP3060896B2 (en) | Structure of bump electrode | |
| JPH08264956A (en) | Electrical connecting structure | |
| US6630631B1 (en) | Apparatus and method for interconnection between a component and a printed circuit board | |
| US6362438B1 (en) | Enhanced plated-through hole and via contact design | |
| JP2715945B2 (en) | Mounting structure of ball grid array package | |
| US20050235488A1 (en) | Selective area solder placement | |
| JP2926902B2 (en) | Printed wiring board | |
| JPH11163489A (en) | Mounting structure of electronic component | |
| JPH10189863A (en) | Mounting board | |
| JPH10313170A (en) | Wiring board | |
| JPH1041605A (en) | Electronic component mounting structure | |
| JP2886613B2 (en) | Multilayer printed wiring board for surface mounting | |
| JPH06204664A (en) | Multilayer substrate | |
| JPH04302193A (en) | Printed board | |
| JP2926956B2 (en) | Printed board | |
| JP2755029B2 (en) | Multilayer printed wiring board | |
| JPH04263493A (en) | Manufacture of printed wiring board | |
| JP2891254B2 (en) | Electronic components for surface mounting | |
| JPS594061A (en) | Semiconductor device | |
| JPH0534137Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |