JP2714650B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2714650B2 JP2714650B2 JP33553789A JP33553789A JP2714650B2 JP 2714650 B2 JP2714650 B2 JP 2714650B2 JP 33553789 A JP33553789 A JP 33553789A JP 33553789 A JP33553789 A JP 33553789A JP 2714650 B2 JP2714650 B2 JP 2714650B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- pixel electrode
- electrodes
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は液晶表示素子に関し、特にその画素電極と
接続される付加容量部の構成に関する。
接続される付加容量部の構成に関する。
「従来の技術」 従来の液晶表示素子を第４図を参照して説明する。ガ
ラスのような透明基板11及び12が近接対向して設けら
れ、その周縁部にはスペーサ13が介在され、これら透明
基板11,12間に液晶14が封入されている。一方の透明基
板11の内面に画素電極15が複数形成され、これら各画素
電極15に接してそれぞれスイッチング素子としてTFT
（薄膜トランジスタ）16が形成され、そのTFT16のドレ
インは画素電極15に接続されている。これら複数の画素
電極15と対向して他方の透明基板12の内面に透明な共通
電極17が形成されている。
ラスのような透明基板11及び12が近接対向して設けら
れ、その周縁部にはスペーサ13が介在され、これら透明
基板11,12間に液晶14が封入されている。一方の透明基
板11の内面に画素電極15が複数形成され、これら各画素
電極15に接してそれぞれスイッチング素子としてTFT
（薄膜トランジスタ）16が形成され、そのTFT16のドレ
インは画素電極15に接続されている。これら複数の画素
電極15と対向して他方の透明基板12の内面に透明な共通
電極17が形成されている。
画素電極15は第５図に示すように、透明基板11上にほ
ぼ正方形の画素電極15が行及び列に近接配列されてお
り、画素電極15の各行配列と近接し、かつこれに沿って
それぞれゲートバス18が形成され、また画素電極15の各
列配列と近接してそれに沿ってソースバス19がそれぞれ
形成されている。これら各ゲートバス18及びソースバス
19の交差点においてTFT16が設けられ、各TFT16のゲート
は両バスの交差点位置においてゲートバス18に接続さ
れ、各ソースはソースバス19にそれぞれ接続され、更に
各ドレインは画素電極15に接続されている。
ぼ正方形の画素電極15が行及び列に近接配列されてお
り、画素電極15の各行配列と近接し、かつこれに沿って
それぞれゲートバス18が形成され、また画素電極15の各
列配列と近接してそれに沿ってソースバス19がそれぞれ
形成されている。これら各ゲートバス18及びソースバス
19の交差点においてTFT16が設けられ、各TFT16のゲート
は両バスの交差点位置においてゲートバス18に接続さ
れ、各ソースはソースバス19にそれぞれ接続され、更に
各ドレインは画素電極15に接続されている。
これらゲートバス18とソースバス19との各一つを選択
してそれら間に電圧を印加し、その電圧が印加されたTF
T16のみが導通し、その導通したTFT16のドレインに接続
された画素電極15に電荷を蓄積して画素電極15と共通電
極17との間の液晶14の部分においてのみ電圧を印加し、
これによって画素電極15の部分のみを光透明或は光遮断
とすることによって選択的な表示を行う。この画素電極
15に蓄積した電荷を放電させることによって表示を消去
させることができる。
してそれら間に電圧を印加し、その電圧が印加されたTF
T16のみが導通し、その導通したTFT16のドレインに接続
された画素電極15に電荷を蓄積して画素電極15と共通電
極17との間の液晶14の部分においてのみ電圧を印加し、
これによって画素電極15の部分のみを光透明或は光遮断
とすることによって選択的な表示を行う。この画素電極
15に蓄積した電荷を放電させることによって表示を消去
させることができる。
第６図乃至第８図は既に提案されている液晶表示素子
である。透明基板11上に画素電極15とソースバス19とが
ITOのような透明導電膜によって形成され、画素電極15
及びソースバス19の互に平行近接した部分間にまたがっ
てアモルファスシリコンのような半導体層21が形成さ
れ、更にその上に窒化シリコンなどのゲート絶縁膜22が
形成される。このゲート絶縁膜22上において半導体層21
を介して画素電極15及びソースバス19とそれぞそれ一部
重なってゲート電極23が形成される。ゲート電極23の一
端はゲートバス18に接続される。このようにしてゲート
電極23とそれぞれ対向した画素電極15、ソースバス19は
それぞれドレイン電極15a、ソース電極19aを構成し、こ
れら電極15a、19a、半導体層21、ゲート絶縁膜22、ゲー
ト電極23によってTFT16が構成される。ゲート電極23及
びゲートバス18は同時に形成され、例えばアルミニウム
によって構成される。液晶に対する保護のためにゲート
電極23上に全体を覆って保護層29が形成されている。
である。透明基板11上に画素電極15とソースバス19とが
ITOのような透明導電膜によって形成され、画素電極15
及びソースバス19の互に平行近接した部分間にまたがっ
てアモルファスシリコンのような半導体層21が形成さ
れ、更にその上に窒化シリコンなどのゲート絶縁膜22が
形成される。このゲート絶縁膜22上において半導体層21
を介して画素電極15及びソースバス19とそれぞそれ一部
重なってゲート電極23が形成される。ゲート電極23の一
端はゲートバス18に接続される。このようにしてゲート
電極23とそれぞれ対向した画素電極15、ソースバス19は
それぞれドレイン電極15a、ソース電極19aを構成し、こ
れら電極15a、19a、半導体層21、ゲート絶縁膜22、ゲー
ト電極23によってTFT16が構成される。ゲート電極23及
びゲートバス18は同時に形成され、例えばアルミニウム
によって構成される。液晶に対する保護のためにゲート
電極23上に全体を覆って保護層29が形成されている。
第８図に示すように、画素電極15の一端部は、隣接す
るゲートバス18の下側において、ゲートバス18のほぼ中
間位置まで延長されてそのゲートバス18との間に付加容
量部30が形成される。この付加容量は画素電極部の静電
容量を補ってTFT16のチャンネル部の抵抗値とで作る時
定数を大きくするために必要とされる。
るゲートバス18の下側において、ゲートバス18のほぼ中
間位置まで延長されてそのゲートバス18との間に付加容
量部30が形成される。この付加容量は画素電極部の静電
容量を補ってTFT16のチャンネル部の抵抗値とで作る時
定数を大きくするために必要とされる。
付加容量部は複数分割される。画素電極の延長部15b
は、ゲートバスの幅方向の中間位置に重ねられて島状に
形成され、橋絡片32により画素電極15に連結されて成る
櫛の歯状電極15b1,15b2,15b3で構成される。これらの櫛
の歯状電極とゲートバス18との間に形成される静電容量
が第５図に示すコンデンサC1,C2,C3である。この分割さ
れたいずれかの付加容量部30において、ゲートバス18と
櫛の歯状電極との間のゲート絶縁膜22にピンホールが発
生したり、製造プロセスの途中で塵埃が混入すると、両
電極間に絶縁低下や短絡が発生することがある。このよ
うな付加容量部の不良によって、表示素子内のいくつか
の画素は表示すべき映像信号とは無関係に、常にオン
（点灯）の状態となり、表示品位を低下させる。そこで
この不良となった付加容量部（分割部）を削除すること
が行われる。即ち、第４図の透明基板12側からレーザー
光線を照射し、不良付加容量部30における橋絡片32の画
素電極の近傍に２〜10μｍの焦点を結ばせ、カッティン
グして画素電極15から切り離す。
は、ゲートバスの幅方向の中間位置に重ねられて島状に
形成され、橋絡片32により画素電極15に連結されて成る
櫛の歯状電極15b1,15b2,15b3で構成される。これらの櫛
の歯状電極とゲートバス18との間に形成される静電容量
が第５図に示すコンデンサC1,C2,C3である。この分割さ
れたいずれかの付加容量部30において、ゲートバス18と
櫛の歯状電極との間のゲート絶縁膜22にピンホールが発
生したり、製造プロセスの途中で塵埃が混入すると、両
電極間に絶縁低下や短絡が発生することがある。このよ
うな付加容量部の不良によって、表示素子内のいくつか
の画素は表示すべき映像信号とは無関係に、常にオン
（点灯）の状態となり、表示品位を低下させる。そこで
この不良となった付加容量部（分割部）を削除すること
が行われる。即ち、第４図の透明基板12側からレーザー
光線を照射し、不良付加容量部30における橋絡片32の画
素電極の近傍に２〜10μｍの焦点を結ばせ、カッティン
グして画素電極15から切り離す。
「発明が解決しようとする課題」 従来提案している液晶表示素子では、不良となった付
加容量部30の１つの分割部をレーザカットすると、付加
容量部の容量値が設定値の2/3に減少してしまう。この
ため画素電極の共通電極に対する電位が設定値よりずれ
ることになり、画素の輝度が変化を受ける。単純な白黒
表示を行う場合にはあまり問題にならないが、高品位な
多階調表示を行う場合には、画素の階調がずれてしま
い、表示品位を劣化させる。
加容量部30の１つの分割部をレーザカットすると、付加
容量部の容量値が設定値の2/3に減少してしまう。この
ため画素電極の共通電極に対する電位が設定値よりずれ
ることになり、画素の輝度が変化を受ける。単純な白黒
表示を行う場合にはあまり問題にならないが、高品位な
多階調表示を行う場合には、画素の階調がずれてしま
い、表示品位を劣化させる。
この発明の目的は、付加容量部が絶縁不良となった場
合に、画素の輝度に変化を与えない方法で不良画素を救
済できるようにしようとするものである。
合に、画素の輝度に変化を与えない方法で不良画素を救
済できるようにしようとするものである。
「課題を解決するための手段」 透明基板上に複数のソースバスと複数のゲートバスと
が互いに直交する方向に、それぞれ等間隔に形成され、
それら各交叉位置と対応してその交叉するソースバス及
びゲートバスに接続された薄膜トランジスタが上記ソー
スバスとゲートバスとで囲まれた網目内の一角に形成さ
れ、そのトランジスタのドレイン電極と接続される画素
電極が上記網目内に広く形成され、その画素電極の端部
が隣接する薄膜トランジスタの接続されるゲートバスの
下側に重なるように延長され、上記ゲートバスの下面と
接して、上記画素電極及びその延長部を覆うようにゲー
ト絶縁膜が一様に形成され、上記延長部とその延長部と
対向する上記ゲートバスとの間に付加容量部が形成され
ている液晶表示素子において、この発明では、 上記画素電極の延長部が複数の櫛の歯状電極で構成さ
れ、 それらの櫛の歯状電極のいずれか一つにおいて、上記
画素電極と接する電極の一部が欠如されて、ギャップ部
が形成され、 そのギャップ部を挟んで対向する上記櫛の歯状電極及
び画素電極のギャップ部側の上面にレーザウェルド用の
第1,第２電極がそれぞれ形成され、 それら第1,第２電極を覆うと共に上記ギャップ部を埋
めるように上記ゲート絶縁膜が形成され、 そのゲート絶縁膜上に、上記第1,第２電極及び上記ギ
ャップ部の一部と重なって、レーザウェルド用の第３電
極が形成される。
が互いに直交する方向に、それぞれ等間隔に形成され、
それら各交叉位置と対応してその交叉するソースバス及
びゲートバスに接続された薄膜トランジスタが上記ソー
スバスとゲートバスとで囲まれた網目内の一角に形成さ
れ、そのトランジスタのドレイン電極と接続される画素
電極が上記網目内に広く形成され、その画素電極の端部
が隣接する薄膜トランジスタの接続されるゲートバスの
下側に重なるように延長され、上記ゲートバスの下面と
接して、上記画素電極及びその延長部を覆うようにゲー
ト絶縁膜が一様に形成され、上記延長部とその延長部と
対向する上記ゲートバスとの間に付加容量部が形成され
ている液晶表示素子において、この発明では、 上記画素電極の延長部が複数の櫛の歯状電極で構成さ
れ、 それらの櫛の歯状電極のいずれか一つにおいて、上記
画素電極と接する電極の一部が欠如されて、ギャップ部
が形成され、 そのギャップ部を挟んで対向する上記櫛の歯状電極及
び画素電極のギャップ部側の上面にレーザウェルド用の
第1,第２電極がそれぞれ形成され、 それら第1,第２電極を覆うと共に上記ギャップ部を埋
めるように上記ゲート絶縁膜が形成され、 そのゲート絶縁膜上に、上記第1,第２電極及び上記ギ
ャップ部の一部と重なって、レーザウェルド用の第３電
極が形成される。
「実施例」 この発明の実施例を第１図乃至第３図を参照して接滅
する。これらの図には第４図乃至第８図と対応する部分
には同じ符号を付し、重複説明を省略する。この実施例
では櫛の歯状電極15b1において、橋絡片32の画素電極15
と接する電極の一部が欠如されて、ギャップ部40が形成
される。このギャップ部40が形成された橋絡片32と画素
電極15とのギャップ部40を挟んで対向する側の各上面
に、レーザウェルド用の高融点金属（例えばクロム、モ
リブデン等）より成る第1,第２電極41,42がそれぞれ形
成される。この高融点金属は、よく知られているところ
の、ソースバスの抵抗値を下げるためにその上に積層さ
れる高融点材料と同じものでよく、それと同じ工程でパ
ターニングされる。それら第1,第２電極41,42を覆うと
共にギャップ部40を埋めるようにゲート絶縁膜22が堆積
される。そのゲート絶縁膜22上に、第1,第２電極41,42
及びギャップ部40の一部と重なって、レーザウェルド用
の第３電極43が形成される。この第３電極43はゲートバ
ス18と同じ材料（例えばアルミ）を用いて、ゲートバス
18と同時にパターニングされる。
する。これらの図には第４図乃至第８図と対応する部分
には同じ符号を付し、重複説明を省略する。この実施例
では櫛の歯状電極15b1において、橋絡片32の画素電極15
と接する電極の一部が欠如されて、ギャップ部40が形成
される。このギャップ部40が形成された橋絡片32と画素
電極15とのギャップ部40を挟んで対向する側の各上面
に、レーザウェルド用の高融点金属（例えばクロム、モ
リブデン等）より成る第1,第２電極41,42がそれぞれ形
成される。この高融点金属は、よく知られているところ
の、ソースバスの抵抗値を下げるためにその上に積層さ
れる高融点材料と同じものでよく、それと同じ工程でパ
ターニングされる。それら第1,第２電極41,42を覆うと
共にギャップ部40を埋めるようにゲート絶縁膜22が堆積
される。そのゲート絶縁膜22上に、第1,第２電極41,42
及びギャップ部40の一部と重なって、レーザウェルド用
の第３電極43が形成される。この第３電極43はゲートバ
ス18と同じ材料（例えばアルミ）を用いて、ゲートバス
18と同時にパターニングされる。
櫛の歯状電極15b1とゲートバス18との間にはコンデン
サC1aが形成される。また、第1,第２電極41,42と第３電
極43との間にそれぞれコンデンサC1b及びC1cが形成され
る。これら３コンデンサのコンデンサは第２図に示すよ
うに、直列に接続される。各コンデンサの容量値を表わ
すのにコンデンサの符号をそのまま流用すれば 簡単化のため C1bC1c （２） とすれば、 櫛の歯状電極15b2,15b3とゲートバス18との間には従
来と同様に、コンデンサC2,C3がそれぞれ形成される。
第２図Ａには１つの画素とその周囲の等価回路を示して
ある。
サC1aが形成される。また、第1,第２電極41,42と第３電
極43との間にそれぞれコンデンサC1b及びC1cが形成され
る。これら３コンデンサのコンデンサは第２図に示すよ
うに、直列に接続される。各コンデンサの容量値を表わ
すのにコンデンサの符号をそのまま流用すれば 簡単化のため C1bC1c （２） とすれば、 櫛の歯状電極15b2,15b3とゲートバス18との間には従
来と同様に、コンデンサC2,C3がそれぞれ形成される。
第２図Ａには１つの画素とその周囲の等価回路を示して
ある。
コンデンサC2及びC3についても簡単化のため静電容量
値を共にＣに設定する。
値を共にＣに設定する。
C2＝C3＝Ｃ （４） 付加容量値をCTで表わせば、 CT＝C1＋2C （５） となる。
コンデンサC3がショートした場合には、櫛の歯状電極
15b3の橋絡片32の画素電極15の近傍を、第３図Ａに切断
部44で示すようにレーザカットする。また、第３図の透
明基板12又は11側から、第３電極43及びそれと対向する
第１電極41及び第２電極42の各中央部（第１図Ａに×印
で示す位置）にレーザウェルダ（レーザビームを利用し
た溶接機）によってレーザビームを照射することによ
り、第３図Ｂに示すように対向する両電極間を溶融した
金属45又は46によって電気的に接続する。この結果コン
デンサC1b及びC1cはショートされ、合成容量C1＝C1aと
なり、付加容量はCT′＝Ｃ＋C1aとなる。この修理後の
付加容量CT′＝Ｃ＋C1aを正常時の（５）式の付加容量
値CT＝C1＋2Cにほぼ等しく設定する必要がある。従って （CT′＝）Ｃ＋C1a＝C1＋2C（＝CT） （６） 一方、コンデンサC1aがショートした場合にも、その時
の付加容量値CT″＝C1b/2＋2Cが正常時の付加容量値CT
にほぼ等しくなるように設定する必要がある。従って （CT″＝）C1b/2＋2C＝C1＋2C（＝CT） （７） （７）式より、 C1＝C1b/2 （８） （８）式と（３）式とから C1a＝∞ （９） となる。実用的には C1a≫C1b/2 （９′） であればよい。（６）式より、 C1a＝C1＋Ｃ （６′） （６′）式に（８）式を代入すれば、 C1a＝C1b/2＋Ｃ （10） となる。
15b3の橋絡片32の画素電極15の近傍を、第３図Ａに切断
部44で示すようにレーザカットする。また、第３図の透
明基板12又は11側から、第３電極43及びそれと対向する
第１電極41及び第２電極42の各中央部（第１図Ａに×印
で示す位置）にレーザウェルダ（レーザビームを利用し
た溶接機）によってレーザビームを照射することによ
り、第３図Ｂに示すように対向する両電極間を溶融した
金属45又は46によって電気的に接続する。この結果コン
デンサC1b及びC1cはショートされ、合成容量C1＝C1aと
なり、付加容量はCT′＝Ｃ＋C1aとなる。この修理後の
付加容量CT′＝Ｃ＋C1aを正常時の（５）式の付加容量
値CT＝C1＋2Cにほぼ等しく設定する必要がある。従って （CT′＝）Ｃ＋C1a＝C1＋2C（＝CT） （６） 一方、コンデンサC1aがショートした場合にも、その時
の付加容量値CT″＝C1b/2＋2Cが正常時の付加容量値CT
にほぼ等しくなるように設定する必要がある。従って （CT″＝）C1b/2＋2C＝C1＋2C（＝CT） （７） （７）式より、 C1＝C1b/2 （８） （８）式と（３）式とから C1a＝∞ （９） となる。実用的には C1a≫C1b/2 （９′） であればよい。（６）式より、 C1a＝C1＋Ｃ （６′） （６′）式に（８）式を代入すれば、 C1a＝C1b/2＋Ｃ （10） となる。
分り易いように数値例をあげて説明しよう。いま、C
1b＝0.5pFとすれば、（９′）式よりC1a≫0.25pFでなけ
ればならない。そこで（10）式を考慮して、Ｃ＝1.0pF
とすれば、C1a＝0.25＋1.0＝1.25pF1.2pFとなり、
（９′）式を粗い近似で満足できる。よって、C1b＝0.
5、Ｃ＝1.0、C1a＝1.2pFに設定する。合成容量C1は
（８）式よりC1＝C1b/2＝0.25pFとなるが、上記各コン
デンサの容量値は近似的なものであるので、C1は（３）
式より正確に求た方がよく、 となる。またCT,CT′,CT″をそれぞれ（５），（６）及
び（７）式より求めれば CT＝C1＋2C＝0.21＋２×１＝2.21pF （12） CT′＝Ｃ＋C1a＝１＋1.20＝2.20pF （13） CT″＝C1b/2＋2C＝0.25＋２＝2.25pF （14） となり、修理後の付加容量CT′及びC1aショート後の付
加容量CT″共正常な付加容量CTにほぼ等しいことが分
る。
1b＝0.5pFとすれば、（９′）式よりC1a≫0.25pFでなけ
ればならない。そこで（10）式を考慮して、Ｃ＝1.0pF
とすれば、C1a＝0.25＋1.0＝1.25pF1.2pFとなり、
（９′）式を粗い近似で満足できる。よって、C1b＝0.
5、Ｃ＝1.0、C1a＝1.2pFに設定する。合成容量C1は
（８）式よりC1＝C1b/2＝0.25pFとなるが、上記各コン
デンサの容量値は近似的なものであるので、C1は（３）
式より正確に求た方がよく、 となる。またCT,CT′,CT″をそれぞれ（５），（６）及
び（７）式より求めれば CT＝C1＋2C＝0.21＋２×１＝2.21pF （12） CT′＝Ｃ＋C1a＝１＋1.20＝2.20pF （13） CT″＝C1b/2＋2C＝0.25＋２＝2.25pF （14） となり、修理後の付加容量CT′及びC1aショート後の付
加容量CT″共正常な付加容量CTにほぼ等しいことが分
る。
これ迄の説明では、付加容量部30の櫛の歯状電極15b
1,15b2,15b3にはそれぞれ画素電極15側に幅の狭い橋絡
片32を持ち、くびれた形状であるとしたが、この発明は
この形状に限るものではなく、任意の形状でよい。例え
ば、最も簡単な形状としてくびれのない矩形状の櫛の歯
状電極としてもよい。上述と同様に第１乃至第３電極の
形状も任意でよい。また櫛の歯状電極も３個に限らず、
複数個であればよい。
1,15b2,15b3にはそれぞれ画素電極15側に幅の狭い橋絡
片32を持ち、くびれた形状であるとしたが、この発明は
この形状に限るものではなく、任意の形状でよい。例え
ば、最も簡単な形状としてくびれのない矩形状の櫛の歯
状電極としてもよい。上述と同様に第１乃至第３電極の
形状も任意でよい。また櫛の歯状電極も３個に限らず、
複数個であればよい。
「発明の効果」 この発明によれば、分割された付加容量の１つC2又は
C3のいずれかが絶縁不良になったとしても、その不良コ
ンデンサの橋絡部32をレーザカットして切断し、その代
りに、第１電極と第３電極間及び第２電極と第３電極間
をレーザウェルダにより導通させ、櫛の歯状電極15b1と
ゲートバス18との間で作られる付加容量C1aを加えるこ
とによって修理後の付加容量値を正常時の値にほぼ等し
くすることができる。
C3のいずれかが絶縁不良になったとしても、その不良コ
ンデンサの橋絡部32をレーザカットして切断し、その代
りに、第１電極と第３電極間及び第２電極と第３電極間
をレーザウェルダにより導通させ、櫛の歯状電極15b1と
ゲートバス18との間で作られる付加容量C1aを加えるこ
とによって修理後の付加容量値を正常時の値にほぼ等し
くすることができる。
また、付加容量C1aがショートしたとしても、全付加
容量値は特別の修理を行うことなく正常時の値にほぼ等
しくできる。
容量値は特別の修理を行うことなく正常時の値にほぼ等
しくできる。
従って上記いずれの場合にも、対応する画素の輝度は
正常な画素とほとんど変化はなく、優れた多段調表示が
可能である。
正常な画素とほとんど変化はなく、優れた多段調表示が
可能である。
第１図Ａ及びＢはそれぞれこの発明の実施例の要部を示
す平面図及びＢ−Ｂ断面図、第２図は第１図の画素電極
15を囲む要部の電気的等価回路図、第３図Ａは第１図の
櫛の歯状電極15b3とゲートバス18との間に絶縁不良があ
った場合に、櫛の歯状電極15b3をレーザカットにより画
素電極15より分離させた状態を示す平面図、第３図Ｂ
は、レーザウェルダにより第３図Ａの第１電極41と第３
電極43との間及び第２電極42と第３電極43との間を電気
的に接続した状態を示すための第３図ＡのＢ−Ｂ断面
図、第４図は液晶表示素子の一部の断面図、第５図は液
晶表示素子の等価回路図、第６図は既に提案されている
液晶表示素子の要部の平面図、第７図は第６図のＡ−Ａ
断面図、第８図は第６図のＢ−Ｂ断面図である。
す平面図及びＢ−Ｂ断面図、第２図は第１図の画素電極
15を囲む要部の電気的等価回路図、第３図Ａは第１図の
櫛の歯状電極15b3とゲートバス18との間に絶縁不良があ
った場合に、櫛の歯状電極15b3をレーザカットにより画
素電極15より分離させた状態を示す平面図、第３図Ｂ
は、レーザウェルダにより第３図Ａの第１電極41と第３
電極43との間及び第２電極42と第３電極43との間を電気
的に接続した状態を示すための第３図ＡのＢ−Ｂ断面
図、第４図は液晶表示素子の一部の断面図、第５図は液
晶表示素子の等価回路図、第６図は既に提案されている
液晶表示素子の要部の平面図、第７図は第６図のＡ−Ａ
断面図、第８図は第６図のＢ−Ｂ断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯川 禎三 兵庫県神戸市西区高塚台４―３―１ 星 電器製造株式会社開発技術研究所内 (56)参考文献 特開 平２−284120（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明基板上に複数のソースバスと複数のゲ
ートバスとが互いに直交する方向に、それぞれ等間隔に
形成され、それら各交叉点位置と対応してその交叉する
ソースバス及びゲートバスに接続された薄膜トランジス
タが上記ソースバスとゲートバスとで囲まれた網目内の
一角に形成され、そのトランジスタのドレイン電極と接
続さえる画素電極が上記網目内に広く形成され、その画
素電極の端部が隣接する薄膜トランジスタの接続される
ゲートバスの下側に重なるように延長され、上記ゲート
バスの下面と接して、上記画素電極及びその延長部を覆
うようにゲート絶縁膜が一様に形成され、上記延長部と
その延長部と対向する上記ゲートバスとの間に付加容量
部が形成されている液晶表示素子において、 上記画素電極の延長部が複数の櫛の歯状電極で構成さ
れ、 それらの櫛の歯状電極のいずれか一つにおいて、上記画
素電極と接する電極の一部が欠如されて、ギャップ部が
形成され、 そのギャップ部を挟んで対向する上記櫛の歯状電極及び
画素電極のギャップ部側の上面にレーザウェルド用の第
1,第２電極がそれぞれ形成され、 それら第1,第２電極を覆うと共に上記ギャップ部を埋め
るように上記ゲート絶縁膜が形成され、 そのゲート絶縁膜上に、上記第1,第２電極及び上記ギャ
ップ部の一部と重なって、レーザウェルド用の第３電極
が形成されていることを特徴とする、 液晶表示素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33553789A JP2714650B2 (ja) | 1989-12-25 | 1989-12-25 | 液晶表示素子 |
| KR1019900015632A KR940005124B1 (ko) | 1989-10-04 | 1990-09-29 | 액정표시소자 |
| US07/592,272 US5042916A (en) | 1989-10-04 | 1990-10-03 | Active matrix display device having divided additional capacitors |
| EP90118978A EP0421386B1 (en) | 1989-10-04 | 1990-10-04 | Liquid crystal display element |
| DE69020288T DE69020288T2 (de) | 1989-10-04 | 1990-10-04 | Flüssigkristallanzeigeelement. |
| EP94111000A EP0621503A3 (en) | 1989-10-04 | 1990-10-04 | Liquid crystal display device. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33553789A JP2714650B2 (ja) | 1989-12-25 | 1989-12-25 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194516A JPH03194516A (ja) | 1991-08-26 |
| JP2714650B2 true JP2714650B2 (ja) | 1998-02-16 |
Family
ID=18289684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33553789A Expired - Fee Related JP2714650B2 (ja) | 1989-10-04 | 1989-12-25 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714650B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3915529B2 (ja) * | 1993-01-20 | 2007-05-16 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| JP3296913B2 (ja) * | 1993-01-20 | 2002-07-02 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| US6313889B1 (en) | 1993-03-04 | 2001-11-06 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| JP2001305586A (ja) * | 2000-02-15 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置、その画素修正方法及びその駆動方法 |
| JP4088619B2 (ja) | 2004-01-28 | 2008-05-21 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
| WO2013001566A1 (ja) * | 2011-06-27 | 2013-01-03 | パナソニック株式会社 | 表示装置及びその製造方法 |
-
1989
- 1989-12-25 JP JP33553789A patent/JP2714650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03194516A (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005124B1 (ko) | 액정표시소자 | |
| JPH0421823A (ja) | 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子 | |
| KR100241487B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 화소 결함 수정 방법 | |
| US5086347A (en) | Liquid crystal display device having metallic bus repair layer | |
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| KR101255782B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
| JPH0584490B2 (ja) | ||
| KR100360753B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100324457B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| US4787712A (en) | Active matrix liquid crystal display device having capacitive electrodes opposite the source buses | |
| JP2714650B2 (ja) | 液晶表示素子 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JPH0786618B2 (ja) | アクティブマトリクス表示装置 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| KR102085857B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2714649B2 (ja) | 液晶表示素子 | |
| JPH05165055A (ja) | 画素分割液晶表示素子 | |
| JP2000098423A (ja) | 液晶表示装置及びその製造方法 | |
| JP2968252B2 (ja) | 液晶表示装置 | |
| JP2968269B2 (ja) | 液晶表示装置の製造方法 | |
| KR100507280B1 (ko) | 프린지 필드 구동 액정 표시 장치 | |
| JPS61250696A (ja) | アクテイブマトリクス表示素子 | |
| JPH01227128A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |