JP2710843B2

JP2710843B2 - 半導体装置の製造方法

Info

Publication number: JP2710843B2
Application number: JP24407489A
Authority: JP
Inventors: 典章佐藤; 和典今岡; 俊一八巻
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-09-19
Filing date: 1989-09-19
Publication date: 1998-02-10
Anticipated expiration: 2013-02-10
Also published as: JPH03104217A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術（第３図）発明が解決しようとする課題（第４図）課題を解決するための手段作用実施例第１の発明の実施例（第１図）第２及び第３の発明の実施例（第２図）発明の効果〔概要〕半導体装置の製造方法に関し、更に詳しく言えば、開
口部を介してセルフアライメント法により半導体基板表
面の不純物領域上に導電膜のバッファ層を形成する半導
体装置の製造方法に関し、種々の大きさの複数の開口部を介して不純物領域上に
破損のない、正常なバッファ層を同時に形成することが
できる半導体装置の製造方法を提供することを目的と
し、第１の製造方法の発明は、半導体基板表面に形成され
た不純物領域に、絶縁膜の開口部を介して導電膜を形成
する工程と、該開口部内の導電膜上に凸形状の絶縁物又
は導電物を形成する工程と、全面に耐エッチング性膜を
形成する工程と、前記耐エッチング性膜を均一にエッチ
バックして前記開口部内に該耐エッチング性膜を残存さ
せる工程と、前記開口部内に残存する耐エッチング性膜
及び凸形状の絶縁物又は導電物をマスクとして前記導電
膜を選択的に除去する工程とを含み、第２の製造方法の発明は、半導体基板上の絶縁膜の開
口部の底面に形成された不純物領域の上に凸形状の絶縁
物又は導電物を形成する工程と、全面に導電膜を形成す
る工程と、全面に耐エッチング性膜を形成する工程と、
前記耐エッチング性膜をエッチバックして前記開口部内
に該耐エッチング性膜を残存させる工程と、前記開口部
内に残存する耐エッチング性膜及び凸形状の絶縁物又は
導電物をマスクとして前記導電膜を選択的に除去する工
程とを含み構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関し、更に詳しく
言えば、開口部を介してセルフアライメント法により半
導体基板表面の不純物領域上に導電膜のバッファ層を形
成する方法に関する。

半導体装置においては、高密度化にともないソース・
ドレイン（S/D）領域などの不純物領域を浅く形成する
ことが多い。このような不純物領域にAlなどの電極を接
続する場合、ポリシリコン膜などをバッファ層として介
在させAl電極が不純物領域より深く基板内に入り込まな
いようにしている。この場合、ポリシリコン膜を拡散源
として用いると、さらに浅い不純物領域を形成できる。

また、S/D拡散層の形成のため、直接基板にイオン注
入すると、アニール後においても注入による基板結晶欠
陥が残ることが知られている。このため、ポリSi膜をバ
ッファ層として形成し、該ポリシリコン膜にイオン注入
し、該ポリシリコン膜から不純物拡散を行うと、上記の
結晶欠陥の発生を防止できるので、この点からもバッフ
ァ層の形成が有用である。

〔従来の技術〕

第３図（ａ）〜（ｈ）は、従来例のバッファ層の形成
方法を説明する断面図で、絶縁ゲート型電界効果トラン
ジスタのバッファとしてのS/D引出し電極を形成する場
合に適用するものである。

同図（ａ）は、ゲート電極周辺にSiO₂膜を形成した直
後の絶縁ゲート型電界効果トランジスタの断面図であ
る。

同図において、１はｐ型のSi基板、２は素子分離のた
めのフィールド酸化膜、41はゲート部で、ゲート酸化膜
３と、ゲート電極４と、ゲート電極４を絶縁するたのSi
O₂膜６とからなる。

また、5a,5bは不純物領域としてのn^-型の低濃度ソー
ス・ドレイン（S/D）領域である。なお、フィールド酸
化膜２とゲート部41との間の開口部34a,34bの底面にはS
i基板１表面の低濃度S/D領域5a,5bが露出し、凹部とな
っている。

まず、このSi基板１上にポリシリコン膜７を形成する
（同図（ｂ））。

続いて、リンイオンをポリシリコン膜７中に注入した
（同図（ｃ））後、レジストを回転塗布法により塗布す
る。このとき、形成されるレジスト膜８は粘性流動のた
めSi基板１上の凹凸に関係なく通常平坦に形成されるの
で、レジスト膜８は開口部34a,34b上で他の部分と比較
して厚くなっている（同図（ｄ））。

次に、CF₄／O₂ガスを用いたRIE（Reactive Ion Etchi
ng）法によりレジスト膜８をエッチバックする。する
と、開口部34a,34b上にはレジスト膜８が厚く形成され
ているので、ゲート部41及びフィールド酸化膜２上のレ
ジスト膜は除去されて開口部34a,34b内にのみレジスト
膜8a,8bが残る。（同図（ｅ））。

なお、上記のエッチバック法の外に、露光されるレジ
スト膜の表面からの膜厚が露光時間に比例して厚くなる
ことを利用し、レジスト膜厚の厚い開口部34a,34b内の
下層の部分が露光されないような露光時間で露光するこ
とにより、このレジスト膜8a,8bを現像して低濃度S/D領
域5a,5b上にのみレジスト膜8a,8bを残す方法も知られて
いる。

次に、SiCl₄ガスを用いてポリシリコン膜７のエッチ
ングを行う。その結果、レジスト膜8a,8bで被覆されて
いないゲート部41及びフィールド酸化膜２上のポリシリ
コン膜７のみが除去され、低濃度S/D領域5a,5bに接して
バッファ層としてのS/D引出し電極7a,7bが形成される
（同図（ｆ））。

続いて、残存するレジスト膜8a,8bを除去した（同図
（ｇ））後、加熱処理によりS/D引出し電極7a,7b中のリ
ンをSi基板１中に導入して、n^-型の低濃度S/D領域5a,5b
内にn⁺型の高濃度S/D領域9a,9bを形成する。

その後、通常の工程を経て絶縁ゲート型電界効果トラ
ンジスタが完成する（同図（ｈ））。なお、同図（ｈ）
において、10は層間絶縁膜としてのSiO₂膜、11a,11b,11
cはいずれもAlからなり、それぞれS/D配線電極，ゲート
配線電極,S/D配線電極である。

〔発明が解決しようとする課題〕

ところで、通常半導体装置には種々の大きさのS/D領
域を有する多数の絶縁ゲート型電界効果トランジスタが
同一の基板上に形成されている。特に、入出力部や電源
ラインのトランジスタは比較的大きい電流を流す必要が
あるため他の用途のトランジスタと比較してS/D領域の
面積を大きくしている。即ち開口部34a,34bの幅を広く
している。

このため、第３図（ｄ）に示すレジストを塗布する
と、Si基板１上にはレジストの粘性流動のため開口部34
a,34bの幅が狭い場合とは逆にレジストが開口部34a,34b
内に十分に溜まらない。

その結果、Si基板１上の凹凸形状そのままの形にレジ
スト膜８が形成されるようになる。従って第４図（ａ）
に示すように、開口部34a,34b上のレジスト膜８の膜厚
がその周辺のフィールド酸化膜２やゲート部41上のレジ
スト膜８の膜厚とほぼ等しくなる。

このため、エッチバック法又は露光法により形成され
る開口部34a,34b内のレジスト膜8a,8bの膜厚は第４図
（ｂ）のＡ部及びＢ部で薄くなる。

従って、このレジスト膜8a,8bをマスクとしてポリシ
リコン膜７をエッチングすると、ゲート部41及びフィー
ルド酸化膜２上のポリシリコン膜７のみならず低濃度S/
D領域5a,5b上のポリシリコン膜７の一部も除去され、ポ
リシリコン膜7a,7bの破損部37a,37bが生じる（第４図
（ｃ））。

このため、後にこの上にAlからなるS/D配線電極を形
成すると、Alが破損部37a,37bを介して直接Si基板１と
接する。そして、Alとポリシリコン膜7a,7bとのコンタ
クトを良くするための加熱処理により破損部37a,37bのA
lがｎ型の低濃度及び高濃度S/D領域5a,5b,9a,9bの深さ
より深くｐ型のSi基板１中に拡散する。その結果、Alと
ｐ型のSi基板１とが電気的にショートし、トランジスタ
が特性不良になるという問題がある。

この問題を解決するためのレジスト膜を厚くすると露
光が十分に行われず、またパターニングが困難になると
いう問題がある。更に、露光時間を長くすると、パター
ンボケなどが生じ、微細化が困難になってくるという問
題がある。

本発明は、かかる従来の問題点に鑑みてなされたもの
で、種々の大きさの複数の開口部を介して不純物領域上
に破損のない、正常なバッファ層を同時に形成すること
ができる方法を提供することを目的とするものである。

〔課題を解決するための手段〕

上記課題は、第１に、半導体基板表面に形成された不
純物領域に、絶縁膜の開口部を介して導電膜を形成する
工程と、該開口部内の導電膜上に凸形状の絶縁物又導電
物を形成する工程と、全面に耐エッチング性膜を形成す
る工程と、前記耐エッチング性膜を均一にエッチバック
して前記開口部内に該耐エッチング性膜を残存させる工
程と、前記開口部内に残存する耐エッチング性膜及び凸
形状の絶縁物又は導電物をマスクとして前記導電膜を選
択的に除去する工程とを有することを特徴とする半導体
装置の製造方法によって解決され、第２に、半導体基板上の絶縁膜の開口部の底面に形成
された不純物領域の上に凸形状の絶縁物又は導電物を形
成する工程と、全面に導電膜を形成する工程と、全面に
耐エッチング性膜を形成する工程と、前記耐エッチング
性膜をエッチバックして前記開口部内に該耐エッチング
性膜を残存させる工程と、前記開口部内に残存する耐エ
ッチング性膜及び凸形状の絶縁物又は導電物をマスクと
して前記導電膜を選択的に除去する工程とを有すること
を特徴とする半導体装置の製造方法によって解決され、第３に、第２の発明の製造方法に記載の凸形状の絶縁
物は、ゲート電極の側壁に形成されるサイドウオール絶
縁膜と同一の工程で形成されることを特徴とする半導体
装置の製造方法によって解決される。

〔作用〕

第１の発明の半導体装置の製造方法によれば、開口部
内の導電膜の上に１以上の凸形状の絶縁物又は導電物を
形成しているので、初期の開口部の幅が広い場合にも凸
形状の絶縁物又は導電物を形成することにより実質的な
開口部の幅を狭くすることができる。

そして、このような開口部を被覆して耐エッチング性
膜を形成している。例えば耐エッチング性膜の部材とし
てレジストを用いた場合、実質的な開口部の幅が狭くな
っているので、流動によりレジストは開口部内に十分満
たされる。その結果、開口部上の耐エッチング性膜の膜
厚は開口部の周辺部上に耐エッチング性膜の膜厚と比較
して十分に厚くできる。

このため、耐エッチング性膜を均一にエッチバックす
ると、耐エッチング性膜を開口部内に十分な厚さに残す
ことが出来る。

これにより、残存する耐エッチング性膜をマスクとし
て下地の導電膜をエッチングすると、耐エッチング性膜
のマスク性が十分に保持されるので、この導電膜の破損
を防止することが出来、正常な導電膜を形成することが
できる。

従って、種々の大きさの開口部を介して不純物領域の
各々に導電膜を同時に形成する場合、幅の広い開口部底
面の不純物領域上の導電膜の上に予め凸形状の導電物又
は絶縁物を形成しておくことにより不純物領域上に破損
のない、正常な導電膜を同時に形成することができる。

また、第２の発明の半導体装置の製造方法において
は、第１の発明の半導体装置の製造方法とは逆に、先に
開口部底面の不純物領域上に凸形状の絶縁物又は導電物
を形成した後、全面に導電膜を形成している。従って、
第１の発明の場合と同じように、初期の開口部の幅が広
い場合でも凸形状の絶縁物又は導電物を形成することに
より実質的な開口部の幅を狭くすることができる。

このため、十分なマスク性を持つ耐エッチング性膜を
セルフアライメント法により開口部内に残すことができ
るので、破損のない、正常な導電膜を開口部内に形成す
ることができる。

これにより、種々の大きさの開口部を介して不純物領
域の各々に導電膜を同時に形成する場合、少なくとも幅
の広い開口部底面の不純物領域上に予め凸部を形成して
おけば全ての不純物領域上に破損のない、正常な導電膜
を同時に形成することができる。

特に、第３の発明の半導体装置の製造方法によれば、
第２の発明の製造方法に記載の凸形状の絶縁膜を形成す
ると同一の工程でゲート電極のサイドウオールを形成し
ているので、工程の簡略化が図れる。

〔実施例〕

次に、本発明の実施例について図を参照しながら具体
的に説明する。

第１の発明の実施例第１図（ａ）〜（ｉ）は、第１の発明の実施例の製造
方法を説明する断面図で、絶縁ゲート型電界効果トラン
ジスタのS/D引出し電極を形成する場合について説明す
るものである。

同図において、12はｐ型のSi基板、13は素子分離のた
めのフィールド酸化膜、42はフィールド酸化膜13によっ
て区分された素子形成領域、38はゲート部で、ゲート酸
化膜14とポリシリコンからなるゲート電極15とゲート電
極15を絶縁するSiO₂膜17とからなる。また、16a,16bはS
i基板１に形成されたn^-型の低濃度ソース・ドレイン（S
/D）領域（不純物領域）で、ゲート部38とフィールド絶
縁膜13との間の開口部24a,24bの底面に露出し、凹部と
なっている。

まず、このSi基板12上にS/D引出し電極となる厚さ100
0Åのポリシリコン層（導電膜）18を形成する（同図
（ｂ））。

続いて、エネルギー40keV,ドーズ量４×10¹⁵cm^-2の条
件でリンイオンをポリシリコン膜18中に注入した後、CV
D法により凸部となる厚さ3000ÅのSiO₂膜19を形成する
（同図（ｃ））。

次に、不図示のレジスト膜をパターニングして開口部
24a,24b内にレジストパターンを形成し、このレジスト
パターンをマスクにしてSiO₂膜19をエッチングする。そ
の結果、開口部24a,24bの底面のポリシリコン膜18上にS
iO₂からなる凸部19a,19bが形成される（同図（ｄ））。

次いで、同図（ｅ）に示すように、回転塗布法により
全面に粘度20cpのレジストを塗布して膜厚１μｍ程度の
レジスト膜（耐エッチング性膜）20を形成する。このと
き、開口部24a,24bの底面に形成された凸部19a,19bによ
り開口部24a,24bの凹部の幅が実質的に狭くなるので、
レジストの粘性流動によりレジストが開口部24a,24b内
に十分に満たされ、Si基板12上の凹凸に関係なくレジス
ト膜20はSi基板12表面に平坦に形成される。従って、開
口部24a,24bの凹部上のレジスト膜20の膜厚は、開口部2
4a,24b周辺のフィールド酸化膜13,ゲート部38及び凸部1
9a,19b上のレジスト膜20の膜厚よりも厚く形成される。

次に、CF₄／O₂ガスを用いたRIE（Reactive Ion Etchi
ng）法により電力1kWの条件でレジスト膜20を均一にエ
ッチバックして開口部24a,24b周辺のフィールド酸化膜1
3,ゲート部38の上面を表出させる。すると、開口部24a,
24bの凹部内にはレジスト膜20が厚く形成されているの
で、開口部24a,24b凹部内に十分な厚さのレジスト膜
（耐エッチング性膜）20a,20b,20c,20dが残る。（同図
（ｆ））。

次に、SiCl₄ガスを用いてポリシリコン膜18のエッチ
ングを行う。その結果、レジスト膜20a,20b,20c,20dで
被覆されていないゲート部38,フィールド酸化膜13及び
凸部19a,19b上のポリシリコン膜18のみが除去され、S/D
引出し電極18a,18bが形成される（同図（ｇ））。この
とき、レジスト膜20a,20b,20c,20dは十分な厚さに形成
されているので、下地のS/D引出し電極18a,18bの破損を
防止できる。続いて、残存するレジスト膜20a,20b,20c,
20dと凸部19a,19bとを除去した（同図（ｈ））。後、RT
A（Rapid Termal Aneal）法を用いた加熱処理によりS/D
引出し電極18a,18b中のリンをSi基板12に導入して、n^-
型のS/D領域16a,16b内にn⁺型の高濃度S/D領域21a,21bを
形成する（同図（ｉ））。

その後、同図（ｉ）に示すように、通常の工程を経て
絶縁ゲート型電界効果トランジスタが完成する。なお、
同図（ｉ）において、22は層間絶縁膜としてのSiO₂膜、
23a,23b,23cはそれぞれAlからなるS/D配線電極，ゲート
配線電極,S/D配線電極である。

以上のように、第１の発明の実施例の半導体装置の製
造方法によれば、同図（ｇ）に示すように、開口部24a,
24bの凹部内に残存するレジスト膜20a,20b,20c,20dが十
分な厚さに形成されているので、下地のS/D引出し電極1
8a,18bがエッチングガスにより破損するのを防止するこ
とができる。

これにより、破損のない、正常なS/D引出し電極18a、
18bをセルフアライメント法により形成することができ
る。従って、トランジスタの高密度化を図ることが出来
るとともに、パターンサイズの異なる種々の用途のトラ
ンジスタを同一チップ上に歩留り良く形成することが出
来る。

なお、第１の発明の実施例では、凸部19a,19bとしてS
iO₂膜を用いたが、他の絶縁膜としてSi₃N₄膜などを用い
ることもできる。更に、ポリシリコン膜などの導電膜を
用いてもよい。この場合、第１図（ｈ）と異なり、凸部
をそのまま残すことが出来る。これにより、凸部を除去
する工程を簡略化出来る。

また、第１の発明の実施例では、各開口部24a,24bに
凸部19aと19bとを１つずつ設けたが、必要な場合には各
開口部24a,24bに凸部を２つ以上ずつ設けることもでき
る。

第２及び第３の発明の実施例第２図（ａ）〜（ｊ）は、第２及び第３の発明の実施
例の製造方法を説明する断面図で、絶縁ゲート型電界効
果トランジスタのS/D引出し電極を形成する場合につい
て説明するものである。同図（ａ）は、ゲート電極をマ
スクとして低濃度S/D領域を形成した直後の絶縁ゲート
型電界効果トランジスタの断面図である。

同図において、25はｐ型のSi基板、26は素子分離のた
めのSiO₂からなるフィールド絶縁膜、43はフィールド絶
縁膜26によって区分された素子形成領域である。また、
39はゲート部で、SiO₂からなるゲート絶縁膜27と、ゲー
ト電極28と、ゲート電極28上のSiO₂膜29とからなり、側
壁にはサイドウオールがまだ形成されておらず、ゲート
電極28が露出している。更に、30a,30bはSi基板25に形
成されたn^-型の低濃度S/D領域（不純物領域）で、ゲー
ト電極28とフィールド絶縁膜26との間の開口部31a,31b
の底面に露出し、凹部となっている。

まず、同図（ｂ）に示すように、CVD法によりこのSi
基板25上に凸部形成用の厚さ3000ÅのSiO₂膜32を形成す
る。

次に、レジスト膜33を全面に形成した（同図（ｃ））
後、レジスト膜33をパターニングして開口部31a,31b底
面のSiO₂膜32上にレジストパターン33a,33bを形成する
（同図（ｄ））。

続いて、SiCl₄ガスを用いた異方性ドライエッチング
法によりSiO₂膜32をエッチングする。その結果、レジス
トパターン33a,33bの下にSiO₂からなる凸部32a,32bが形
成されるとともに、ゲート電極28側面にもSiO₂からなる
サイドウオール40が形成される（同図（ｅ））。

次いで、レジスト膜33a,33bを除去した後、S/D引き出
し電極となる厚さ1000Åのポリシリコン膜（導電膜）35
を全面に形成する（同図（ｆ））。

次に、エネルギー40keV,ドーズ量４×10¹⁵cm^-2の条件
でリンイオンをポリシリコン膜35に注入する。その後、
回転塗布法により粘度20cpのレジストを全面に塗布し、
膜厚１μｍ程度のレジスト膜（耐エッチング性膜）36を
形成する（同図（ｇ））。このとき、開口部31a,31b底
面には凸部32a,32bが形成されており、開口部31a,31bの
凹部の幅が実質的に狭くなっているので、レジストの粘
性流動により開口部31a,31bの凹部にはレジストが十分
に満たされ、Si基板25上にはレジスト膜36が平坦に形成
される。このため、開口部31a,31bの凹部上に形成され
たレジスト膜36は、フィールド酸化膜26,ゲート部39及
び凸部32a,32b上のレジスト膜36と比較して膜厚が厚く
なっている。

その後、CF₄／O₂ガスを用いたドライエッチング法に
よりレジスト膜36を均一にエッチバックして、フィール
ド酸化膜26,ゲート部39及び凸部32a,32bの上面を表出さ
せると、開口部31a,31b内にのみ十分な厚さのレジスト
膜（耐エッチング性膜）36a,36b,36c,36dが残る（同図
（ｈ））。

次に、このレジスト膜36a,36b,36c,36dをマスクとし
てSiCl₄ガスを用いたドライエッチング法によりポリシ
リコン膜35をエッチングして、ゲート電極28及びフィー
ルド絶縁膜26上のポリシリコン膜を除去し、S/D引出し
電極35a,35b,35c,35dを形成する（同図（ｉ））。この
とき、レジスト膜36a,36b,36c,36dは十分に厚いので、
下地のS/D引出し電極35a,35b,35c,35dを破損することは
ない。

続いて、CF₄／O₂ガスを用いたドライエッチング法に
よりレジスト膜36a,36b,36c,36dを除去する（同図
（ｊ））。

その後、通常の工程を経て絶縁ゲート型電界効果トラ
ンジスタが完成する。なお、完成図は省略する。

以上のように、第２及び第３の発明の実施例によれ
ば、第２図（ｉ）に示すように、破損のない正常なソー
ス・ドレイン引出し電極35a,35b,35c,35dをセルフアラ
イメント法により形成することができる。従って、トラ
ンジスタの高密度化を図ることが出来るとともに、パタ
ーンサイズの異なる種々の用途のトランジスタを同一チ
ップ上に歩留り良く形成することが出来る。

また、第２図（ｅ）に示すように、凸部32a,32bを形
成する際同時にゲート電極28の側面に絶縁のためのサイ
ドウオール40を形成することができるので、凸部32a,32
bを形成するための第２図（ｄ）のレジストパターン33
a,33bを形成する工程以外は特別な工程を増やす必要が
ない。これにより、工程の簡略化を図ることができる。

更に、第２及び第３の発明の実施例では、凸部32a,32
bとしてSiO₂膜を用いたが、他の絶縁膜を用いてもよ
い。また、ポリシリコン膜などの導電膜を用いてもよ
い。この場合、絶縁膜の場合と比較して低濃度S/D領域3
0a,30bとの間でより良好なコンタクトを得ることができ
る。

また、第１及び第２の各開口部31a,31bにそれぞれ凸
部32a,32bとを１つずつ設けているが、必要な場合には
各開口部31a,31bに凸部を２つ以上ずつ設けることもで
きる。

なお、第１〜第３の発明の実施例では、レジスト膜を
開口部内にのみ残すためのセルフアライメント法として
エッチバック法を用いているが、露光法を用いて開口部
の凹部にレジスト膜を残すこともできる。

また、第１〜第３の発明の実施例では、耐エッチング
性膜としてレジストを用いているが、SiO₂やSi₃N₄を含
む塗布液や、加熱処理して流動させた後のPSG膜、BPSG
膜などを用いてもよい。

更に、凸部として、散点する凸形状の導電物や絶縁膜
や帯状の凸形状の導電物や絶縁膜を用いる場合でも第１
〜第４の発明の半導体装置の製造方法を適用できる。

〔発明の効果〕

以上のように、第１〜第３の発明の半導体装置の製造
方法によれば、例えばこれらの製造方法を絶縁ゲート型
電界効果トランジスタの製造方法に適用した場合、S/D
領域のパターンサイズの大小によらず、破損のない、正
常なS/D引出し電極をセルフアライメント法により形成
することができる。

従って、トランジスタの高密度化を図ることが出来る
とともに、パターンサイズの異なる種々の用途のトラン
ジスタを同一チップ上に歩留り良く形成することができ
る。

また、第１の発明の半導体装置の製造方法によれば、
凸形状の部分を導電膜で形成した場合、後でこれを除去
する必要がないので、工程の簡略化を図ることができ
る。

また、第２の発明の半導体装置の製造方法によれば、
凸形状の部分を導電膜で形成した場合、絶縁膜で形成す
る場合と比較して、下地のソース・ドレイン部形成領域
とのコンタクトを良くすることができる。

更に、第３の発明の半導体装置の製造方法によれば、
凸形状の部分を絶縁膜で形成するとともに、ゲート電極
の絶縁のためのサイドウオールを形成することができる
ので、工程の簡略化を図ることができる。

【図面の簡単な説明】

第１図は、第１の発明の実施例の半導体装置の製造方法
を説明する断面図、第２図は、第２及び第３の発明の実施例の半導体装置の
製造方法を説明する断面図、第３図は、従来例の半導体装置の製造方法を説明する断
面図、第４図は、従来例の問題点を説明する断面図である。〔符号の説明〕 1,12,25…Si基板、2,13,26…フィールド酸化膜、3,14,2
7…ゲート酸化膜、4,15,28…ゲート電極、5a,5b…低濃
度S/D領域、6,10,17,19,22,29,32…SiO₂膜、７…ポリシ
リコン膜、7a,7b,18a,18b,35a,35b,35c,35d…S/D引出し
電極、8,8a,8b,33,33a,33b…レジスト膜、9a,9b,21a,21
b…高濃度S/D領域、16a,16b,30a,30b…低濃度S/D領域
（不純物領域）、11a,11c,23a,23c…S/D配線電極、11b,
23b…ゲート配線電極、18,35…ポリシリコン膜（導電
膜）、19a,19b,32a,32b…凸部、20,20a,20b,20c,20d,3
6,36a,36b,36c,36d…レジスト膜（耐エッチング性
膜）、24a,24b,31a,31b,34a,34b…開口部、37a,37b…破
損部、38,39,41…ゲート部、40…サイドウオール、42,4
3…素子形成領域。

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板表面に形成された不純物領域に
絶縁膜の開口部を介して導電膜を形成する工程と、該開口部内の導電膜上に凸形状の絶縁物又は導電物を形
成する工程と、全面に耐エッチング性膜を形成する工程と、前記耐エッチング性膜を均一にエッチバックして前記開
口部内に該耐エッチング性膜を残存させる工程と、前記開口部内に残存する耐エッチング性膜及び凸形状の
絶縁物又は導電物をマスクとして前記導電膜を選択的に
除去する工程とを有することを特徴とする半導体装置の
製造方法。
【請求項２】半導体基板上の絶縁膜の開口部の底面に形
成された不純物領域の上に凸形状の絶縁物又は導電物を
形成する工程と、全面に導電膜を形成する工程と、全面に耐エッチング性膜を形成する工程と、前記耐エッチング性膜をエッチバックして前記開口部内
に該耐エッチング性膜を残存させる工程と、前記開口部内に残存する耐エッチング性膜及び凸形状の
絶縁物又は導電物をマスクとして前記導電膜を選択的に
除去する工程とを有することを特徴とする半導体装置の
製造方法。
【請求項３】請求項２記載の凸形状の絶縁物は、ゲート
電極の側壁に形成されるサイドウオール絶縁膜と同一の
工程で形成されることを特徴とする半導体装置の製造方
法。