JP2710252B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2710252B2 JP2710252B2 JP63261704A JP26170488A JP2710252B2 JP 2710252 B2 JP2710252 B2 JP 2710252B2 JP 63261704 A JP63261704 A JP 63261704A JP 26170488 A JP26170488 A JP 26170488A JP 2710252 B2 JP2710252 B2 JP 2710252B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- width
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置に関し、特に入力端子等からの過
大な電圧による破壊を防止した半導体装置に関するもの
である。
大な電圧による破壊を防止した半導体装置に関するもの
である。
(ロ)従来の技術 従来の半導体装置に於いて、半導体基板内に作り込ま
れる半導体素子を、端子より浸入する過大な電圧より保
護する目的で色々な対策が施されている。
れる半導体素子を、端子より浸入する過大な電圧より保
護する目的で色々な対策が施されている。
例えば特開昭62−291163号公報の第2図に示すもの
が、この対策に該当する。これは入力端子とトランジス
タとの間に、ダイオードを形成し、異常電力が入力端子
に印加されても前記ダイオードで保護できるものであ
る。
が、この対策に該当する。これは入力端子とトランジス
タとの間に、ダイオードを形成し、異常電力が入力端子
に印加されても前記ダイオードで保護できるものであ
る。
一方、第5図に示すものは、一般的な半導体装置
(1)の平面図を示すものである。周辺に四角形で示す
ものがパッド(2)であり、配線がこのパッド(2)よ
り延在され回路を構成している。またこの配線は、実装
密度が高いために多層構造になっており、第5図に於い
ては、一点鎖線で示すものが第1層目に形成される第1
の配線(3)であり、実線で示すものが第2層目に形成
される第2の配線(4)である。これらの配線(3),
(4)はパターンの都合によっては、図の如く交差領域
を有している。
(1)の平面図を示すものである。周辺に四角形で示す
ものがパッド(2)であり、配線がこのパッド(2)よ
り延在され回路を構成している。またこの配線は、実装
密度が高いために多層構造になっており、第5図に於い
ては、一点鎖線で示すものが第1層目に形成される第1
の配線(3)であり、実線で示すものが第2層目に形成
される第2の配線(4)である。これらの配線(3),
(4)はパターンの都合によっては、図の如く交差領域
を有している。
(ハ)発明が解決しようとする課題 以上の如き構成で、パッド(2)近傍に保護ダイオー
ドを設けても、この保護ダイオードの特性やサージ(異
常電圧)の大小により、この保護ダイオードだけではこ
のサージを吸収しきれず、第5図では黒く塗りつぶした
交差領域(5)で電界集中を起こし、半導体装置(1)
が破壊することがあった。
ドを設けても、この保護ダイオードの特性やサージ(異
常電圧)の大小により、この保護ダイオードだけではこ
のサージを吸収しきれず、第5図では黒く塗りつぶした
交差領域(5)で電界集中を起こし、半導体装置(1)
が破壊することがあった。
これを防止するには、配線の幅を広げれば良いが、幅
を広げることで配線密度が下がる問題があり、また第1
の配線(3)と第2の配線(4)の間の絶縁膜を厚くす
れば、破壊を防止できるが、製造時間が長くなる等のプ
ロセス上の制約を受けてしまう問題があった。
を広げることで配線密度が下がる問題があり、また第1
の配線(3)と第2の配線(4)の間の絶縁膜を厚くす
れば、破壊を防止できるが、製造時間が長くなる等のプ
ロセス上の制約を受けてしまう問題があった。
(ニ)課題を解決するための手段 本発明は前述の課題に鑑みてなされ、第1層目に形成
される第1の配線(12)と、第2層目に形成される第2
の配線(13)との交差領域(11)の重畳面積を大きくす
ることで解決するものである。
される第1の配線(12)と、第2層目に形成される第2
の配線(13)との交差領域(11)の重畳面積を大きくす
ることで解決するものである。
(ホ)作 用 前述の如く重畳面積を大きくすると、第1の配線(1
2)と第2の配線(13)との交差領域(11)に生じる容
量成分Cが大きくなる。従ってこの交差領域(11)間に
生じる電圧Vは、電荷をQとするとV=Q/Cにより低下
し、層間静電耐量を向上することができる。
2)と第2の配線(13)との交差領域(11)に生じる容
量成分Cが大きくなる。従ってこの交差領域(11)間に
生じる電圧Vは、電荷をQとするとV=Q/Cにより低下
し、層間静電耐量を向上することができる。
(ヘ)実施例 以下に本発明の半導体装置の実施例を説明する。
第1図は交差領域(11)の拡大図であり、一点鎖線は
第1層目に形成される第1の配線(12)であり、実線は
第2層目に形成される第2の配線(13)である。
第1層目に形成される第1の配線(12)であり、実線は
第2層目に形成される第2の配線(13)である。
全体の構成としては、第2図の如く先ず半導体基板
(14)がある。この半導体基板(14)は、例えばP型の
半導体基板上に、N型のエピタキシャル層が積層されて
構成されている。この半導体基板とエピタキシャル層の
間には埋込み層が形成され、またエピタキシャル層表面
より前記半導体基板に到達する分離領域が形成されてい
る。この分離領域によって複数の島領域が形成され、こ
の島領域にはトランジスタ、ダイオード、抵抗およびコ
ンデンサ等が、通常の方法によって作り込まれている。
(14)がある。この半導体基板(14)は、例えばP型の
半導体基板上に、N型のエピタキシャル層が積層されて
構成されている。この半導体基板とエピタキシャル層の
間には埋込み層が形成され、またエピタキシャル層表面
より前記半導体基板に到達する分離領域が形成されてい
る。この分離領域によって複数の島領域が形成され、こ
の島領域にはトランジスタ、ダイオード、抵抗およびコ
ンデンサ等が、通常の方法によって作り込まれている。
次に前記半導体基板(14)上に被覆された第1層目の
絶縁膜(15)があり、この第1層目の絶縁膜(15)上に
複数本設けられた第1層目の第1の配線(12)がある。
絶縁膜(15)があり、この第1層目の絶縁膜(15)上に
複数本設けられた第1層目の第1の配線(12)がある。
この第1層目の絶縁膜(15)は、例えばCVD法等で形
成されたシリコン酸化膜であり、前記第1の配線(12)
はアルミニウムより成り、夫々パッド、半導体素子およ
び他の配線等の回路構成要素と電気的に接続し、縦,横
および斜め等の方向に延在されている。
成されたシリコン酸化膜であり、前記第1の配線(12)
はアルミニウムより成り、夫々パッド、半導体素子およ
び他の配線等の回路構成要素と電気的に接続し、縦,横
および斜め等の方向に延在されている。
次に、少なくとも前記第1の配線(12)を被覆した第
2の絶縁膜(16)と、この第2の絶縁膜(16)上に形成
され、前記第1の配線(12)との交差領域(11)を有す
る第2の配線(13)がある。
2の絶縁膜(16)と、この第2の絶縁膜(16)上に形成
され、前記第1の配線(12)との交差領域(11)を有す
る第2の配線(13)がある。
前記第2の絶縁膜(16)は、PIQやシリコン酸化膜等
より成り、ここでは基板全体に被覆され、この第2の絶
縁膜(16)上にアルミニウムより成る第2の配線(12)
が設けられる。この第2の配線と前記第1の配線によっ
て、半導体基板(14)内に作り込まれた半導体素子が接
続され、所定の機能を有した半導体集積回路が構成され
る。
より成り、ここでは基板全体に被覆され、この第2の絶
縁膜(16)上にアルミニウムより成る第2の配線(12)
が設けられる。この第2の配線と前記第1の配線によっ
て、半導体基板(14)内に作り込まれた半導体素子が接
続され、所定の機能を有した半導体集積回路が構成され
る。
本発明の特徴とする点は、前記第1の配線(12)と第
2の配線(13)との交差領域(11)の重畳面積を大きく
することにある。
2の配線(13)との交差領域(11)の重畳面積を大きく
することにある。
この交差領域(11)は、第2図,第3図に示すように
第1の配線(12)と第2の配線(13)が電極、第2の絶
縁膜(16)が前記電極に挿入される誘電体として成り、
コンデンサが形成される。そのため重畳面積を大きくす
ることでコンデンサの容量値Cを大きくすることができ
る。従って交差領域の電極(12),(13)間に生じる電
圧Vは、電荷QとするとV=Q/Cからも判る通り、低下
し、層間静電耐量を向上することができる。
第1の配線(12)と第2の配線(13)が電極、第2の絶
縁膜(16)が前記電極に挿入される誘電体として成り、
コンデンサが形成される。そのため重畳面積を大きくす
ることでコンデンサの容量値Cを大きくすることができ
る。従って交差領域の電極(12),(13)間に生じる電
圧Vは、電荷QとするとV=Q/Cからも判る通り、低下
し、層間静電耐量を向上することができる。
また第1図の如く、交差領域(11)に対応する第1の
配線(12)と第2の配線(13)をパターン化しやすい四
角形とし、交差領域の周囲を有効に活用することで、配
線密度の低下を防止している。
配線(12)と第2の配線(13)をパターン化しやすい四
角形とし、交差領域の周囲を有効に活用することで、配
線密度の低下を防止している。
また前記第2の配線(13)の幅の太い領域におけるこ
の第2の配線(13)と平行である側辺(17)を、前記第
1の配線(12)の幅の太い領域における前記第2の配線
(13)と平行である側辺(18)より長くし、前記第2の
配線(13)の幅の太い領域における第2の配線(13)と
直行する側辺(19)を、前記第1の配線(12)の幅の太
い領域における前記第2の配線(13)と直行する側辺
(20)より短かくすることで、本構成の耐電圧特性を更
に向上させることができる。
の第2の配線(13)と平行である側辺(17)を、前記第
1の配線(12)の幅の太い領域における前記第2の配線
(13)と平行である側辺(18)より長くし、前記第2の
配線(13)の幅の太い領域における第2の配線(13)と
直行する側辺(19)を、前記第1の配線(12)の幅の太
い領域における前記第2の配線(13)と直行する側辺
(20)より短かくすることで、本構成の耐電圧特性を更
に向上させることができる。
つまり第2の配線(13)の幅の太い領域は、第1図に
おいて第1の配線(12)の幅の太い領域の縦方向の側辺
(段差部)(18)との重畳を避けることができる。
おいて第1の配線(12)の幅の太い領域の縦方向の側辺
(段差部)(18)との重畳を避けることができる。
更に本来の第2の配線(13)は(第1図のアで示す
所)は、第1の配線(12)の幅の太い領域の横方向の側
辺(20)との重畳を避けることができるため、本来の第
2の配線(13)は、第1の配線(12)の段差部(20)と
重らないので耐電圧特性を更に向上できる。これは破線
の丸印で示した領域の耐電圧特性が弱いため、この領域
をできる限り減らしたことによるものである。
所)は、第1の配線(12)の幅の太い領域の横方向の側
辺(20)との重畳を避けることができるため、本来の第
2の配線(13)は、第1の配線(12)の段差部(20)と
重らないので耐電圧特性を更に向上できる。これは破線
の丸印で示した領域の耐電圧特性が弱いため、この領域
をできる限り減らしたことによるものである。
次に第2の実施例として第4図を参照しながら説明す
る。この図は、半導体チップ(21)の平面図であり、こ
の半導体チップ(21)の周囲には四角形で示した複数の
パッド電極(22)がある。このパッド電極(22)より延
在された配線は、パッド電極(22)より数えて少なくと
も第1番目の交差領域に対応する第1の配線(23)と第
2の配線(24)との重畳面積を大きくして構成されてい
る。
る。この図は、半導体チップ(21)の平面図であり、こ
の半導体チップ(21)の周囲には四角形で示した複数の
パッド電極(22)がある。このパッド電極(22)より延
在された配線は、パッド電極(22)より数えて少なくと
も第1番目の交差領域に対応する第1の配線(23)と第
2の配線(24)との重畳面積を大きくして構成されてい
る。
ここで断面は前実施例と同様であるので説明は省略を
する。前記パッド電極(22)は、ワイヤボンドした金属
細線を介してリードと電気的につながっているため、サ
ージが入りやすい。そのため第1の配線(23)、第2の
配線(24)の両方あるいはいずれかがパッドにつながっ
ている場合、パッド電極(22)より数えて少なくとも第
1番目の交差領域に対応する第1の配線(23)と第2の
配線(24)の重畳面積を大きくすることで、前実施例と
同様に交差領域の破壊を防止できる。
する。前記パッド電極(22)は、ワイヤボンドした金属
細線を介してリードと電気的につながっているため、サ
ージが入りやすい。そのため第1の配線(23)、第2の
配線(24)の両方あるいはいずれかがパッドにつながっ
ている場合、パッド電極(22)より数えて少なくとも第
1番目の交差領域に対応する第1の配線(23)と第2の
配線(24)の重畳面積を大きくすることで、前実施例と
同様に交差領域の破壊を防止できる。
また第1番目の交差領域でサージを吸収できるので、
第2番目以降の交差領域の破壊を防止することができ
る。
第2番目以降の交差領域の破壊を防止することができ
る。
以上、2つの実施例を説明したが、前記交差領域には
コンデンサが形成されるので、高周波信号のリークに注
意する必要があり、特に高周波ブロックから延在される
配線においては、交差領域に対応する前記第1の配線と
前記第2の配線との重畳面積を大きくすることは避けた
ほうが良い。
コンデンサが形成されるので、高周波信号のリークに注
意する必要があり、特に高周波ブロックから延在される
配線においては、交差領域に対応する前記第1の配線と
前記第2の配線との重畳面積を大きくすることは避けた
ほうが良い。
(ト)発明の効果 以上の説明から明らかな如く、第1の効果は、交差領
域(11)に対応する前記第1の配線(12)と前記第2の
配線(13)との重畳面積を大きくすることで、前記第1
の配線(12)と前記第2の配線(13)との交差領域の破
壊を防止でき、しかも配線密度を下げることなく実現で
きる。従って静電破壊耐量の向上した高配線密度の半導
体装置を提供できる。
域(11)に対応する前記第1の配線(12)と前記第2の
配線(13)との重畳面積を大きくすることで、前記第1
の配線(12)と前記第2の配線(13)との交差領域の破
壊を防止でき、しかも配線密度を下げることなく実現で
きる。従って静電破壊耐量の向上した高配線密度の半導
体装置を提供できる。
第2に、交差領域に対応する第1の配線(12)と第2
の配線(13)を四角形とすることで、交差領域周囲を有
効に活用でき、配線密度の低下を防止できる。
の配線(13)を四角形とすることで、交差領域周囲を有
効に活用でき、配線密度の低下を防止できる。
第3に、第2の配線(13)の幅の太い領域におけるこ
の第2の配線(13)と平行である側辺(17)を、第1の
配線(12)の幅の太い領域における前記第2の配線(1
3)と平行である側辺(18)より長くし、前記第2の配
線(13)の幅の太い領域における第2の配線(13)と直
行する側辺(19)を、前記第1の配線(12)の幅の太い
領域における前記第2の配線(13)と直行する側辺(2
0)より短かくすることで、第1の配線(21)の段差部
との重なりがが減少でき、更に静電破壊耐量を向上でき
る。
の第2の配線(13)と平行である側辺(17)を、第1の
配線(12)の幅の太い領域における前記第2の配線(1
3)と平行である側辺(18)より長くし、前記第2の配
線(13)の幅の太い領域における第2の配線(13)と直
行する側辺(19)を、前記第1の配線(12)の幅の太い
領域における前記第2の配線(13)と直行する側辺(2
0)より短かくすることで、第1の配線(21)の段差部
との重なりがが減少でき、更に静電破壊耐量を向上でき
る。
第4に、パッド電極(22)より数えて少なくとも第1
番目の交差領域に対応する第1の配線(23)と第2の配
線(24)の重畳面積を大きくすることで、第2番目以降
の交差領域の破壊を防止できる。
番目の交差領域に対応する第1の配線(23)と第2の配
線(24)の重畳面積を大きくすることで、第2番目以降
の交差領域の破壊を防止できる。
第1図は本発明の半導体装置における交差領域の拡大
図、第2図は第1図におけるA−A′線の断面図、第3
図は第1図におけるB−B′線の断面図、第4図は本発
明の半導体装置の平面図、第5図は従来の半導体装置の
平面図である。
図、第2図は第1図におけるA−A′線の断面図、第3
図は第1図におけるB−B′線の断面図、第4図は本発
明の半導体装置の平面図、第5図は従来の半導体装置の
平面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田端 輝夫 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 佐藤 勇 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭61−224438(JP,A) 特開 昭60−20548(JP,A) 特開 昭58−98966(JP,A)
Claims (6)
- 【請求項1】複数の回路素子を形成した半導体基板と、 前記半導体基板の表面を被覆する第1の絶縁膜と、 外部接続用の接続パッドと、 一端が前記接続パッドに接続されて前記第1の絶縁膜の
上を延在する第1の配線と、 前記第1の配線を被覆する第2の絶縁膜と、 前記第2の絶縁膜の上を前記第1の配線と交差して延在
し、前記回路素子の接続を行う第2の配線と、 前記第1の配線の交差部分に形成した拡張部と、 前記第2の配線の交差部分に形成した拡張部とを有し、 前記第1と第2の配線との重畳面積を増大したことを特
徴とする半導体装置。 - 【請求項2】前記交差領域に対応する第1の配線と第2
の配線は、四角形の形状の幅の太い領域で重畳面積を大
きくする請求項第1項記載の半導体装置。 - 【請求項3】前記第2の配線の幅の太い領域におけるこ
の第2の配線と平行である側辺を、前記第1の配線の幅
の太い領域における前記第2の配線と平行である側辺よ
り長くし、前記第2の配線の幅の太い領域における第2
の配線と直交する側辺を、前記第1の配線の幅の太い領
域における前記第2の配線と直交する側辺より短くする
請求項第2項記載の半導体装置。 - 【請求項4】複数の回路素子を形成した半導体基板と、 前記半導体基板の表面を被覆する第1の絶縁膜と、 外部接続用の複数の接続パッドと、 一端が前記接続パッドに接続されて前記第1の絶縁膜の
上を延在し、内部の回路素子に接続される第1の配線
と、 前記第1の配線を被覆する第2の絶縁膜と、 一端が前記接続パッドに接続され、前記第2の絶縁膜の
上を前記第1の配線と交差して延在し、内部の回路素子
に接続される第2の配線と、 前記接続パッドから数えて第1番目の交差部分の前記第
1の配線に形成した拡張部と、 前記接続パッドから数えて第1番目の交差部分の前記第
2の配線に形成した拡張部とを有し、 前記第1と第2の配線との重畳面積を増大したことを特
徴とする半導体装置。 - 【請求項5】前記交差領域に対応する第1の配線と第2
の配線は、四角形の形状の幅の太い領域で重畳面積を大
きくする請求項第4項記載の半導体装置。 - 【請求項6】前記第2の配線の幅の太い領域におけるこ
の第2の配線と平行である側辺を、前記第1の配線の幅
の太い領域における前記第2の配線と平行である側辺よ
り長くし、前記第2の配線の幅の太い領域における第2
の配線と直交する側辺を、前記第1の配線の幅の太い領
域における前記第2の配線と直交する側辺より短くする
請求項第5項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63261704A JP2710252B2 (ja) | 1988-10-18 | 1988-10-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63261704A JP2710252B2 (ja) | 1988-10-18 | 1988-10-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02109350A JPH02109350A (ja) | 1990-04-23 |
JP2710252B2 true JP2710252B2 (ja) | 1998-02-10 |
Family
ID=17365553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63261704A Expired - Lifetime JP2710252B2 (ja) | 1988-10-18 | 1988-10-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2710252B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5898966A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 半導体装置の入力保護装置 |
JPS6020548A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 集積回路における入力保護装置 |
JPS61224438A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | 半導体装置の配線パタ−ン形状 |
-
1988
- 1988-10-18 JP JP63261704A patent/JP2710252B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02109350A (ja) | 1990-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100876881B1 (ko) | 반도체 소자의 패드부 | |
JP3351377B2 (ja) | 高周波回路装置 | |
JP3549916B2 (ja) | 過電圧保護回路 | |
JP2710252B2 (ja) | 半導体装置 | |
JP6514949B2 (ja) | オンチップノイズ保護回路を有する半導体チップ | |
JP2611639B2 (ja) | 半導体装置 | |
JPS6221018Y2 (ja) | ||
JPH01214055A (ja) | 静電破壊保護装置 | |
JPS626661B2 (ja) | ||
JPS64824B2 (ja) | ||
JP3441104B2 (ja) | 半導体装置 | |
JP3206703B2 (ja) | 半導体装置 | |
JP3185723B2 (ja) | 半導体装置 | |
JPH04206961A (ja) | 半導体装置 | |
JPH0511667B2 (ja) | ||
JP2766490B2 (ja) | 半導体装置 | |
JP3282234B2 (ja) | 半導体装置 | |
JPH0818007A (ja) | 半導体装置 | |
JPH0130301B2 (ja) | ||
JP2776569B2 (ja) | 半導体装置 | |
JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
JPH0454978B2 (ja) | ||
JPS59154056A (ja) | 半導体装置 | |
JPS63274177A (ja) | 半導体装置の保護回路 | |
JPS63143836A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |