JP2710252B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置に関し、特に入力端子等からの過
大な電圧による破壊を防止した半導体装置に関するもの
である。

（ロ）従来の技術 従来の半導体装置に於いて、半導体基板内に作り込ま
れる半導体素子を、端子より浸入する過大な電圧より保
護する目的で色々な対策が施されている。

例えば特開昭62−291163号公報の第２図に示すもの
が、この対策に該当する。これは入力端子とトランジス
タとの間に、ダイオードを形成し、異常電力が入力端子
に印加されても前記ダイオードで保護できるものであ
る。

一方、第５図に示すものは、一般的な半導体装置
（１）の平面図を示すものである。周辺に四角形で示す
ものがパッド（２）であり、配線がこのパッド（２）よ
り延在され回路を構成している。またこの配線は、実装
密度が高いために多層構造になっており、第５図に於い
ては、一点鎖線で示すものが第１層目に形成される第１
の配線（３）であり、実線で示すものが第２層目に形成
される第２の配線（４）である。これらの配線（３），
（４）はパターンの都合によっては、図の如く交差領域
を有している。

（ハ）発明が解決しようとする課題 以上の如き構成で、パッド（２）近傍に保護ダイオー
ドを設けても、この保護ダイオードの特性やサージ（異
常電圧）の大小により、この保護ダイオードだけではこ
のサージを吸収しきれず、第５図では黒く塗りつぶした
交差領域（５）で電界集中を起こし、半導体装置（１）
が破壊することがあった。

これを防止するには、配線の幅を広げれば良いが、幅
を広げることで配線密度が下がる問題があり、また第１
の配線（３）と第２の配線（４）の間の絶縁膜を厚くす
れば、破壊を防止できるが、製造時間が長くなる等のプ
ロセス上の制約を受けてしまう問題があった。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、第１層目に形成
される第１の配線（12）と、第２層目に形成される第２
の配線（13）との交差領域（11）の重畳面積を大きくす
ることで解決するものである。

（ホ）作 用 前述の如く重畳面積を大きくすると、第１の配線（1
2）と第２の配線（13）との交差領域（11）に生じる容
量成分Ｃが大きくなる。従ってこの交差領域（11）間に
生じる電圧Ｖは、電荷をＱとするとＶ＝Q/Cにより低下
し、層間静電耐量を向上することができる。

（ヘ）実施例 以下に本発明の半導体装置の実施例を説明する。

第１図は交差領域（11）の拡大図であり、一点鎖線は
第１層目に形成される第１の配線（12）であり、実線は
第２層目に形成される第２の配線（13）である。

全体の構成としては、第２図の如く先ず半導体基板
（14）がある。この半導体基板（14）は、例えばＰ型の
半導体基板上に、Ｎ型のエピタキシャル層が積層されて
構成されている。この半導体基板とエピタキシャル層の
間には埋込み層が形成され、またエピタキシャル層表面
より前記半導体基板に到達する分離領域が形成されてい
る。この分離領域によって複数の島領域が形成され、こ
の島領域にはトランジスタ、ダイオード、抵抗およびコ
ンデンサ等が、通常の方法によって作り込まれている。

次に前記半導体基板（14）上に被覆された第１層目の
絶縁膜（15）があり、この第１層目の絶縁膜（15）上に
複数本設けられた第１層目の第１の配線（12）がある。

この第１層目の絶縁膜（15）は、例えばCVD法等で形
成されたシリコン酸化膜であり、前記第１の配線（12）
はアルミニウムより成り、夫々パッド、半導体素子およ
び他の配線等の回路構成要素と電気的に接続し、縦，横
および斜め等の方向に延在されている。

次に、少なくとも前記第１の配線（12）を被覆した第
２の絶縁膜（16）と、この第２の絶縁膜（16）上に形成
され、前記第１の配線（12）との交差領域（11）を有す
る第２の配線（13）がある。

前記第２の絶縁膜（16）は、PIQやシリコン酸化膜等
より成り、ここでは基板全体に被覆され、この第２の絶
縁膜（16）上にアルミニウムより成る第２の配線（12）
が設けられる。この第２の配線と前記第１の配線によっ
て、半導体基板（14）内に作り込まれた半導体素子が接
続され、所定の機能を有した半導体集積回路が構成され
る。

本発明の特徴とする点は、前記第１の配線（12）と第
２の配線（13）との交差領域（11）の重畳面積を大きく
することにある。

この交差領域（11）は、第２図，第３図に示すように
第１の配線（12）と第２の配線（13）が電極、第２の絶
縁膜（16）が前記電極に挿入される誘電体として成り、
コンデンサが形成される。そのため重畳面積を大きくす
ることでコンデンサの容量値Ｃを大きくすることができ
る。従って交差領域の電極（12），（13）間に生じる電
圧Ｖは、電荷ＱとするとＶ＝Q/Cからも判る通り、低下
し、層間静電耐量を向上することができる。

また第１図の如く、交差領域（11）に対応する第１の
配線（12）と第２の配線（13）をパターン化しやすい四
角形とし、交差領域の周囲を有効に活用することで、配
線密度の低下を防止している。

また前記第２の配線（13）の幅の太い領域におけるこ
の第２の配線（13）と平行である側辺（17）を、前記第
１の配線（12）の幅の太い領域における前記第２の配線
（13）と平行である側辺（18）より長くし、前記第２の
配線（13）の幅の太い領域における第２の配線（13）と
直行する側辺（19）を、前記第１の配線（12）の幅の太
い領域における前記第２の配線（13）と直行する側辺
（20）より短かくすることで、本構成の耐電圧特性を更
に向上させることができる。

つまり第２の配線（13）の幅の太い領域は、第１図に
おいて第１の配線（12）の幅の太い領域の縦方向の側辺
（段差部）（18）との重畳を避けることができる。

更に本来の第２の配線（13）は（第１図のアで示す
所）は、第１の配線（12）の幅の太い領域の横方向の側
辺（20）との重畳を避けることができるため、本来の第
２の配線（13）は、第１の配線（12）の段差部（20）と
重らないので耐電圧特性を更に向上できる。これは破線
の丸印で示した領域の耐電圧特性が弱いため、この領域
をできる限り減らしたことによるものである。

次に第２の実施例として第４図を参照しながら説明す
る。この図は、半導体チップ（21）の平面図であり、こ
の半導体チップ（21）の周囲には四角形で示した複数の
パッド電極（22）がある。このパッド電極（22）より延
在された配線は、パッド電極（22）より数えて少なくと
も第１番目の交差領域に対応する第１の配線（23）と第
２の配線（24）との重畳面積を大きくして構成されてい
る。

ここで断面は前実施例と同様であるので説明は省略を
する。前記パッド電極（22）は、ワイヤボンドした金属
細線を介してリードと電気的につながっているため、サ
ージが入りやすい。そのため第１の配線（23）、第２の
配線（24）の両方あるいはいずれかがパッドにつながっ
ている場合、パッド電極（22）より数えて少なくとも第
１番目の交差領域に対応する第１の配線（23）と第２の
配線（24）の重畳面積を大きくすることで、前実施例と
同様に交差領域の破壊を防止できる。

また第１番目の交差領域でサージを吸収できるので、
第２番目以降の交差領域の破壊を防止することができ
る。

以上、２つの実施例を説明したが、前記交差領域には
コンデンサが形成されるので、高周波信号のリークに注
意する必要があり、特に高周波ブロックから延在される
配線においては、交差領域に対応する前記第１の配線と
前記第２の配線との重畳面積を大きくすることは避けた
ほうが良い。

（ト）発明の効果 以上の説明から明らかな如く、第１の効果は、交差領
域（11）に対応する前記第１の配線（12）と前記第２の
配線（13）との重畳面積を大きくすることで、前記第１
の配線（12）と前記第２の配線（13）との交差領域の破
壊を防止でき、しかも配線密度を下げることなく実現で
きる。従って静電破壊耐量の向上した高配線密度の半導
体装置を提供できる。

第２に、交差領域に対応する第１の配線（12）と第２
の配線（13）を四角形とすることで、交差領域周囲を有
効に活用でき、配線密度の低下を防止できる。

第３に、第２の配線（13）の幅の太い領域におけるこ
の第２の配線（13）と平行である側辺（17）を、第１の
配線（12）の幅の太い領域における前記第２の配線（1
3）と平行である側辺（18）より長くし、前記第２の配
線（13）の幅の太い領域における第２の配線（13）と直
行する側辺（19）を、前記第１の配線（12）の幅の太い
領域における前記第２の配線（13）と直行する側辺（2
0）より短かくすることで、第１の配線（21）の段差部
との重なりがが減少でき、更に静電破壊耐量を向上でき
る。

第４に、パッド電極（22）より数えて少なくとも第１
番目の交差領域に対応する第１の配線（23）と第２の配
線（24）の重畳面積を大きくすることで、第２番目以降
の交差領域の破壊を防止できる。

【図面の簡単な説明】

第１図は本発明の半導体装置における交差領域の拡大
図、第２図は第１図におけるＡ−Ａ′線の断面図、第３
図は第１図におけるＢ−Ｂ′線の断面図、第４図は本発
明の半導体装置の平面図、第５図は従来の半導体装置の
平面図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田端 輝夫 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 佐藤 勇 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭61−224438（ＪＰ，Ａ) 特開 昭60−20548（ＪＰ，Ａ) 特開 昭58−98966（ＪＰ，Ａ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】複数の回路素子を形成した半導体基板と、 前記半導体基板の表面を被覆する第１の絶縁膜と、 外部接続用の接続パッドと、 一端が前記接続パッドに接続されて前記第１の絶縁膜の
   上を延在する第１の配線と、 前記第１の配線を被覆する第２の絶縁膜と、 前記第２の絶縁膜の上を前記第１の配線と交差して延在
   し、前記回路素子の接続を行う第２の配線と、 前記第１の配線の交差部分に形成した拡張部と、 前記第２の配線の交差部分に形成した拡張部とを有し、 前記第１と第２の配線との重畳面積を増大したことを特
   徴とする半導体装置。
2. 【請求項２】前記交差領域に対応する第１の配線と第２
   の配線は、四角形の形状の幅の太い領域で重畳面積を大
   きくする請求項第１項記載の半導体装置。
3. 【請求項３】前記第２の配線の幅の太い領域におけるこ
   の第２の配線と平行である側辺を、前記第１の配線の幅
   の太い領域における前記第２の配線と平行である側辺よ
   り長くし、前記第２の配線の幅の太い領域における第２
   の配線と直交する側辺を、前記第１の配線の幅の太い領
   域における前記第２の配線と直交する側辺より短くする
   請求項第２項記載の半導体装置。
4. 【請求項４】複数の回路素子を形成した半導体基板と、 前記半導体基板の表面を被覆する第１の絶縁膜と、 外部接続用の複数の接続パッドと、 一端が前記接続パッドに接続されて前記第１の絶縁膜の
   上を延在し、内部の回路素子に接続される第１の配線
   と、 前記第１の配線を被覆する第２の絶縁膜と、 一端が前記接続パッドに接続され、前記第２の絶縁膜の
   上を前記第１の配線と交差して延在し、内部の回路素子
   に接続される第２の配線と、 前記接続パッドから数えて第１番目の交差部分の前記第
   １の配線に形成した拡張部と、 前記接続パッドから数えて第１番目の交差部分の前記第
   ２の配線に形成した拡張部とを有し、 前記第１と第２の配線との重畳面積を増大したことを特
   徴とする半導体装置。
5. 【請求項５】前記交差領域に対応する第１の配線と第２
   の配線は、四角形の形状の幅の太い領域で重畳面積を大
   きくする請求項第４項記載の半導体装置。
6. 【請求項６】前記第２の配線の幅の太い領域におけるこ
   の第２の配線と平行である側辺を、前記第１の配線の幅
   の太い領域における前記第２の配線と平行である側辺よ
   り長くし、前記第２の配線の幅の太い領域における第２
   の配線と直交する側辺を、前記第１の配線の幅の太い領
   域における前記第２の配線と直交する側辺より短くする
   請求項第５項記載の半導体装置。