JP2709496B2 - 半導体素子接続構造 - Google Patents
半導体素子接続構造Info
- Publication number
- JP2709496B2 JP2709496B2 JP2730289A JP2730289A JP2709496B2 JP 2709496 B2 JP2709496 B2 JP 2709496B2 JP 2730289 A JP2730289 A JP 2730289A JP 2730289 A JP2730289 A JP 2730289A JP 2709496 B2 JP2709496 B2 JP 2709496B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection
- bump
- superelastic
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の接続構造に関するものである。
（従来の技術） 従来の半導体素子のフリップチップ接続の概略構造を
第３図に示す。１は半導体素子,2は配線基板,3ははんだ
バンプ,4は半導体素子１と配線基板２のそれぞれに設け
られた電極であり、Ａ−Ａ′は半導体素子の中心を示し
ている。
第３図に示す。１は半導体素子,2は配線基板,3ははんだ
バンプ,4は半導体素子１と配線基板２のそれぞれに設け
られた電極であり、Ａ−Ａ′は半導体素子の中心を示し
ている。
フリップチップ接続は、半導体素子１と配線基板２の
電極４との電気的接続を、はんだバンプ３を加熱溶融す
る一括接続で行えるので、ワイヤボンディング法に比べ
て作業性が優れている。又、ワイヤボンディング法及び
TAB（Tape Automated Bonding）法のように電極配置が
半導体素子の周辺に限定されないので、大幅に接続端子
数を増大できるという特徴をもっている。
電極４との電気的接続を、はんだバンプ３を加熱溶融す
る一括接続で行えるので、ワイヤボンディング法に比べ
て作業性が優れている。又、ワイヤボンディング法及び
TAB（Tape Automated Bonding）法のように電極配置が
半導体素子の周辺に限定されないので、大幅に接続端子
数を増大できるという特徴をもっている。
しかしながら、この接続構造では第４図に示すよう
に、温度変化が生じた場合半導体素子１と配線基板２と
の熱膨張係数の差による寸法ずれＢが発生し、はんだバ
ンプ３に剪断歪みを生じ接続信頼性が低下する。
に、温度変化が生じた場合半導体素子１と配線基板２と
の熱膨張係数の差による寸法ずれＢが発生し、はんだバ
ンプ３に剪断歪みを生じ接続信頼性が低下する。
剪断歪みは、はんだバンプ３と半導体素子１との中心
距離の増加とともに増大するため、はんだバンプ３の許
容し得る剪断歪み量からはんだバンプ３を配置できる領
域が制限され、多端子化ならびに大面積の半導体素子へ
の適用が困難であった。
距離の増加とともに増大するため、はんだバンプ３の許
容し得る剪断歪み量からはんだバンプ３を配置できる領
域が制限され、多端子化ならびに大面積の半導体素子へ
の適用が困難であった。
このはんだバンプの剪断歪みを低減させる手段とし
て、半導体素子と熱膨張係数の近い配線基板材料を用い
る方法が考えられるが、配線基板材料が制限されてしま
うという欠点がある。
て、半導体素子と熱膨張係数の近い配線基板材料を用い
る方法が考えられるが、配線基板材料が制限されてしま
うという欠点がある。
一方、ポリイミドフィルムで支持したはんだバンプを
重ねて多段バンプを形成し、剪断歪みを低減する方法
（特開昭62−293730号公報）が提案されている。
重ねて多段バンプを形成し、剪断歪みを低減する方法
（特開昭62−293730号公報）が提案されている。
しかしながら、はんだバンプを積み重ねるため、必要
部材の増加、接続工数の増加に伴う価格上昇という欠点
がある。
部材の増加、接続工数の増加に伴う価格上昇という欠点
がある。
又、第５図は金属バンプを圧力で当接させて電気的接
続を得る半導体素子接続構造である。第５図において、
半導体素子１と配線基板２のそれぞれの電極４上には金
属バンプ13が形成されている。この金属バンプ13には樹
脂５の硬化時の収縮力により圧力が加わり、金属バンプ
13同士が機械的に接続し電気的接続が得られる。
続を得る半導体素子接続構造である。第５図において、
半導体素子１と配線基板２のそれぞれの電極４上には金
属バンプ13が形成されている。この金属バンプ13には樹
脂５の硬化時の収縮力により圧力が加わり、金属バンプ
13同士が機械的に接続し電気的接続が得られる。
しかしながら、この接続構造では金属バンプ13の高さ
がバラツクと電気的接続が得られない箇所が生ずる。
又、樹脂５の熱膨張係数は金属バンプ13に比べて大きい
ため、温度変化が生じると圧力が弱まり、金属バンプ13
の接触が不安定になるので、接続信頼性に欠けるという
問題があった。
がバラツクと電気的接続が得られない箇所が生ずる。
又、樹脂５の熱膨張係数は金属バンプ13に比べて大きい
ため、温度変化が生じると圧力が弱まり、金属バンプ13
の接触が不安定になるので、接続信頼性に欠けるという
問題があった。
（発明が解決しようとする課題） 本発明では、上記に述べた半導体素子と配線基板の間
に発生する大きな剪断歪み、バンプ高さのバラツキ及び
樹脂との熱膨張係数の差による圧力変動に対して電気的
接続の信頼性が高く、しかも微細接続が可能な安価な半
導体素子接続構造を提供するものである。
に発生する大きな剪断歪み、バンプ高さのバラツキ及び
樹脂との熱膨張係数の差による圧力変動に対して電気的
接続の信頼性が高く、しかも微細接続が可能な安価な半
導体素子接続構造を提供するものである。
（課題を解決するための手段） 本発明は、超弾性体材料を介在させて加圧により電気
的接続を得る半導体素子接続構造で、かつ接続部間を可
動構造としたことを特徴とする半導体素子接続構造であ
る。
的接続を得る半導体素子接続構造で、かつ接続部間を可
動構造としたことを特徴とする半導体素子接続構造であ
る。
本発明では、前述の課題を解決するために、バンプ材
として超弾性体材料を用い、加圧によって電気的接続を
得る構造にしたものである。バンプ構造をした超弾性体
材料を加圧し、超弾性体材料の弾性変形能力によりバン
プ高さのバラツキを吸収し、かつ半導体素子と基板等の
熱膨張係数差によって生ずる剪断歪みに対しては、接続
部間可動構造として、歪みを吸収するので、安定な電気
的接続を得ることができる。
として超弾性体材料を用い、加圧によって電気的接続を
得る構造にしたものである。バンプ構造をした超弾性体
材料を加圧し、超弾性体材料の弾性変形能力によりバン
プ高さのバラツキを吸収し、かつ半導体素子と基板等の
熱膨張係数差によって生ずる剪断歪みに対しては、接続
部間可動構造として、歪みを吸収するので、安定な電気
的接続を得ることができる。
可動構造としては、超弾性体バンプ間に導電体のボー
ルを挿入したり、超弾性体バンプに摩擦係数の小さい導
電体をコーティングするなどの手段を採用すればよい。
ルを挿入したり、超弾性体バンプに摩擦係数の小さい導
電体をコーティングするなどの手段を採用すればよい。
超弾性体材料としては、弾性変形が0.5％以上の金
属、例えばTi−Ni,Cu−Zn−Sn,Au−Cu−Zn,Ag−Cd,Au−
Cd,Fe−Pt,Fe−Pdなどを用いることが望ましい。
属、例えばTi−Ni,Cu−Zn−Sn,Au−Cu−Zn,Ag−Cd,Au−
Cd,Fe−Pt,Fe−Pdなどを用いることが望ましい。
（実施例） 次に本発明を実施例に基づいて説明する。
実施例１ 第１図（ａ），（ｂ）は本発明の接続部の断面構造を
示すものであり、半導体素子１の電極４に蒸着で形成さ
れたTi−50.5at％Niのバンプ構造の超弾性体６と、基板
２の電極４に形成されたバンプ構造の超弾性体６の間に
ニッケル及びタングステンの超弾性体６よりも硬質の導
電体ボール７を挿入して、硬化時の収縮率の大きな樹脂
を使用して加圧力を与える。このときバンプ構造の超弾
性体６は圧縮変形し、繰返しの熱歪みに対して弾性範囲
内で変形を繰返す。
示すものであり、半導体素子１の電極４に蒸着で形成さ
れたTi−50.5at％Niのバンプ構造の超弾性体６と、基板
２の電極４に形成されたバンプ構造の超弾性体６の間に
ニッケル及びタングステンの超弾性体６よりも硬質の導
電体ボール７を挿入して、硬化時の収縮率の大きな樹脂
を使用して加圧力を与える。このときバンプ構造の超弾
性体６は圧縮変形し、繰返しの熱歪みに対して弾性範囲
内で変形を繰返す。
また第１図（ｂ）に示す如く半導体素子１と基板２の
熱膨張係数差によって生ずる剪断歪みに対しては、バン
プ構造の超弾性体６間に挟まれたボール７が回転するこ
とにより超弾性体６同士の相対的動きに対応し追従する
ので、安定的な電気的接続を維持することができる。ボ
ールとしてニッケル，タングステンのいずれを使った場
合にも良好な電気的接続が得られた。
熱膨張係数差によって生ずる剪断歪みに対しては、バン
プ構造の超弾性体６間に挟まれたボール７が回転するこ
とにより超弾性体６同士の相対的動きに対応し追従する
ので、安定的な電気的接続を維持することができる。ボ
ールとしてニッケル，タングステンのいずれを使った場
合にも良好な電気的接続が得られた。
実施例２ 第２図（ａ），（ｂ）は本発明の第２の実施例の接続
部の断面構造を示したもので、半導体素子１の電極４に
蒸着で形成したTi−50.5at％Niのバンプ構造の超弾性体
材料８の先端に導電体でなおかつ摩擦係数の小さなグラ
ファイト層９を蒸着形成する。そして基板２の電極４
と、硬化時の収縮率の大きな樹脂を使用して加圧力を与
え電気的な接続を得る構造である。このとき超弾性体材
料８は加圧力により圧縮変形しており熱歪みに対して弾
性範囲内で変形追従する。また第２図（ｂ）に示す如く
半導体素子１と基板２の熱膨張係数差によって生ずる剪
断歪みに対しては、基板２の電極４と摩擦係数の小さな
グラファイト層９間ですべりを生ずることにより吸収す
るので安定な電気的接続を維持することができる。な
お、グラファイト層９を基板２の電極４に形成したり、
又、バンプ構造の超弾性体材料８を基板２の電極４に形
成し、半導体素子１の電極４と超弾性体材料８間にグラ
ファイト層９がある構造としても特性上何ら問題は無
い。
部の断面構造を示したもので、半導体素子１の電極４に
蒸着で形成したTi−50.5at％Niのバンプ構造の超弾性体
材料８の先端に導電体でなおかつ摩擦係数の小さなグラ
ファイト層９を蒸着形成する。そして基板２の電極４
と、硬化時の収縮率の大きな樹脂を使用して加圧力を与
え電気的な接続を得る構造である。このとき超弾性体材
料８は加圧力により圧縮変形しており熱歪みに対して弾
性範囲内で変形追従する。また第２図（ｂ）に示す如く
半導体素子１と基板２の熱膨張係数差によって生ずる剪
断歪みに対しては、基板２の電極４と摩擦係数の小さな
グラファイト層９間ですべりを生ずることにより吸収す
るので安定な電気的接続を維持することができる。な
お、グラファイト層９を基板２の電極４に形成したり、
又、バンプ構造の超弾性体材料８を基板２の電極４に形
成し、半導体素子１の電極４と超弾性体材料８間にグラ
ファイト層９がある構造としても特性上何ら問題は無
い。
（発明の効果） 本発明により、半導体素子と基板等の接続において最
も熱歪みを受ける接続部に超弾性体材料を使用すること
により、弾性範囲内で繰返し歪みに対して変形しても安
定した電気的接続を得ることができる。
も熱歪みを受ける接続部に超弾性体材料を使用すること
により、弾性範囲内で繰返し歪みに対して変形しても安
定した電気的接続を得ることができる。
第１図（ａ），（ｂ）は本実施例の半導体素子接続構造
の断面図である。 第２図（ａ），（ｂ）は本実施例の半導体素子接続構造
の断面図である。 第３図は従来のフリップチップ接合を示したもので、第
４図は熱歪みによりバンプが変形した状態を示す。 第５図は金属バンプを加圧して電気的接続を得る構造の
断面図である。 1:半導体素子、2:配線基板、3:バンプ材、4:電極パッ
ド、5:樹脂、13:金属バンプ材、6,8:超弾性体材料、7:
ボール、9:グラファイト層
の断面図である。 第２図（ａ），（ｂ）は本実施例の半導体素子接続構造
の断面図である。 第３図は従来のフリップチップ接合を示したもので、第
４図は熱歪みによりバンプが変形した状態を示す。 第５図は金属バンプを加圧して電気的接続を得る構造の
断面図である。 1:半導体素子、2:配線基板、3:バンプ材、4:電極パッ
ド、5:樹脂、13:金属バンプ材、6,8:超弾性体材料、7:
ボール、9:グラファイト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大関 芳雄 神奈川県川崎市中原区井田1618番地 新 日本製鐵株式會社第１技術研究所内 (72)発明者 渡辺 敬介 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 金森 孝史 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 井口 泰男 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭57−28337（ＪＰ，Ａ) 特開 平２−137240（ＪＰ，Ａ) 特開 平２−206124（ＪＰ，Ａ) 特開 平２−206175（ＪＰ，Ａ) 特開 平２−206139（ＪＰ，Ａ) 特開 平２−178940（ＪＰ，Ａ)
Claims (3)
- 【請求項１】超弾性体材料を介在させて加圧により電気
的接続を得る半導体素子接続構造で、かつ接続部間を可
動構造としたことを特徴とする半導体素子接続構造。 - 【請求項２】可動構造が、超弾性体バンプ間に導電体の
ボールを挿入してなる請求項１記載の半導体素子接続構
造。 - 【請求項３】可動構造が、超弾性体バンプに摩擦係数の
小さな導電体をコーティングしてなる請求項１記載の半
導体素子接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2730289A JP2709496B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体素子接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2730289A JP2709496B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体素子接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206141A JPH02206141A (ja) | 1990-08-15 |
| JP2709496B2 true JP2709496B2 (ja) | 1998-02-04 |
Family
ID=12217297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2730289A Expired - Fee Related JP2709496B2 (ja) | 1989-02-06 | 1989-02-06 | 半導体素子接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709496B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2736569B1 (fr) * | 1995-07-13 | 1997-08-08 | Thomson Csf | Dispositif de connexion et procede de connexion |
-
1989
- 1989-02-06 JP JP2730289A patent/JP2709496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206141A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0271110B1 (en) | Semiconductor device comprising an electrode pad | |
| US4442966A (en) | Method of simultaneously manufacturing multiple electrical connections between two electrical elements | |
| EP0253691B1 (en) | Silicon die bonding process | |
| US4385310A (en) | Structured copper strain buffer | |
| KR100462563B1 (ko) | 제1반도체 펠릿의 평탄전극 및 평탄전극에 직접적으로 접촉된 제2반도체 펠릿의 돌출전극을 구비한 반도체장치 | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| US7595223B2 (en) | Process for bonding and electrically connecting microsystems integrated in several distinct substrates | |
| KR20050095586A (ko) | 전자 장치, 그 제조 방법 및 이용법 | |
| US20030173107A1 (en) | Microelectronic packages having an array of resilient leads | |
| JP2709496B2 (ja) | 半導体素子接続構造 | |
| WO2008105589A1 (en) | Bump structure for semiconductor device | |
| JP2709504B2 (ja) | 半導体素子接続構造 | |
| US6489564B2 (en) | Stress relieving tape bonding interconnect | |
| JP2709497B2 (ja) | 半導体素子接続構造 | |
| JP2709495B2 (ja) | 半導体素子接続方法 | |
| JP2932185B2 (ja) | 異方性導電シートおよびそれを用いた電子部品の接続方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP2640973B2 (ja) | 半導体素子接続構造 | |
| JP2709494B2 (ja) | 半導体素子接続構造 | |
| JPH04296723A (ja) | 半導体素子の製造方法 | |
| JP3052615B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP2709501B2 (ja) | 半導体素子接続方法 | |
| JP2770040B2 (ja) | バンプ形成方法および半導体素子接続方法 | |
| JPH02237130A (ja) | 半導体素子接続方法およびその電気的接続を得るための厚膜超弾性金属ペースト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |