JP2709501B2 - 半導体素子接続方法 - Google Patents
半導体素子接続方法Info
- Publication number
- JP2709501B2 JP2709501B2 JP1050651A JP5065189A JP2709501B2 JP 2709501 B2 JP2709501 B2 JP 2709501B2 JP 1050651 A JP1050651 A JP 1050651A JP 5065189 A JP5065189 A JP 5065189A JP 2709501 B2 JP2709501 B2 JP 2709501B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- connection
- superelastic
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の接続方法に関するものである。
（従来の技術） 従来の半導体素子のフリップチップ接続の概略構造を
第３図に示す。図中の１は半導体素子,2は配線基板,3は
はんだバンプ,4は半導体素子１と配線基板２のそれぞれ
に設けられた電極であり、Ａ−Ａ′は半導体素子の中心
を示している。
第３図に示す。図中の１は半導体素子,2は配線基板,3は
はんだバンプ,4は半導体素子１と配線基板２のそれぞれ
に設けられた電極であり、Ａ−Ａ′は半導体素子の中心
を示している。
フリップチップ接続は、半導体素子１と配線基板２の
電極４の電気的接続を、はんだバンプ３を加熱溶融する
一括接続で行えるので、ワイヤボンディング法に比べて
作業性が優れている。又、ワイヤボンディング法及びTA
B（Tape Automated Bonding）法のように電極配置が半
導体素子の周辺に限定されないので、大幅に接続端子数
を増大できるという特徴をもっている。
電極４の電気的接続を、はんだバンプ３を加熱溶融する
一括接続で行えるので、ワイヤボンディング法に比べて
作業性が優れている。又、ワイヤボンディング法及びTA
B（Tape Automated Bonding）法のように電極配置が半
導体素子の周辺に限定されないので、大幅に接続端子数
を増大できるという特徴をもっている。
しかしながら、この接続構造では第４図に示すよう
に、温度変化が生じた場合半導体素子１と配線基板２と
の熱膨張係数の差による寸法ずれＢが発生し、はんだバ
ンプ３に剪断歪みを生じ接続信頼性が低下する。
に、温度変化が生じた場合半導体素子１と配線基板２と
の熱膨張係数の差による寸法ずれＢが発生し、はんだバ
ンプ３に剪断歪みを生じ接続信頼性が低下する。
剪断歪みは、はんだバンプ３と半導体素子１との中心
距離の増加とともに増大するため、はんだバンプ３の許
容しうる剪断歪み量からはんだバンプ３を配置できる領
域が制限され、多端子化ならびに大面積の半導体素子へ
の適用が困難であった。
距離の増加とともに増大するため、はんだバンプ３の許
容しうる剪断歪み量からはんだバンプ３を配置できる領
域が制限され、多端子化ならびに大面積の半導体素子へ
の適用が困難であった。
このはんだバンプの剪断歪みを低減させる手段とし
て、半導体素子と熱膨張係数の近い配線基板材料を用い
る方法が考えられるが、配線基板材料が制限されてしま
うという欠点がある。
て、半導体素子と熱膨張係数の近い配線基板材料を用い
る方法が考えられるが、配線基板材料が制限されてしま
うという欠点がある。
一方、ポリイミドフィルムで支持したはんだバンプを
重ねて多段バンプを形成し、剪断歪みを低減する方法
（特開昭62-293730号公報）が提案されている。
重ねて多段バンプを形成し、剪断歪みを低減する方法
（特開昭62-293730号公報）が提案されている。
しかしながら、はんだバンプを積み重ねるため、必要
部材の増加、接続工数の増加に伴う価格上昇という欠点
がある。
部材の増加、接続工数の増加に伴う価格上昇という欠点
がある。
又、第５図は金属バンプを圧力で当接させて電気的接
続を得る半導体素子接続構造である。第５図において、
半導体素子１と配線基板２のそれぞれの電極４上には金
属バンプ13が形成されている。この金属バンプ13には収
縮性樹脂５の硬化時の収縮力により圧力が加わり、金属
バンプ13同士が機械的に接触し電気的接続が得られる。
続を得る半導体素子接続構造である。第５図において、
半導体素子１と配線基板２のそれぞれの電極４上には金
属バンプ13が形成されている。この金属バンプ13には収
縮性樹脂５の硬化時の収縮力により圧力が加わり、金属
バンプ13同士が機械的に接触し電気的接続が得られる。
しかしながら、この接続構造では金属バンプ13の高さ
がバラツクと電気的接続が得られない箇所が生ずる。
又、収縮性樹脂５の熱膨張係数は金属バンプに比べて大
きいため、温度変化が生じると圧力が弱まり、金属バン
プの接触が不安定になるので接続信頼性に欠けるという
問題点があった。
がバラツクと電気的接続が得られない箇所が生ずる。
又、収縮性樹脂５の熱膨張係数は金属バンプに比べて大
きいため、温度変化が生じると圧力が弱まり、金属バン
プの接触が不安定になるので接続信頼性に欠けるという
問題点があった。
（発明が解決しようとする課題） 本発明では、上記に述べた半導体素子と配線基板の間
に発生する大きな剪断歪み，バンプ高さのバラツキ及び
収縮性樹脂との熱膨張係数の差による圧力変動に対して
電気的接続の信頼性が高く、しかも微細接続が可能な安
価な半導体素子接続方法を提供するものである。
に発生する大きな剪断歪み，バンプ高さのバラツキ及び
収縮性樹脂との熱膨張係数の差による圧力変動に対して
電気的接続の信頼性が高く、しかも微細接続が可能な安
価な半導体素子接続方法を提供するものである。
本発明は、半導体素子と配線基板とを電気的に接続す
る方法であって、前記半導体素子と配線基板との間に超
弾性材料でスルーホールを形成した絶縁基板を介在させ
ることを特徴とする半導体素子接続方法を要旨とするも
のである。
る方法であって、前記半導体素子と配線基板との間に超
弾性材料でスルーホールを形成した絶縁基板を介在させ
ることを特徴とする半導体素子接続方法を要旨とするも
のである。
本発明では、前述の課題を解決するために、超弾性材
料を介在させた半導体素子実装構造とし、絶縁基板に接
続ピッチと同間隔に穴をあけ超弾性金属でスルーホール
構造を形成し、半導体素子と配線基板の間にアライメン
トし、はんだ又は外部からの加圧で接続を得る方法であ
る。
料を介在させた半導体素子実装構造とし、絶縁基板に接
続ピッチと同間隔に穴をあけ超弾性金属でスルーホール
構造を形成し、半導体素子と配線基板の間にアライメン
トし、はんだ又は外部からの加圧で接続を得る方法であ
る。
超弾性材料としては、弾性歪みが0.5％以上の金属が
望ましい。
望ましい。
この超弾性材料には、例えばTi-Ni,Fe-Pt,Fe-Pd,Mn-C
u,In-Ti,Ni-Al,Au-Cd,Ag-Cd,Au-Cu-Zn,Cu-Zn-Al,Cu-Zn-
Sn,Cu-Al-Ni,Cu-Snなどが用いられ、これらの金属をめ
っきによるか或いはスパッタなどによりスルーホールを
形成する。
u,In-Ti,Ni-Al,Au-Cd,Ag-Cd,Au-Cu-Zn,Cu-Zn-Al,Cu-Zn-
Sn,Cu-Al-Ni,Cu-Snなどが用いられ、これらの金属をめ
っきによるか或いはスパッタなどによりスルーホールを
形成する。
このようにして形成した超弾性金属は、超弾性特性を
向上させるために、必要に応じて加熱冷却等の熱処理を
施してもよい。
向上させるために、必要に応じて加熱冷却等の熱処理を
施してもよい。
本発明に使用できる超弾性合金の種類と組成を第１表
に例示した。
に例示した。
本発明では、超弾性材料で形成したスルーホール付絶
縁基板を接続媒体として使用することにより、高精度、
低価格でかつ高信頼性の半導体素子接続を得ることがで
きる。
縁基板を接続媒体として使用することにより、高精度、
低価格でかつ高信頼性の半導体素子接続を得ることがで
きる。
（実施例） 次に本発明を図面に示す実施例に基づいて説明する。
第１図は本発明の接続部の断面構造を示すもので、６
は絶縁基板，例えばポリイミドフィルム,7は銅めっき
層,8は超弾性スルーホール,9ははんだを示している。第
１図において半導体素子１の電極４及び配線基板２の電
極４と同じ位置になるように絶縁基板６に穴あけ加工
し、超弾性金属８でスルーホール加工し、半導体素子１
と配線基板２との間にアライメントし両電極が電気的接
合が得られるようにはんだ付けしたものである。
は絶縁基板，例えばポリイミドフィルム,7は銅めっき
層,8は超弾性スルーホール,9ははんだを示している。第
１図において半導体素子１の電極４及び配線基板２の電
極４と同じ位置になるように絶縁基板６に穴あけ加工
し、超弾性金属８でスルーホール加工し、半導体素子１
と配線基板２との間にアライメントし両電極が電気的接
合が得られるようにはんだ付けしたものである。
第２図（ａ）〜（ｅ）を用いて超弾性スルーホール付
絶縁基板の作製手順を説明する。
絶縁基板の作製手順を説明する。
まず、絶縁基板６に微少ドリル又はエッチングにより
穴あけを行う（第２図（ａ））。次に絶縁基板６全面に
無電解銅めっき７を形成する（第２図（ｂ））。次に導
体以外の部分にめっきレジスト10をフォトリソで形成す
る（第２図（ｃ））。無電解めっきが露出した後に超弾
性合金８としてCu-34.7wt％Zn-3.0wt％ Snを電気めっき
にて形成する。次に接合材料としてはんだ９を電気めっ
きする（第２図（ｄ））。
穴あけを行う（第２図（ａ））。次に絶縁基板６全面に
無電解銅めっき７を形成する（第２図（ｂ））。次に導
体以外の部分にめっきレジスト10をフォトリソで形成す
る（第２図（ｃ））。無電解めっきが露出した後に超弾
性合金８としてCu-34.7wt％Zn-3.0wt％ Snを電気めっき
にて形成する。次に接合材料としてはんだ９を電気めっ
きする（第２図（ｄ））。
次にめっきレジスト10を除去し、はんだ９をエッチン
グレジストした後、過硫酸アンモニウム溶液などで導体
部以外の無電解めっき銅７をエッチングする（第６図
（ｅ））。
グレジストした後、過硫酸アンモニウム溶液などで導体
部以外の無電解めっき銅７をエッチングする（第６図
（ｅ））。
以上の工程で完成した超弾性スルーホール付絶縁基板
を半導体素子１と配線基板２との間で接続電極４とアラ
イメントしリフロー炉で加熱することにより両電極をは
んだ接合する。
を半導体素子１と配線基板２との間で接続電極４とアラ
イメントしリフロー炉で加熱することにより両電極をは
んだ接合する。
このようにして得られた実装構造は温度変化による配
線基板−半導体素子の熱膨張の差による熱歪みに対して
もスルーホールを形成した超弾性金属が２％の弾性歪み
を有することにより十分追従するため極めて高い信頼性
が得られた。
線基板−半導体素子の熱膨張の差による熱歪みに対して
もスルーホールを形成した超弾性金属が２％の弾性歪み
を有することにより十分追従するため極めて高い信頼性
が得られた。
（発明の効果） 本発明に従い、超弾性材料を半導体素子における熱歪
みを受ける部分に使用することにより、繰り返しの歪み
に対しても弾性範囲で変形を繰り返すことで、破断を防
止することを狙ったものであり、外部歪みに柔軟に追従
するバンプ構造とすることができるので、信頼性の高い
半導体素子接続構造が得られる。
みを受ける部分に使用することにより、繰り返しの歪み
に対しても弾性範囲で変形を繰り返すことで、破断を防
止することを狙ったものであり、外部歪みに柔軟に追従
するバンプ構造とすることができるので、信頼性の高い
半導体素子接続構造が得られる。
第１図は本発明の実施例を示すもので、超弾性材料でス
ルーホールを形成した絶縁基板を接合媒体とした接続構
造を示している。 第２図は本発明の実施例においてスルーホールを形成す
る工程を示したものである。 第３図〜第５図は従来のはんだバンプにより接続された
半導体素子と配線基板の断面図で、第４図は温度変化に
より配線基板が膨張しバンプに剪断歪みが導入された様
子を示し、第５図ははんだバンプを圧力で接触させて樹
脂で固定した場合の半導体素子接続構造を示す断面図で
ある。 １……半導体素子、２……配線基板、３……はんだバン
プ、４……金属電極、５……樹脂、６……絶縁基板、７
……無電解銅めっき層、８……超弾性体材料によるスル
ーホール、９……はんだ、10……めっきレジスト。
ルーホールを形成した絶縁基板を接合媒体とした接続構
造を示している。 第２図は本発明の実施例においてスルーホールを形成す
る工程を示したものである。 第３図〜第５図は従来のはんだバンプにより接続された
半導体素子と配線基板の断面図で、第４図は温度変化に
より配線基板が膨張しバンプに剪断歪みが導入された様
子を示し、第５図ははんだバンプを圧力で接触させて樹
脂で固定した場合の半導体素子接続構造を示す断面図で
ある。 １……半導体素子、２……配線基板、３……はんだバン
プ、４……金属電極、５……樹脂、６……絶縁基板、７
……無電解銅めっき層、８……超弾性体材料によるスル
ーホール、９……はんだ、10……めっきレジスト。
フロントページの続き (72)発明者 大関 芳雄 神奈川県川崎市中原区井田1618番地 新 日本製鐵株式會社第１技術研究所内 (72)発明者 渡辺 敬介 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 金森 孝史 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 井口 泰男 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 平２−137240（ＪＰ，Ａ) 特開 昭57−28337（ＪＰ，Ａ) 特開 平２−206139（ＪＰ，Ａ) 特開 平２−180036（ＪＰ，Ａ) 特開 平２−185050（ＪＰ，Ａ) 特開 平２−206124（ＪＰ，Ａ) 特開 平２−206137（ＪＰ，Ａ) 特開 平２−224256（ＪＰ，Ａ) 実開 昭62−152444（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】半導体素子と配線基板とを電気的に接続す
る方法であって、前記半導体素子と配線基板との間に超
弾性材料でスルーホールを形成した絶縁基板を介在させ
ることを特徴とする半導体素子接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050651A JP2709501B2 (ja) | 1989-03-02 | 1989-03-02 | 半導体素子接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050651A JP2709501B2 (ja) | 1989-03-02 | 1989-03-02 | 半導体素子接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02229443A JPH02229443A (ja) | 1990-09-12 |
| JP2709501B2 true JP2709501B2 (ja) | 1998-02-04 |
Family
ID=12864844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050651A Expired - Fee Related JP2709501B2 (ja) | 1989-03-02 | 1989-03-02 | 半導体素子接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709501B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833996B2 (ja) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
| JPH08186151A (ja) * | 1994-12-29 | 1996-07-16 | Sony Corp | 半導体装置及びその製造方法 |
-
1989
- 1989-03-02 JP JP1050651A patent/JP2709501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02229443A (ja) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783722A (en) | Interboard connection terminal and method of manufacturing the same | |
| US6136047A (en) | Solder bump transfer plate | |
| JP3561934B2 (ja) | 相互接続用ポストの製造方法 | |
| US5294039A (en) | Plated compliant lead | |
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| EP0147576A1 (en) | Process for forming elongated solder connections between a semiconductor device and a supporting substrate | |
| US7615477B2 (en) | Method of fabricating a BGA package having decreased adhesion | |
| KR20000011740A (ko) | 웨이퍼스케일팩키지구조및이것에사용되는회로판 | |
| JP2709501B2 (ja) | 半導体素子接続方法 | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| JP2709504B2 (ja) | 半導体素子接続構造 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH05235099A (ja) | 半導体実装回路装置 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| EP0191434A2 (en) | Improved solder connection between microelectronic chip and substrate and method of manufacture | |
| JP2709499B2 (ja) | 半導体素子接続構造 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2961221B2 (ja) | 電気的接続部材 | |
| JPH0572751B2 (ja) | ||
| JP2770041B2 (ja) | バンプ形成方法および半導体素子接続方法 | |
| JP2770040B2 (ja) | バンプ形成方法および半導体素子接続方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JPH0365895B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |