JP2707483B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2707483B2
JP2707483B2 JP5120603A JP12060393A JP2707483B2 JP 2707483 B2 JP2707483 B2 JP 2707483B2 JP 5120603 A JP5120603 A JP 5120603A JP 12060393 A JP12060393 A JP 12060393A JP 2707483 B2 JP2707483 B2 JP 2707483B2
Authority
JP
Japan
Prior art keywords
insulating film
junction
film
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5120603A
Other languages
English (en)
Other versions
JPH06310560A (ja
Inventor
健 笠原
治彦 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP5120603A priority Critical patent/JP2707483B2/ja
Publication of JPH06310560A publication Critical patent/JPH06310560A/ja
Application granted granted Critical
Publication of JP2707483B2 publication Critical patent/JP2707483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、可変容量ダイオード等
の半導体基板表面に平行なＰＮ接合面を有する半導体装
置の、ボンディングパッドとなる導体膜の構造およびそ
の製造方法に関するものである。とくに、半導体基板表
面に平行に浅いＰＮ接合面が形成される高周波用の可変
容量ダイオード装置等に適したものである。
【０００２】
【従来の技術】従来、可変容量ダイオード装置等の半導
体装置と外部回路の接続はワイヤボンディングによって
行われる。半導体素子表面の導体膜と素子を搭載する基
板あるいはリードフレームとの間でワイヤボンディング
が行われる。
【０００３】可変容量ダイオードでのワイヤボンディン
グは、図４に示したように、ＰＮ接合が形成された半導
体基板40の表面に形成されたアルミニウムの導体膜42に
直接行っていた。また、この部分は製造途中のウエハー
から切断、分離される前の可変容量ダイオードが、特性
の検査のために自動機械による検査針（プローブ）を接
触される部分でもある。ところが、可変容量ダイオード
の大容量化と、１００ＭＨｚ以上の高周波における使用
を目的としてＰＮ接合面の深さを浅くすると、図４に示
したように導体膜12の同じ部分にワイヤボンディングし
たり、検査針を接触させることによってＰＮ接合面を破
壊することが多く、これによって耐圧が低下し、リーク
電流が増加するといった問題が生じる。特に、検査針は
通常先端が鋭く尖ったタングステンの針であり、接触面
に強い衝撃力が加わるので破壊の原因を発生しやすく、
その後のワイヤボンディングによる破壊を助長すると考
えられる。
【０００４】そこで、図３に示したように、半導体基板
30のＰＮ接合が形成された部分の表面からその周囲の酸
化膜31上に跨がるアルミニウムの導体膜32を形成し、ボ
ンディングパッドや検査針専用の領域を設ける構造も考
えられる。しかし、そのための素子面積の増加に伴う収
量低下によるコストアップ、アルミニウムの電極幅に制
約される抵抗の増加の問題が生じる。また、導体膜32と
酸化膜31下面の半導体領域とは同電位でなく、それらの
間に浮遊容量が発生する問題も生じる。
【０００５】
【発明が解決しようとする課題】本発明は、ボンデイン
グパッドとは別に検査針の接触可能な領域をＰＮ接合が
形成された部分に設けることにより、ＰＮ接合を破壊す
ることなく検査針の接触とワイヤボンディングが可能な
半導体装置およびその製造方法を提供するものである。
【０００６】検査針の接触可能な領域は、ＰＮ接合の周
囲に存在する必要はないから小型化が可能であり、導体
抵抗も小さく、また、導体膜と半導体領域との間に浮遊
容量が発生することのない半導体装置およびその製造方
法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、ＰＮ接合面が
形成された半導体基板の表面の一部に酸化膜等の絶縁膜
を介して導体膜を形成し、この導体膜を検査針の接触可
能な領域とし、絶縁膜のない半導体基板の表面に形成し
た導体膜をボンディングパッドとすることによって、上
記の課題を解決するものである。
【０００８】すなわち、半導体基板の表面に平行なＰＮ
接合面が形成された半導体装置において、該ＰＮ接合面
が形成された部分の半導体基板表面の一部に絶縁膜を具
え、その絶縁膜上と該ＰＮ接合面の表面側の層の絶縁膜
を設けてない表面に跨がる導体膜を具え、該ＰＮ接合面
の表面側の層の絶縁膜を設けてない表面の導体膜をボン
ディングパッドとしたことに特徴を有するものである。
【０００９】また、半導体基板の表面に平行なＰＮ接合
面が形成された半導体装置の製造方法において、該ＰＮ
接合面が形成された部分の半導体基板表面の一部に絶縁
膜を形成し、その絶縁膜表面と該ＰＮ接合面の表面側の
層の絶縁膜を設けてない表面に跨がる導体膜を形成し、
該ＰＮ接合面の表面側の層の絶縁膜のない表面の導体膜
にワイヤボンディングすることに特徴を有するものであ
る。
【００１０】
【作用】SiO 2 等の酸化膜によって絶縁層を形成し、これ
を介して導体膜を設けその部分に検査針を当てることに
よって浅いＰＮ接合が検査針の接触時の衝撃力から保護
される。また、半導体基板表面と導体膜は同電位とな
り、浮遊容量の発生を防止することができる。
【００１１】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。図１は、本発明の実施例を示す、（ａ）
は平面図、（ｂ）は正面断面図である。半導体基板10内
に可変容量ダイオードを形成する例を示したもので、基
板表面側のＰ型領域とその下側のＮ+ 領域とによって浅
いＰＮ接合が形成されている。このＰＮ接合が形成され
る部分の周囲の領域は表面がSiO 2 の絶縁膜11で覆われる
が、この絶縁膜11をＰＮ接合の形成された部分の表面、
すなわちＰ型領域の表面の一部にも形成する。この場合
は、周囲の絶縁膜とは分離されて島状に形成されたSiO 2
の絶縁膜11がＰ型領域表面にも形成されている。
【００１２】ＰＮ接合のＰ型領域となっている半導体基
板表面と絶縁膜11の表面に跨がる導体膜12がアルミニウ
ムの蒸着、エッチング等によって形成される。この導体
膜12は絶縁膜11上の部分と半導体基板10の表面の部分と
が導通されるのに充分な厚さに形成する。そして、半導
体基板10の表面の導体膜12に金線13等がワイヤボンディ
ングされて接続が行われる。島状の絶縁膜11の上の導体
膜12は、検査針が接触される領域である。
【００１３】検査針が接触される領域は、導体膜12の下
に絶縁膜11が形成されている。これによって、検査針の
接触時の衝撃等からＰＮ接合は保護され、ワイヤボンデ
イングによるＰＮ接合の破損の発生をほとんど防止する
ことができる。そして、素子の歩留り、信頼性が著しく
向上する。しかも、ボンディングパッドとこの下の半導
体領域とは同じ電位となるので、浮遊容量を発生するこ
ともなくなる。
【００１４】図２は、本発明の他の実施例を示す、
（ａ）は平面図、（ｂ）は正面断面図である。半導体基
板20内に可変容量ダイオードを形成する例を示したもの
で、基板表面側のＰ型領域とその下側のＮ+ 領域とによ
って浅いＰＮ接合が形成されている。このＰＮ接合が形
成される部分の周囲の領域はSiO 2 の絶縁膜21で覆われる
が、この絶縁膜21をＰＮ接合の形成された部分の表面、
すなわちＰ型領域の表面まで伸ばして形成した例を示し
ている。
【００１５】本発明による半導体装置の製造にあたって
は、拡散等の半導体基板の処理後に半導体基板表面に形
成したSiO 2 等の酸化膜の窓開けの際のマスクを変えるの
みでよい。ＰＮ接合上面に形成する絶縁膜を残すように
酸化膜のエッチングを行い、導体膜を所定のパターンで
形成するのみでよい。
【００１６】
【発明の効果】本発明によれば、ＰＮ接合がきわめて浅
い部分に形成されている半導体装置でも、検査時の検査
針の接触とこれに続くワイヤボンディングによるＰＮ接
合の破壊を防止することが可能となり、素子の歩留り、
信頼性が大幅に向上する。また、素子の面積を増加させ
る必要もなく、コスト面でも有利となる。更に、浮遊容
量の発生を防止できるので、素子の特性を維持すること
も容易となる。
【図面の簡単な説明】
【図１】 本発明の実施例を示す（ａ）平面図、（ｂ）
正面断面図
【図２】 本発明の他の実施例を示す（ａ）平面図、
（ｂ）正面断面図
【図３】 従来例を示す（ａ）平面図、（ｂ）正面断面
図
【図４】 他の従来例を示す（ａ）平面図、（ｂ）正面
断面図
【符号の説明】
10、20：半導体基板 11、21：絶縁膜 12、22：導体膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面に平行なＰＮ接合面が
    形成された半導体装置の製造方法において、該ＰＮ接合
    面が形成された部分の半導体基板表面の一部に絶縁膜を
    形成し、その絶縁膜表面と該ＰＮ接合面の表面側の層の
    絶縁膜のない表面に跨がる導体膜を形成し、該ＰＮ接合
    面の表面側の層の絶縁膜のない表面の導体膜にワイヤボ
    ンディングし、前記絶縁膜表面に設けた導体膜に検査針
    を当てて検査することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 半導体基板の表面に平行なＰＮ接合面が
    形成された可変容量ダイオード装置の製造方法におい
    て、該ＰＮ接合面が形成された部分の半導体基板表面の
    一部に絶縁膜を形成し、その絶縁膜表面と該ＰＮ接合面
    の表面側の層の絶縁膜のない表面に跨がる導体膜を形成
    し、該ＰＮ接合面の表面側の層の絶縁膜のない表面の導
    体膜にワイヤボンディングし、前記絶縁膜表面に設けた
    導体膜に検査針を当てて検査することを特徴とする可変
    容量ダイオード装置の製造方法。
JP5120603A 1993-04-23 1993-04-23 半導体装置の製造方法 Expired - Fee Related JP2707483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5120603A JP2707483B2 (ja) 1993-04-23 1993-04-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5120603A JP2707483B2 (ja) 1993-04-23 1993-04-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06310560A JPH06310560A (ja) 1994-11-04
JP2707483B2 true JP2707483B2 (ja) 1998-01-28

Family

ID=14790346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5120603A Expired - Fee Related JP2707483B2 (ja) 1993-04-23 1993-04-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2707483B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517487B2 (ja) * 1972-08-30 1980-05-12
JPS54128272A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Structure of bonding pad
JPS62165344A (ja) * 1986-01-17 1987-07-21 Nec Corp 半導体装置
JPH01130534U (ja) * 1988-03-02 1989-09-05
JPH0473939A (ja) * 1990-07-16 1992-03-09 Nec Ic Microcomput Syst Ltd 半導体装置
JPH04152576A (ja) * 1990-10-16 1992-05-26 Toko Inc 可変容量ダイオード装置

Also Published As

Publication number Publication date
JPH06310560A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
US4628590A (en) Method of manufacture of a semiconductor device
US5084752A (en) Semiconductor device having bonding pad comprising buffer layer
JP5048230B2 (ja) 半導体装置およびその製造方法
EP0291014B1 (en) Semiconductor device in which wiring layer is formed below bonding pad
KR100837269B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
JP5154000B2 (ja) 半導体装置
US5403777A (en) Semiconductor bond pad structure and method
KR20030027701A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
TWI819195B (zh) 場效電晶體及半導體裝置
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
US6133625A (en) Semiconductor device and method for manufacturing the same
EP0019883B1 (en) Semiconductor device comprising a bonding pad
JP2707483B2 (ja) 半導体装置の製造方法
JP3269536B2 (ja) 半導体装置
JP2015002234A (ja) 半導体装置及びその製造方法
JPH05218460A (ja) 半導体装置及びその製造方法
KR100612187B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
TWI823403B (zh) 晶片封裝體及其製造方法
JPH06230030A (ja) シリコンウェハを利用したプローブカード
KR100616049B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR100620924B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JPH04290272A (ja) 半導体装置およびその製造方法
JPH05326844A (ja) 半導体集積回路
JPH05218310A (ja) 半導体集積回路装置の製造方法
JP2754969B2 (ja) バンプ形成領域を有する半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees