JP3012420B2 - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JP3012420B2 JP3012420B2 JP5018307A JP1830793A JP3012420B2 JP 3012420 B2 JP3012420 B2 JP 3012420B2 JP 5018307 A JP5018307 A JP 5018307A JP 1830793 A JP1830793 A JP 1830793A JP 3012420 B2 JP3012420 B2 JP 3012420B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- sine wave
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は正弦波発生回路に関し、
特に半導体集積回路に内蔵されディジタル信号処理によ
り正弦波を発生する正弦波発生回路に関する。
特に半導体集積回路に内蔵されディジタル信号処理によ
り正弦波を発生する正弦波発生回路に関する。
【0002】
【従来の技術】従来のこの種の正弦波発生回路は図4に
示すようにクロックCKを2j 分周しjビットのアドレ
スAを供給する分周回路5と、アドレスAに応答してを
kビットのディジタルデータkを出力するROM7とを
備える。
示すようにクロックCKを2j 分周しjビットのアドレ
スAを供給する分周回路5と、アドレスAに応答してを
kビットのディジタルデータkを出力するROM7とを
備える。
【0003】図4において、クロック入力端子TCから
入力されるクロックCKの周期をTとすると、分周回路
5からはjビットの2進値がTに同期して出力され、R
OM7のアドレスAとして供給される。ROMのデータ
7のデータYとアドレスAとの関係を(1)式に示す。
入力されるクロックCKの周期をTとすると、分周回路
5からはjビットの2進値がTに同期して出力され、R
OM7のアドレスAとして供給される。ROMのデータ
7のデータYとアドレスAとの関係を(1)式に示す。
【0004】 Y=sin(2・π・A/2j )……(1) データKはkビットに量子化されているため、ROM7
の記憶容量は2j ワード×kビットとなる。
の記憶容量は2j ワード×kビットとなる。
【0005】周期Tで標本化された任意の時刻tにおけ
るROM7のアドレスAは(2)式で示される。
るROM7のアドレスAは(2)式で示される。
【0006】A=mod2j [t/T]……(2) (2)式においてt/Tは整数であるため、アドレスA
は0から2j −1の範囲で連続的に変化する。したがっ
て、出力端子T0からは連続した正弦波データYが得ら
れることになる。正弦波データYの周波数を変化させる
場合は、(2)式におけるT、すなわちクロックCKの
周期Tを任意の値に設定することで実現可能となる。
は0から2j −1の範囲で連続的に変化する。したがっ
て、出力端子T0からは連続した正弦波データYが得ら
れることになる。正弦波データYの周波数を変化させる
場合は、(2)式におけるT、すなわちクロックCKの
周期Tを任意の値に設定することで実現可能となる。
【0007】次に、第二の従来の例とし、クロックCK
の周期Tを固定した条件で出力正弦波データYの周波数
を変化させる方法を図5に示す。図5において、分周回
路4は、mビット2進値Mにより分周比Mが設定され、
クロックCKをM分周したM分周クロックCKMを分周
回路5に供給する。分周回路5以降は図4と同一の回路
構成である。分周回路4からは、クロックCKの周期T
に対しM×Tクロックに一回M分周クロックCKMが出
力される。従って分周回路5の出力は(3)式で定義さ
れる。
の周期Tを固定した条件で出力正弦波データYの周波数
を変化させる方法を図5に示す。図5において、分周回
路4は、mビット2進値Mにより分周比Mが設定され、
クロックCKをM分周したM分周クロックCKMを分周
回路5に供給する。分周回路5以降は図4と同一の回路
構成である。分周回路4からは、クロックCKの周期T
に対しM×Tクロックに一回M分周クロックCKMが出
力される。従って分周回路5の出力は(3)式で定義さ
れる。
【0008】 A=mod2j [t/(M・T)]……(3) (3)式は(2)式に1/Mを乗じたものと等価であ
り、ROM7の内容は(1)式で示されるものと同一で
あるため、出力端子T0からは、図4の正弦波データY
に対してM倍の周期の正弦波データYMが得られる。2
進値Mは入力端子TMを介して設定されるため、クロッ
クCKの周期Tを変えずに出力の正弦波データYMの周
期が変化可能となる。
り、ROM7の内容は(1)式で示されるものと同一で
あるため、出力端子T0からは、図4の正弦波データY
に対してM倍の周期の正弦波データYMが得られる。2
進値Mは入力端子TMを介して設定されるため、クロッ
クCKの周期Tを変えずに出力の正弦波データYMの周
期が変化可能となる。
【0009】図6は、第三の従来の例を示す回路のブロ
ック図であり、図4におけるROM7のワード容量を1
/2に低減する手法を含むものである。すなわち、図4
と同様の分周回路5と、分周回路5の出力データAの下
位側j−1ビットをアドレスBとして入力してk−1ビ
ットのデータKBを出力するROM9と、一方の入力が
データAの最上位ビットA1に共通接続され他方の入力
がデータKBのそれぞれのビットに接続されたk−1個
のEXOR回路10と、EXOR回路10の出力と最上
位ビットA1とが接続されkビットこの正弦波データY
を出力する出力端子T0とを備える。
ック図であり、図4におけるROM7のワード容量を1
/2に低減する手法を含むものである。すなわち、図4
と同様の分周回路5と、分周回路5の出力データAの下
位側j−1ビットをアドレスBとして入力してk−1ビ
ットのデータKBを出力するROM9と、一方の入力が
データAの最上位ビットA1に共通接続され他方の入力
がデータKBのそれぞれのビットに接続されたk−1個
のEXOR回路10と、EXOR回路10の出力と最上
位ビットA1とが接続されkビットこの正弦波データY
を出力する出力端子T0とを備える。
【0010】ROM9には(1)式で示されたアドレス
Aが0から2j-1 −1の範囲、即ち2πA/2j が0〜
πラジアンのデータが書き込まれており、データAの最
上位ビットA1とEXOR回路10とを用いてROM9
の読出しデータKBを補正する。この補正方法は正弦波
が奇関数であることを利用し、データAが“0”、すな
わち2πA/2j が0ラジアンの時はデータKBをその
まま正弦波データYの下位側k−1ビットに出力し、デ
ータAが“1”、すなわち2πA/2j がπ〜π/2ラ
ジアンの時はデータKBを反転して出力する。最上位ビ
ットA1は正弦波出力の符号ビットに該当するため、正
弦波データYの最上位ビットとしてそのまま使用するこ
とができ、図4の同等の機能が得られる。
Aが0から2j-1 −1の範囲、即ち2πA/2j が0〜
πラジアンのデータが書き込まれており、データAの最
上位ビットA1とEXOR回路10とを用いてROM9
の読出しデータKBを補正する。この補正方法は正弦波
が奇関数であることを利用し、データAが“0”、すな
わち2πA/2j が0ラジアンの時はデータKBをその
まま正弦波データYの下位側k−1ビットに出力し、デ
ータAが“1”、すなわち2πA/2j がπ〜π/2ラ
ジアンの時はデータKBを反転して出力する。最上位ビ
ットA1は正弦波出力の符号ビットに該当するため、正
弦波データYの最上位ビットとしてそのまま使用するこ
とができ、図4の同等の機能が得られる。
【0011】図7は、従来の第四の例を示す回路のブロ
ック図であり、図4におけるROM7のワード容量を1
/4に低減する手法を含むものである。第三の従来の例
との相違点は、分周回路5の出力データAの下位側j−
2ビットのデータCをデータ入力として分周回路5の出
力データAの第j−1ビット目により制御されj−2ビ
ットの補数Dを生成する補数生成回路13ROM9の代
りに補数Dをアドレス入力と(k−1ビットのデータK
Bを出力)するROM14とを備えることである。
ック図であり、図4におけるROM7のワード容量を1
/4に低減する手法を含むものである。第三の従来の例
との相違点は、分周回路5の出力データAの下位側j−
2ビットのデータCをデータ入力として分周回路5の出
力データAの第j−1ビット目により制御されj−2ビ
ットの補数Dを生成する補数生成回路13ROM9の代
りに補数Dをアドレス入力と(k−1ビットのデータK
Bを出力)するROM14とを備えることである。
【0012】ROM14には、(1)式におけるアドレ
スAが“0”から“2j-2 −1”の範囲、すなわち2π
A/2j が0〜π/2ラジアンのデータが書き込まれて
おり、補数生成回路13にてROM14へ供給するアド
レスAを補正し、最上位ビットA1とEXOR回路10
とを用いてROM14の読出しデータKBを補正する。
スAが“0”から“2j-2 −1”の範囲、すなわち2π
A/2j が0〜π/2ラジアンのデータが書き込まれて
おり、補数生成回路13にてROM14へ供給するアド
レスAを補正し、最上位ビットA1とEXOR回路10
とを用いてROM14の読出しデータKBを補正する。
【0013】上記アドレスの補正は正弦波関数の角速度
をωとした時、が0〜πラジアンの範囲で(4)式が成
立する事を利用する。
をωとした時、が0〜πラジアンの範囲で(4)式が成
立する事を利用する。
【0014】sinω=sin(π−ω)……(4) (1)式における角速度ωがπ/2〜πからラジアンπ
ラジアン、すなわちデータAの第(j−1)ビット目が
論理値“1”の時に補数生成回路13でデータCに対す
る補数(信号をXとした時の1−X)を生成し、(4)
式におけるπ−ωを実現する。データKBは図6と同様
の補正を行い図4と同等の機能を得る。
ラジアン、すなわちデータAの第(j−1)ビット目が
論理値“1”の時に補数生成回路13でデータCに対す
る補数(信号をXとした時の1−X)を生成し、(4)
式におけるπ−ωを実現する。データKBは図6と同様
の補正を行い図4と同等の機能を得る。
【0015】
【発明が解決しようとする課題】上述した従来の正弦波
発生回路は、出力の正弦波周波数を連続して変化させる
場合には、クロック周波数を連続に変化させるため、所
定のステップ値以内で発振周波数が異なる複数個のクロ
ック発生回路を準備するかアナログ方式の可変周波数発
振器を用いる必要があり、前者の場合には回路規模が大
きくなり、また、後者の場合には、内部素子や外部素子
のばらつきに対する調整が必要なため無調整で安定動作
する回路が実現困難であるいう欠点があった。
発生回路は、出力の正弦波周波数を連続して変化させる
場合には、クロック周波数を連続に変化させるため、所
定のステップ値以内で発振周波数が異なる複数個のクロ
ック発生回路を準備するかアナログ方式の可変周波数発
振器を用いる必要があり、前者の場合には回路規模が大
きくなり、また、後者の場合には、内部素子や外部素子
のばらつきに対する調整が必要なため無調整で安定動作
する回路が実現困難であるいう欠点があった。
【0016】
【課題を解決するための手段】本発明の正弦波発生回路
は、ディジタル信号処理により連続的に可変できる希望
周波数の正弦波信号を発生する正弦波発生回路におい
て、予め定めた周期のクロックを分周比指定データが指
定する第一の分周比で分周し第一の分周データを供給す
る第一の分周回路と、前記第一の分周データの供給を受
け予め定めた2のべき乗で分周し第二の分周データを供
給する第二の分周回路と、前記第二の分周データと外部
からの係数データとを乗算し第一のビット数の乗算デー
タを供給する乗算回路と、前記乗算データの下位側の予
め設定した第二のビット数から成る2進値をアドレスと
して前記希望周波数に対応する前記第一のビット数の正
弦波データを格納するROMとを備えて構成されてい
る。
は、ディジタル信号処理により連続的に可変できる希望
周波数の正弦波信号を発生する正弦波発生回路におい
て、予め定めた周期のクロックを分周比指定データが指
定する第一の分周比で分周し第一の分周データを供給す
る第一の分周回路と、前記第一の分周データの供給を受
け予め定めた2のべき乗で分周し第二の分周データを供
給する第二の分周回路と、前記第二の分周データと外部
からの係数データとを乗算し第一のビット数の乗算デー
タを供給する乗算回路と、前記乗算データの下位側の予
め設定した第二のビット数から成る2進値をアドレスと
して前記希望周波数に対応する前記第一のビット数の正
弦波データを格納するROMとを備えて構成されてい
る。
【0017】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0018】図1は本発明の正弦波発生回路の第一の実
施例を示すブロック図である。
施例を示すブロック図である。
【0019】本実施例の正弦波発生回路は、図1に示す
ように、従来と同様の分周回路4および5と、ROM7
とに加えて、分周回路5の出力データAとnビットの2
進値Nとを乗算した乗算結果の下位jビットから成るア
ドレスNAを供給する乗算器1を備える。
ように、従来と同様の分周回路4および5と、ROM7
とに加えて、分周回路5の出力データAとnビットの2
進値Nとを乗算した乗算結果の下位jビットから成るア
ドレスNAを供給する乗算器1を備える。
【0020】次に、本実施例の動作について説明する。
【0021】図1を参照すると第2の従来例と同様に分
周回路4は2進値Mにより分周比Mが設定され、クロッ
クCKをM分周してクロックCKの周期Tに対しM×T
クロックに一回のデータCKMを分周回路5に供給す
る。したがってクロック周期Tで標本化された任意の時
刻tにおける分周回路5の出力データAは3式で定義さ
れる。このデータAと入力端子TNからの2進値Nとの
乗算器6による乗算結果の下位jビットで与えられるア
ドレスNAは2j でリミットがかかり(5)式で定義さ
れる。
周回路4は2進値Mにより分周比Mが設定され、クロッ
クCKをM分周してクロックCKの周期Tに対しM×T
クロックに一回のデータCKMを分周回路5に供給す
る。したがってクロック周期Tで標本化された任意の時
刻tにおける分周回路5の出力データAは3式で定義さ
れる。このデータAと入力端子TNからの2進値Nとの
乗算器6による乗算結果の下位jビットで与えられるア
ドレスNAは2j でリミットがかかり(5)式で定義さ
れる。
【0022】 A=mod2j {[mod2j (N・t)]/(M・T)} =mod2j [(N・t)/(M・T)]……(5) ROM7からの読出データKとアドレスNAとの関係は
(1)式で示されるものと同一であるため、出力端子8
からの出力である正弦波データYは(6)式で示され
る。
(1)式で示されるものと同一であるため、出力端子8
からの出力である正弦波データYは(6)式で示され
る。
【0023】 Y=sin{2・π・mod2j [(N/M)・(t/T)]/2j } =sin{2・π・(N/M)・(t/T)/2j }……(6) (6)式におけるN/Mは外部入力端子より設定可能で
あるため、出力の正弦波周波数を任意に設定することが
可能となる。
あるため、出力の正弦波周波数を任意に設定することが
可能となる。
【0024】次に、本発明の第二の実施例について説明
する。図2は本発明の正弦波発生回路の第二の実施例を
示すブロック図である。
する。図2は本発明の正弦波発生回路の第二の実施例を
示すブロック図である。
【0025】本実施例の前述の第一の実施例に対する相
違点は、ROM7の代りに図6に示す第三の従来例と同
様のROM9と、EXOR回路10と、乗算器1の代り
にデータAの下位j−1ビットのデータBと2進値Nと
を乗算した乗算結果の下位j−1ビットから成るアドレ
スNBを供給する乗算器2を備えることである。
違点は、ROM7の代りに図6に示す第三の従来例と同
様のROM9と、EXOR回路10と、乗算器1の代り
にデータAの下位j−1ビットのデータBと2進値Nと
を乗算した乗算結果の下位j−1ビットから成るアドレ
スNBを供給する乗算器2を備えることである。
【0026】本実施例の回路のROM9以降の処理は図
6の第三の従来例と同様であり、ROM9の容量を第一
の実施例のROM7の容量の1/2に低減できる。
6の第三の従来例と同様であり、ROM9の容量を第一
の実施例のROM7の容量の1/2に低減できる。
【0027】次に、本発明の第三の実施例について説明
する。図3は本発明の正弦波発生回路の第三の実施例を
示すブロック図である。
する。図3は本発明の正弦波発生回路の第三の実施例を
示すブロック図である。
【0028】本実施例の前述の第二の実施例に対する相
違点は、ROM9の代りに図7に示す第四の従来例と同
様のROM14と、補数生成回路13と、乗算器2の代
りにデータAの下位j−2ビットのデータCと2進値N
とを乗算した乗算結果の下位j−2ビットから成るアド
レスNCを供給する乗算器3を備えることである。
違点は、ROM9の代りに図7に示す第四の従来例と同
様のROM14と、補数生成回路13と、乗算器2の代
りにデータAの下位j−2ビットのデータCと2進値N
とを乗算した乗算結果の下位j−2ビットから成るアド
レスNCを供給する乗算器3を備えることである。
【0029】本実施例の回路の補数生成回路13以降の
処理は図7の第四の従来例と同様であり、ROM9の容
量を第一の実施例のROM7の容量の1/4に低減でき
る。
処理は図7の第四の従来例と同様であり、ROM9の容
量を第一の実施例のROM7の容量の1/4に低減でき
る。
【0030】
【発明の効果】以上説明したように、本発明の正弦波発
生回路は、分周データと外部からの係数データとを乗算
する乗算回路を備えるので、外部から上記分周データを
指定する分周比データと上記係数データとを設定するこ
とにより、周波数がこれら分周比データと係数データと
で決まる連続可変周波数の正弦波を供給できるという効
果がある。
生回路は、分周データと外部からの係数データとを乗算
する乗算回路を備えるので、外部から上記分周データを
指定する分周比データと上記係数データとを設定するこ
とにより、周波数がこれら分周比データと係数データと
で決まる連続可変周波数の正弦波を供給できるという効
果がある。
【0031】また、乗算結果の下位ビットのみ使用のた
め規模が小さい乗算器以外は複数個のクロック発生回路
やアナログ方式の可変周波数発振器は不要となり、無調
整で安定動作する回路が容易に実現できるという効果が
ある。
め規模が小さい乗算器以外は複数個のクロック発生回路
やアナログ方式の可変周波数発振器は不要となり、無調
整で安定動作する回路が容易に実現できるという効果が
ある。
【図1】本発明の正弦波発生回路の第一の実施例を示す
ブロック図である。
ブロック図である。
【図2】本発明の正弦波発生回路の第二の実施例を示す
ブロック図である。
ブロック図である。
【図3】本発明の正弦波発生回路の第三の実施例を示す
ブロック図である。
ブロック図である。
【図4】従来の正弦波発生回路の第一の例を示すブロッ
ク図である。
ク図である。
【図5】従来の正弦波発生回路の第二の例を示すブロッ
ク図である。
ク図である。
【図6】従来の正弦波発生回路の第三の例を示すブロッ
ク図である。
ク図である。
【図7】従来の正弦波発生回路の第四の例を示すブロッ
ク図である。
ク図である。
1〜3 乗算器 4,5 分周回路 7,9,14 ROM 10 EXOR回路 13 補数生成回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03B 28/00
Claims (2)
- 【請求項1】 ディジタル信号処理により連続的に可変
できる希望周波数の正弦波信号を発生する正弦波発生回
路において、 予め定めた周期のクロックを分周比指定データが指定す
る第一の分周比で分周し第一の分周データを供給する第
一の分周回路と、 前記第一の分周データの供給を受け予め定めた2のべき
乗で分周し第二の分周データを供給する第二の分周回路
と、 前記第二の分周データと外部からの係数データとを乗算
し第一のビット数の乗算データを供給する乗算回路と、 前記乗算データの下位側の予め設定した第二のビット数
から成る2進値をアドレスとして前記希望周波数に対応
する前記第一のビット数の正弦波データを格納するRO
Mとを備えることを特徴とする正弦波発生回路。 - 【請求項2】 ディジタル信号処理により連続的に可変
できる希望周波数の正弦波信号を発生する正弦波発生回
路において、 予め定めた周期のクロックを分周比指定データが指定す
る第一の分周比で分周し第一の分周データを供給する第
一の分周回路と、 前記第一の分周データの供給を受け予め定めた2のべき
乗で分周し第二の分周データを供給する第二の分周回路
と、 前記第二の分周データと外部からの係数データとを乗算
し第一のビット数の乗算データを供給する乗算回路と、 前記乗算データの下位側の予め設定した第二のビット数
の2進値をアドレスとして前記乗算データの下位側の第
三のビット数のデータを格納するROMと、 前記ROMから読み出される前記第三のビット数の デー
タの各々のビットの値と前記乗算データの下位側から数
えて前記第三のビット数目の1ビット上位のビットの値
との排他的論理和演算を行い前記第三のビット数と同一
数個の排他的論理和回路とを備え、前記排他的論理和回
路が出力する前記第三のビット数のデータの上位側に前
記第一のビット数から前記第三のビット数を差し引いた
前記乗算データの上位側のビットを加えて前記希望周波
数に対応する前記第一のビット数の正弦波データを出力
することを特徴とする正弦波発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5018307A JP3012420B2 (ja) | 1993-02-05 | 1993-02-05 | 正弦波発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5018307A JP3012420B2 (ja) | 1993-02-05 | 1993-02-05 | 正弦波発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06232634A JPH06232634A (ja) | 1994-08-19 |
JP3012420B2 true JP3012420B2 (ja) | 2000-02-21 |
Family
ID=11967963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5018307A Expired - Lifetime JP3012420B2 (ja) | 1993-02-05 | 1993-02-05 | 正弦波発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3012420B2 (ja) |
-
1993
- 1993-02-05 JP JP5018307A patent/JP3012420B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06232634A (ja) | 1994-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7940097B2 (en) | All digital phase locked loop circuit | |
JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
US9520886B2 (en) | Methods and devices for error correction of a signal using delta sigma modulation | |
JP2980267B2 (ja) | 位相比較回路およびこれを用いた位相同期発振回路 | |
US6507247B2 (en) | Circuit and method for generating a variable frequency clock signal | |
US20070152720A1 (en) | Clock divider | |
JP3012420B2 (ja) | 正弦波発生回路 | |
US6822488B1 (en) | Frequency synthesizer | |
JPH0376494B2 (ja) | ||
WO2023070405A1 (zh) | 随机数生成器及随机数生成方法 | |
US7425851B2 (en) | Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion | |
JP6886700B2 (ja) | 乱数生成回路 | |
JP3536426B2 (ja) | 波形発生器 | |
JP2939559B2 (ja) | デジタル温度補償発振器の初期化方法 | |
US6681235B2 (en) | Frequency synthesizer and Gaussian noise generator using the same | |
KR20200085790A (ko) | 주파수 고정 루프, 전자 디바이스, 및 주파수 생성 방법 | |
JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
JP3226884B2 (ja) | 周期関数生成回路 | |
JP3053008B2 (ja) | 信号生成方法および装置、電圧生成方法および装置 | |
JP2705936B2 (ja) | 電話機のdtmf信号発生装置 | |
KR100296139B1 (ko) | 디지털오실레이터 | |
JP3578943B2 (ja) | 遅延発生器ならびにその遅延発生器を用いた周波数シンセサイザおよび逓倍器 | |
JP2584991B2 (ja) | デジタル制御温度補償型水晶発振器 | |
JPH114160A (ja) | クロック分周回路 | |
Sodagar et al. | Second-order parabolic approximation: a new mathematical approximation dedicated to rom-less ddfss |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |