JP3012420B2 - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JP3012420B2 JP3012420B2 JP5018307A JP1830793A JP3012420B2 JP 3012420 B2 JP3012420 B2 JP 3012420B2 JP 5018307 A JP5018307 A JP 5018307A JP 1830793 A JP1830793 A JP 1830793A JP 3012420 B2 JP3012420 B2 JP 3012420B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- sine wave
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は正弦波発生回路に関し、
特に半導体集積回路に内蔵されディジタル信号処理によ
り正弦波を発生する正弦波発生回路に関する。
特に半導体集積回路に内蔵されディジタル信号処理によ
り正弦波を発生する正弦波発生回路に関する。
【０００２】
【従来の技術】従来のこの種の正弦波発生回路は図４に
示すようにクロックＣＫを２j 分周しｊビットのアドレ
スＡを供給する分周回路５と、アドレスＡに応答してを
ｋビットのディジタルデータｋを出力するＲＯＭ７とを
備える。
示すようにクロックＣＫを２j 分周しｊビットのアドレ
スＡを供給する分周回路５と、アドレスＡに応答してを
ｋビットのディジタルデータｋを出力するＲＯＭ７とを
備える。
【０００３】図４において、クロック入力端子ＴＣから
入力されるクロックＣＫの周期をＴとすると、分周回路
５からはｊビットの２進値がＴに同期して出力され、Ｒ
ＯＭ７のアドレスＡとして供給される。ＲＯＭのデータ
７のデータＹとアドレスＡとの関係を（１）式に示す。
入力されるクロックＣＫの周期をＴとすると、分周回路
５からはｊビットの２進値がＴに同期して出力され、Ｒ
ＯＭ７のアドレスＡとして供給される。ＲＯＭのデータ
７のデータＹとアドレスＡとの関係を（１）式に示す。
【０００４】 Ｙ＝ｓｉｎ（２・π・Ａ／２j ）……（１） データＫはｋビットに量子化されているため、ＲＯＭ７
の記憶容量は２j ワード×ｋビットとなる。
の記憶容量は２j ワード×ｋビットとなる。
【０００５】周期Ｔで標本化された任意の時刻ｔにおけ
るＲＯＭ７のアドレスＡは（２）式で示される。
るＲＯＭ７のアドレスＡは（２）式で示される。
【０００６】Ａ＝ｍｏｄ２j ［ｔ／Ｔ］……（２） （２）式においてｔ／Ｔは整数であるため、アドレスＡ
は０から２j −１の範囲で連続的に変化する。したがっ
て、出力端子Ｔ０からは連続した正弦波データＹが得ら
れることになる。正弦波データＹの周波数を変化させる
場合は、（２）式におけるＴ、すなわちクロックＣＫの
周期Ｔを任意の値に設定することで実現可能となる。
は０から２j −１の範囲で連続的に変化する。したがっ
て、出力端子Ｔ０からは連続した正弦波データＹが得ら
れることになる。正弦波データＹの周波数を変化させる
場合は、（２）式におけるＴ、すなわちクロックＣＫの
周期Ｔを任意の値に設定することで実現可能となる。
【０００７】次に、第二の従来の例とし、クロックＣＫ
の周期Ｔを固定した条件で出力正弦波データＹの周波数
を変化させる方法を図５に示す。図５において、分周回
路４は、ｍビット２進値Ｍにより分周比Ｍが設定され、
クロックＣＫをＭ分周したＭ分周クロックＣＫＭを分周
回路５に供給する。分周回路５以降は図４と同一の回路
構成である。分周回路４からは、クロックＣＫの周期Ｔ
に対しＭ×Ｔクロックに一回Ｍ分周クロックＣＫＭが出
力される。従って分周回路５の出力は（３）式で定義さ
れる。
の周期Ｔを固定した条件で出力正弦波データＹの周波数
を変化させる方法を図５に示す。図５において、分周回
路４は、ｍビット２進値Ｍにより分周比Ｍが設定され、
クロックＣＫをＭ分周したＭ分周クロックＣＫＭを分周
回路５に供給する。分周回路５以降は図４と同一の回路
構成である。分周回路４からは、クロックＣＫの周期Ｔ
に対しＭ×Ｔクロックに一回Ｍ分周クロックＣＫＭが出
力される。従って分周回路５の出力は（３）式で定義さ
れる。
【０００８】 Ａ＝ｍｏｄ２j ［ｔ／（Ｍ・Ｔ）］……（３） （３）式は（２）式に１／Ｍを乗じたものと等価であ
り、ＲＯＭ７の内容は（１）式で示されるものと同一で
あるため、出力端子Ｔ０からは、図４の正弦波データＹ
に対してＭ倍の周期の正弦波データＹＭが得られる。２
進値Ｍは入力端子ＴＭを介して設定されるため、クロッ
クＣＫの周期Ｔを変えずに出力の正弦波データＹＭの周
期が変化可能となる。
り、ＲＯＭ７の内容は（１）式で示されるものと同一で
あるため、出力端子Ｔ０からは、図４の正弦波データＹ
に対してＭ倍の周期の正弦波データＹＭが得られる。２
進値Ｍは入力端子ＴＭを介して設定されるため、クロッ
クＣＫの周期Ｔを変えずに出力の正弦波データＹＭの周
期が変化可能となる。
【０００９】図６は、第三の従来の例を示す回路のブロ
ック図であり、図４におけるＲＯＭ７のワード容量を１
／２に低減する手法を含むものである。すなわち、図４
と同様の分周回路５と、分周回路５の出力データＡの下
位側ｊ−１ビットをアドレスＢとして入力してｋ−１ビ
ットのデータＫＢを出力するＲＯＭ９と、一方の入力が
データＡの最上位ビットＡ１に共通接続され他方の入力
がデータＫＢのそれぞれのビットに接続されたｋ−１個
のＥＸＯＲ回路１０と、ＥＸＯＲ回路１０の出力と最上
位ビットＡ１とが接続されｋビットこの正弦波データＹ
を出力する出力端子Ｔ０とを備える。
ック図であり、図４におけるＲＯＭ７のワード容量を１
／２に低減する手法を含むものである。すなわち、図４
と同様の分周回路５と、分周回路５の出力データＡの下
位側ｊ−１ビットをアドレスＢとして入力してｋ−１ビ
ットのデータＫＢを出力するＲＯＭ９と、一方の入力が
データＡの最上位ビットＡ１に共通接続され他方の入力
がデータＫＢのそれぞれのビットに接続されたｋ−１個
のＥＸＯＲ回路１０と、ＥＸＯＲ回路１０の出力と最上
位ビットＡ１とが接続されｋビットこの正弦波データＹ
を出力する出力端子Ｔ０とを備える。
【００１０】ＲＯＭ９には（１）式で示されたアドレス
Ａが０から２j-1 −１の範囲、即ち２πＡ／２j が０〜
πラジアンのデータが書き込まれており、データＡの最
上位ビットＡ１とＥＸＯＲ回路１０とを用いてＲＯＭ９
の読出しデータＫＢを補正する。この補正方法は正弦波
が奇関数であることを利用し、データＡが“０”、すな
わち２πＡ／２j が０ラジアンの時はデータＫＢをその
まま正弦波データＹの下位側ｋ−１ビットに出力し、デ
ータＡが“１”、すなわち２πＡ／２j がπ〜π／２ラ
ジアンの時はデータＫＢを反転して出力する。最上位ビ
ットＡ１は正弦波出力の符号ビットに該当するため、正
弦波データＹの最上位ビットとしてそのまま使用するこ
とができ、図４の同等の機能が得られる。
Ａが０から２j-1 −１の範囲、即ち２πＡ／２j が０〜
πラジアンのデータが書き込まれており、データＡの最
上位ビットＡ１とＥＸＯＲ回路１０とを用いてＲＯＭ９
の読出しデータＫＢを補正する。この補正方法は正弦波
が奇関数であることを利用し、データＡが“０”、すな
わち２πＡ／２j が０ラジアンの時はデータＫＢをその
まま正弦波データＹの下位側ｋ−１ビットに出力し、デ
ータＡが“１”、すなわち２πＡ／２j がπ〜π／２ラ
ジアンの時はデータＫＢを反転して出力する。最上位ビ
ットＡ１は正弦波出力の符号ビットに該当するため、正
弦波データＹの最上位ビットとしてそのまま使用するこ
とができ、図４の同等の機能が得られる。
【００１１】図７は、従来の第四の例を示す回路のブロ
ック図であり、図４におけるＲＯＭ７のワード容量を１
／４に低減する手法を含むものである。第三の従来の例
との相違点は、分周回路５の出力データＡの下位側ｊ−
２ビットのデータＣをデータ入力として分周回路５の出
力データＡの第ｊ−１ビット目により制御されｊ−２ビ
ットの補数Ｄを生成する補数生成回路１３ＲＯＭ９の代
りに補数Ｄをアドレス入力と（ｋ−１ビットのデータＫ
Ｂを出力）するＲＯＭ１４とを備えることである。
ック図であり、図４におけるＲＯＭ７のワード容量を１
／４に低減する手法を含むものである。第三の従来の例
との相違点は、分周回路５の出力データＡの下位側ｊ−
２ビットのデータＣをデータ入力として分周回路５の出
力データＡの第ｊ−１ビット目により制御されｊ−２ビ
ットの補数Ｄを生成する補数生成回路１３ＲＯＭ９の代
りに補数Ｄをアドレス入力と（ｋ−１ビットのデータＫ
Ｂを出力）するＲＯＭ１４とを備えることである。
【００１２】ＲＯＭ１４には、（１）式におけるアドレ
スＡが“０”から“２j-2 −１”の範囲、すなわち２π
Ａ／２j が０〜π／２ラジアンのデータが書き込まれて
おり、補数生成回路１３にてＲＯＭ１４へ供給するアド
レスＡを補正し、最上位ビットＡ１とＥＸＯＲ回路１０
とを用いてＲＯＭ１４の読出しデータＫＢを補正する。
スＡが“０”から“２j-2 −１”の範囲、すなわち２π
Ａ／２j が０〜π／２ラジアンのデータが書き込まれて
おり、補数生成回路１３にてＲＯＭ１４へ供給するアド
レスＡを補正し、最上位ビットＡ１とＥＸＯＲ回路１０
とを用いてＲＯＭ１４の読出しデータＫＢを補正する。
【００１３】上記アドレスの補正は正弦波関数の角速度
をωとした時、が０〜πラジアンの範囲で（４）式が成
立する事を利用する。
をωとした時、が０〜πラジアンの範囲で（４）式が成
立する事を利用する。
【００１４】ｓｉｎω＝ｓｉｎ（π−ω）……（４） （１）式における角速度ωがπ／２〜πからラジアンπ
ラジアン、すなわちデータＡの第（ｊ−１）ビット目が
論理値“１”の時に補数生成回路１３でデータＣに対す
る補数（信号をＸとした時の１−Ｘ）を生成し、（４）
式におけるπ−ωを実現する。データＫＢは図６と同様
の補正を行い図４と同等の機能を得る。
ラジアン、すなわちデータＡの第（ｊ−１）ビット目が
論理値“１”の時に補数生成回路１３でデータＣに対す
る補数（信号をＸとした時の１−Ｘ）を生成し、（４）
式におけるπ−ωを実現する。データＫＢは図６と同様
の補正を行い図４と同等の機能を得る。
【００１５】
【発明が解決しようとする課題】上述した従来の正弦波
発生回路は、出力の正弦波周波数を連続して変化させる
場合には、クロック周波数を連続に変化させるため、所
定のステップ値以内で発振周波数が異なる複数個のクロ
ック発生回路を準備するかアナログ方式の可変周波数発
振器を用いる必要があり、前者の場合には回路規模が大
きくなり、また、後者の場合には、内部素子や外部素子
のばらつきに対する調整が必要なため無調整で安定動作
する回路が実現困難であるいう欠点があった。
発生回路は、出力の正弦波周波数を連続して変化させる
場合には、クロック周波数を連続に変化させるため、所
定のステップ値以内で発振周波数が異なる複数個のクロ
ック発生回路を準備するかアナログ方式の可変周波数発
振器を用いる必要があり、前者の場合には回路規模が大
きくなり、また、後者の場合には、内部素子や外部素子
のばらつきに対する調整が必要なため無調整で安定動作
する回路が実現困難であるいう欠点があった。
【００１６】
【課題を解決するための手段】本発明の正弦波発生回路
は、ディジタル信号処理により連続的に可変できる希望
周波数の正弦波信号を発生する正弦波発生回路におい
て、予め定めた周期のクロックを分周比指定データが指
定する第一の分周比で分周し第一の分周データを供給す
る第一の分周回路と、前記第一の分周データの供給を受
け予め定めた２のべき乗で分周し第二の分周データを供
給する第二の分周回路と、前記第二の分周データと外部
からの係数データとを乗算し第一のビット数の乗算デー
タを供給する乗算回路と、前記乗算データの下位側の予
め設定した第二のビット数から成る２進値をアドレスと
して前記希望周波数に対応する前記第一のビット数の正
弦波データを格納するＲＯＭとを備えて構成されてい
る。
は、ディジタル信号処理により連続的に可変できる希望
周波数の正弦波信号を発生する正弦波発生回路におい
て、予め定めた周期のクロックを分周比指定データが指
定する第一の分周比で分周し第一の分周データを供給す
る第一の分周回路と、前記第一の分周データの供給を受
け予め定めた２のべき乗で分周し第二の分周データを供
給する第二の分周回路と、前記第二の分周データと外部
からの係数データとを乗算し第一のビット数の乗算デー
タを供給する乗算回路と、前記乗算データの下位側の予
め設定した第二のビット数から成る２進値をアドレスと
して前記希望周波数に対応する前記第一のビット数の正
弦波データを格納するＲＯＭとを備えて構成されてい
る。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】図１は本発明の正弦波発生回路の第一の実
施例を示すブロック図である。
施例を示すブロック図である。
【００１９】本実施例の正弦波発生回路は、図１に示す
ように、従来と同様の分周回路４および５と、ＲＯＭ７
とに加えて、分周回路５の出力データＡとｎビットの２
進値Ｎとを乗算した乗算結果の下位ｊビットから成るア
ドレスＮＡを供給する乗算器１を備える。
ように、従来と同様の分周回路４および５と、ＲＯＭ７
とに加えて、分周回路５の出力データＡとｎビットの２
進値Ｎとを乗算した乗算結果の下位ｊビットから成るア
ドレスＮＡを供給する乗算器１を備える。
【００２０】次に、本実施例の動作について説明する。
【００２１】図１を参照すると第２の従来例と同様に分
周回路４は２進値Ｍにより分周比Ｍが設定され、クロッ
クＣＫをＭ分周してクロックＣＫの周期Ｔに対しＭ×Ｔ
クロックに一回のデータＣＫＭを分周回路５に供給す
る。したがってクロック周期Ｔで標本化された任意の時
刻ｔにおける分周回路５の出力データＡは３式で定義さ
れる。このデータＡと入力端子ＴＮからの２進値Ｎとの
乗算器６による乗算結果の下位ｊビットで与えられるア
ドレスＮＡは２j でリミットがかかり（５）式で定義さ
れる。
周回路４は２進値Ｍにより分周比Ｍが設定され、クロッ
クＣＫをＭ分周してクロックＣＫの周期Ｔに対しＭ×Ｔ
クロックに一回のデータＣＫＭを分周回路５に供給す
る。したがってクロック周期Ｔで標本化された任意の時
刻ｔにおける分周回路５の出力データＡは３式で定義さ
れる。このデータＡと入力端子ＴＮからの２進値Ｎとの
乗算器６による乗算結果の下位ｊビットで与えられるア
ドレスＮＡは２j でリミットがかかり（５）式で定義さ
れる。
【００２２】 Ａ＝ｍｏｄ２j ｛［ｍｏｄ２j （Ｎ・ｔ）］／（Ｍ・Ｔ）｝ ＝ｍｏｄ２j ［（Ｎ・ｔ）／（Ｍ・Ｔ）］……（５） ＲＯＭ７からの読出データＫとアドレスＮＡとの関係は
（１）式で示されるものと同一であるため、出力端子８
からの出力である正弦波データＹは（６）式で示され
る。
（１）式で示されるものと同一であるため、出力端子８
からの出力である正弦波データＹは（６）式で示され
る。
【００２３】 Ｙ＝ｓｉｎ｛２・π・ｍｏｄ２j ［（Ｎ／Ｍ）・（ｔ／Ｔ）］／２j ｝ ＝ｓｉｎ｛２・π・（Ｎ／Ｍ）・（ｔ／Ｔ）／２j ｝……（６） （６）式におけるＮ／Ｍは外部入力端子より設定可能で
あるため、出力の正弦波周波数を任意に設定することが
可能となる。
あるため、出力の正弦波周波数を任意に設定することが
可能となる。
【００２４】次に、本発明の第二の実施例について説明
する。図２は本発明の正弦波発生回路の第二の実施例を
示すブロック図である。
する。図２は本発明の正弦波発生回路の第二の実施例を
示すブロック図である。
【００２５】本実施例の前述の第一の実施例に対する相
違点は、ＲＯＭ７の代りに図６に示す第三の従来例と同
様のＲＯＭ９と、ＥＸＯＲ回路１０と、乗算器１の代り
にデータＡの下位ｊ−１ビットのデータＢと２進値Ｎと
を乗算した乗算結果の下位ｊ−１ビットから成るアドレ
スＮＢを供給する乗算器２を備えることである。
違点は、ＲＯＭ７の代りに図６に示す第三の従来例と同
様のＲＯＭ９と、ＥＸＯＲ回路１０と、乗算器１の代り
にデータＡの下位ｊ−１ビットのデータＢと２進値Ｎと
を乗算した乗算結果の下位ｊ−１ビットから成るアドレ
スＮＢを供給する乗算器２を備えることである。
【００２６】本実施例の回路のＲＯＭ９以降の処理は図
６の第三の従来例と同様であり、ＲＯＭ９の容量を第一
の実施例のＲＯＭ７の容量の１／２に低減できる。
６の第三の従来例と同様であり、ＲＯＭ９の容量を第一
の実施例のＲＯＭ７の容量の１／２に低減できる。
【００２７】次に、本発明の第三の実施例について説明
する。図３は本発明の正弦波発生回路の第三の実施例を
示すブロック図である。
する。図３は本発明の正弦波発生回路の第三の実施例を
示すブロック図である。
【００２８】本実施例の前述の第二の実施例に対する相
違点は、ＲＯＭ９の代りに図７に示す第四の従来例と同
様のＲＯＭ１４と、補数生成回路１３と、乗算器２の代
りにデータＡの下位ｊ−２ビットのデータＣと２進値Ｎ
とを乗算した乗算結果の下位ｊ−２ビットから成るアド
レスＮＣを供給する乗算器３を備えることである。
違点は、ＲＯＭ９の代りに図７に示す第四の従来例と同
様のＲＯＭ１４と、補数生成回路１３と、乗算器２の代
りにデータＡの下位ｊ−２ビットのデータＣと２進値Ｎ
とを乗算した乗算結果の下位ｊ−２ビットから成るアド
レスＮＣを供給する乗算器３を備えることである。
【００２９】本実施例の回路の補数生成回路１３以降の
処理は図７の第四の従来例と同様であり、ＲＯＭ９の容
量を第一の実施例のＲＯＭ７の容量の１／４に低減でき
る。
処理は図７の第四の従来例と同様であり、ＲＯＭ９の容
量を第一の実施例のＲＯＭ７の容量の１／４に低減でき
る。
【００３０】
【発明の効果】以上説明したように、本発明の正弦波発
生回路は、分周データと外部からの係数データとを乗算
する乗算回路を備えるので、外部から上記分周データを
指定する分周比データと上記係数データとを設定するこ
とにより、周波数がこれら分周比データと係数データと
で決まる連続可変周波数の正弦波を供給できるという効
果がある。
生回路は、分周データと外部からの係数データとを乗算
する乗算回路を備えるので、外部から上記分周データを
指定する分周比データと上記係数データとを設定するこ
とにより、周波数がこれら分周比データと係数データと
で決まる連続可変周波数の正弦波を供給できるという効
果がある。
【００３１】また、乗算結果の下位ビットのみ使用のた
め規模が小さい乗算器以外は複数個のクロック発生回路
やアナログ方式の可変周波数発振器は不要となり、無調
整で安定動作する回路が容易に実現できるという効果が
ある。
め規模が小さい乗算器以外は複数個のクロック発生回路
やアナログ方式の可変周波数発振器は不要となり、無調
整で安定動作する回路が容易に実現できるという効果が
ある。
【図１】本発明の正弦波発生回路の第一の実施例を示す
ブロック図である。
ブロック図である。
【図２】本発明の正弦波発生回路の第二の実施例を示す
ブロック図である。
ブロック図である。
【図３】本発明の正弦波発生回路の第三の実施例を示す
ブロック図である。
ブロック図である。
【図４】従来の正弦波発生回路の第一の例を示すブロッ
ク図である。
ク図である。
【図５】従来の正弦波発生回路の第二の例を示すブロッ
ク図である。
ク図である。
【図６】従来の正弦波発生回路の第三の例を示すブロッ
ク図である。
ク図である。
【図７】従来の正弦波発生回路の第四の例を示すブロッ
ク図である。
ク図である。
１〜３ 乗算器 ４，５ 分周回路 ７，９，１４ ＲＯＭ １０ ＥＸＯＲ回路 １３ 補数生成回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 28/00
Claims (2)
- 【請求項１】 ディジタル信号処理により連続的に可変
できる希望周波数の正弦波信号を発生する正弦波発生回
路において、 予め定めた周期のクロックを分周比指定データが指定す
る第一の分周比で分周し第一の分周データを供給する第
一の分周回路と、 前記第一の分周データの供給を受け予め定めた２のべき
乗で分周し第二の分周データを供給する第二の分周回路
と、 前記第二の分周データと外部からの係数データとを乗算
し第一のビット数の乗算データを供給する乗算回路と、 前記乗算データの下位側の予め設定した第二のビット数
から成る２進値をアドレスとして前記希望周波数に対応
する前記第一のビット数の正弦波データを格納するＲＯ
Ｍとを備えることを特徴とする正弦波発生回路。 - 【請求項２】 ディジタル信号処理により連続的に可変
できる希望周波数の正弦波信号を発生する正弦波発生回
路において、 予め定めた周期のクロックを分周比指定データが指定す
る第一の分周比で分周し第一の分周データを供給する第
一の分周回路と、 前記第一の分周データの供給を受け予め定めた２のべき
乗で分周し第二の分周データを供給する第二の分周回路
と、 前記第二の分周データと外部からの係数データとを乗算
し第一のビット数の乗算データを供給する乗算回路と、 前記乗算データの下位側の予め設定した第二のビット数
の２進値をアドレスとして前記乗算データの下位側の第
三のビット数のデータを格納するＲＯＭと、 前記ＲＯＭから読み出される前記第三のビット数の デー
タの各々のビットの値と前記乗算データの下位側から数
えて前記第三のビット数目の１ビット上位のビットの値
との排他的論理和演算を行い前記第三のビット数と同一
数個の排他的論理和回路とを備え、前記排他的論理和回
路が出力する前記第三のビット数のデータの上位側に前
記第一のビット数から前記第三のビット数を差し引いた
前記乗算データの上位側のビットを加えて前記希望周波
数に対応する前記第一のビット数の正弦波データを出力
することを特徴とする正弦波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018307A JP3012420B2 (ja) | 1993-02-05 | 1993-02-05 | 正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018307A JP3012420B2 (ja) | 1993-02-05 | 1993-02-05 | 正弦波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232634A JPH06232634A (ja) | 1994-08-19 |
| JP3012420B2 true JP3012420B2 (ja) | 2000-02-21 |
Family
ID=11967963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5018307A Expired - Lifetime JP3012420B2 (ja) | 1993-02-05 | 1993-02-05 | 正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012420B2 (ja) |
-
1993
- 1993-02-05 JP JP5018307A patent/JP3012420B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232634A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7940097B2 (en) | All digital phase locked loop circuit | |
| JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
| US9520886B2 (en) | Methods and devices for error correction of a signal using delta sigma modulation | |
| JP2980267B2 (ja) | 位相比較回路およびこれを用いた位相同期発振回路 | |
| US6507247B2 (en) | Circuit and method for generating a variable frequency clock signal | |
| US20070152720A1 (en) | Clock divider | |
| JP3012420B2 (ja) | 正弦波発生回路 | |
| US6822488B1 (en) | Frequency synthesizer | |
| JPH0376494B2 (ja) | ||
| WO2023070405A1 (zh) | 随机数生成器及随机数生成方法 | |
| US7425851B2 (en) | Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion | |
| JP6886700B2 (ja) | 乱数生成回路 | |
| JP3536426B2 (ja) | 波形発生器 | |
| JP2939559B2 (ja) | デジタル温度補償発振器の初期化方法 | |
| US6681235B2 (en) | Frequency synthesizer and Gaussian noise generator using the same | |
| KR20200085790A (ko) | 주파수 고정 루프, 전자 디바이스, 및 주파수 생성 방법 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JP3226884B2 (ja) | 周期関数生成回路 | |
| JP3053008B2 (ja) | 信号生成方法および装置、電圧生成方法および装置 | |
| JP2705936B2 (ja) | 電話機のｄｔｍｆ信号発生装置 | |
| KR100296139B1 (ko) | 디지털오실레이터 | |
| JP3578943B2 (ja) | 遅延発生器ならびにその遅延発生器を用いた周波数シンセサイザおよび逓倍器 | |
| JP2584991B2 (ja) | デジタル制御温度補償型水晶発振器 | |
| JPH114160A (ja) | クロック分周回路 | |
| Sodagar et al. | Second-order parabolic approximation: a new mathematical approximation dedicated to rom-less ddfss |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |