JP2703880B2 - フォーマット変換機能付き時間スイッチ - Google Patents
フォーマット変換機能付き時間スイッチInfo
- Publication number
- JP2703880B2 JP2703880B2 JP7131684A JP7131684A JP2703880B2 JP 2703880 B2 JP2703880 B2 JP 2703880B2 JP 7131684 A JP7131684 A JP 7131684A JP 7131684 A JP7131684 A JP 7131684A JP 2703880 B2 JP2703880 B2 JP 2703880B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- frame
- memory
- time switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はフォーマット変換機能付き時間スイッチに関
し、特に時分割多元接続（Time Division Multiple Acc
ess−以下TDMAと記す）のフォーマット変換機能を有す
るフォーマット変換機能付き時間スイッチに関する。 〔従来技術と問題点〕 従来、TDMA方式を使用した衛星通信用交換機などでは
TDMA伸長バッファを設けてTDMAのフォーマット変換を行
う方法が採られており、通話路メモリ（時間スイッチメ
モリ）とは別装置が必要になるという欠点があった。 第４図（ａ），（ｂ），（ｃ）は従来の技術における
入力TDMAフレーム,TDMA伸長バッファによるフォーマッ
ト変換後のフレーム，フォーマット変換後時間スイッチ
によるタイムスロット入替え後のフレームのフレーム形
式の一例を示す図である。 第４図（ａ）は後述する第２図（ａ）に示した入力TD
MAフレームと同じであり、これをTDMA伸長バッファによ
ってフォーマット変換すると第４図（ｂ）に示すフレー
ム形式となる。さらにその後、時間スイッチによってタ
イムスロットの入替えを行って第４図（ｃ）に示すフレ
ームを得ている。なお第４図（ｃ）は後述する第２図
（ｂ）と同様のフレーム形式であるが、出力チャネル1,
a等のタイムスロット上での場所が異なっている。 〔発明の目的〕 本発明の目的は、制御メモリ出力にカウンタからのフ
レーム番号を加算して所要の読出しアドレスを発生する
ことにより上記欠点を除去し、通話路メモリをTDMAのフ
ォーマット変換と共用できるようにしたフォーマット変
換機能付き時間スイッチを提供することにある。 〔発明の概要〕 本発明によるフォーマット変換機能付き時間スイッチ
は、１チャネルｍバイト分を単位としこれをｎチャネル
連続させて１時分割多元接続フレームを構成する信号入
力と、１チャネル１バイト分を単位としこれをｎチャネ
ル連続させて１フレームを構成する信号出力とに対し、
前記の１フレーム相当の時間のｍ倍の時間をもつ１時分
割多元接続フレームごとに交互に書込みと読出しとを行
う２面の通話路メモリから構成される時間スイッチメモ
リと;1バイトの信号入力ごとに前記の時間スイッチメモ
リへシーケンシャル書込みアドレスを１ずつ加算して出
力する１時分割多元接続フレーム周期の第１のカウンタ
と;1時分割多元接続フレームにおける読出し時の信号出
力のフレーム番号の１からｍを１フレームごとに１ずつ
加算して発生する第２のカウンタと；前記の時間スイッ
チメモリに対する読出しチャネル番号の０からｎ−１を
発生する制御メモリと；前記の制御メモリが出力する読
出しチャネル番号のｍ倍と前記の第２のカウンタが出力
するフレーム番号とを加算して前記の時間スイッチメモ
リの読出しアドレスとして出力する加算回路とを備える
ことを特徴とする。 〔発明の実施例〕 次に図面を参照して本発明について説明する。 第１図は本発明のフォーマット変換機能付き時間スイ
ッチの一実施例を示すブロック図、第２図（ａ），
（ｂ）はそれぞれ第１図における入力，出力フレームの
一例を示すタイムチャートである。第１図において、時
間スイッチメモリT1を形成する２面の通話路メモリMA1
a,MB1bへは1TDMAフレーム（例えば3ms）ごとに交互に書
込みと読出しが行われる。ある3msTDMAフレームにおい
ては、例えば前記通話路メモリMA1aではカウンタCTo2
（第１のカウンタ）が発生するシーケンシャル書込みア
ドレスAwに入力情報の書込みが行われ、前記通話路メモ
リMB1bからは加算回路ADD5が発生する読出しアドレス
（以下物理アドレスAP）の内容が読み出される。但し時
間スイッチメモリの出力は例えば125マイクロ秒のフレ
ーム構成とする。前記加算回路ADD5はカウンタCT13（第
２カウンタ）が発生する前記1TDMAフレームにおける125
マイクロ秒（以下125μｓ）フレーム番号FNと制御メモ
リCM4が発生する読出しチャネル番号（以下論理アドレ
スAL）を加算して前記物理アドレスAPを出力する。ここ
で24バイト−１バーストの場合を例にとれば、前記物理
アドレスAP＝前記論理アドレスAL×24＋Ｋ（但しＫ＝FN
＝１〜24と変化する値）で示される加算が行われ前記通
話路メモリMA1a,MB1bに読出しアドレスを指示する（ラ
ンダム読出し）。 本実施例のフォーマット変換機能付き時間スイッチ
は、時間スイッチメモリT1に書き込まれた入力のTDMAフ
レーム（第２図（ａ）に図示）のなかの各バイトを読み
出すときの読出しの順序を変えることにより時間スイッ
チとして機能する。つまり、ある読出し時刻に上記入力
のTDMAフレームのどの24バイトの組から１バイトを読み
出すかを決めることにより時間スイッチとして働く。第
２図（ａ），（ｂ）は1TDMAフレーム（3ms）,32バース
ト−TDMAフレーム,24バイト−１バーストの場合を示
す。すなわち入力の3msTDMAフレームは32バーストB1,
B2,〜B32から成り、出力の125μｓフレームはそれぞれ
i,jを含む32チャネルで構成される。前記各125μｓフレ
ームの例えばチャネルｉには前記バーストB1のバイト
“1,23,〜”が順次配置され、チャネルｊには前記バー
ストB2のバイト“a,b,c,〜”が順次配置される。 次に、物理アドレスAPの算出法等について説明する。 上記シーケンシャル書込みアドレスAWは、第２図
（ａ）に示すように１チャネルのタイムスロット１が
１、１チャネルのタイムスロット２が22、以下同様にタ
イムスロットが１つずつ増えて１チャネルではタイムス
ロット24が24という順に、また２チャネルのタイムスロ
ット１が25、２チャネルのタイムスロット２が26、以下
同様にタイムスロットが１ずつ増えて２チャネルではタ
イムスロット24が48という順に、さらに同様に３チャネ
ルのタイムスロット１が49から順に１ずつ増え、32チャ
ネルのタイムスロット24が768まで、一連の順に付与さ
れている。つまり、シーケンシャル書込みアドレスA
Wは、出力側の125μｓの繰返しごとに１ずつ加算され
て、読出し番地の算出に使用される。 これに対して読出し時にカウンタCT13が発生するフレ
ーム番号FNは第２図（ｂ）に示すように、第１番目の32
チャネル（125μｓ）がFN＝１、第２番目の32チャネル
がFN＝２、以下同様に第24番目の32チャネルがFN＝24で
あり、制御メモリCM4は読出しチャネル番号AL＝0,〜31
を発生する。従って時間スイッチメモリT1は入力が32チ
ャネル，出力が32チャネルのスイッチに相当する。 上記24バイト−１バーストの場合の例では、AP＝AL×
24＋Ｋ（但しＫ＝FN−１＝０から23と変化する値）とし
て計算される。すなわちAL＝１の場合はAP＝25,26,27,
〜48の24個が算出される。 第２図（ｂ）において出力チャネルｊに入力チャネル
ｉをつなぐには、AP＝ｉ×24＋FN（但し、FNは１から24
までの整数で１フレームごとに加算され、24の次に１に
戻る）からデータを出力チャネルｊの時刻に読み出す。 次に第３図は第１図における通話路メモリのメモリマ
ップの一例を示す。同図において、通話路メモリはチャ
ネルCHO,〜CH31の32チャネル分のメモリ量をもち、該チ
ャネルCHO,〜CH31はそれぞれ“1,2,3,〜24"の24バイト
で形成される。 以上の説明は3msTDMAフレーム,32バースト−1TDMAフ
レーム,24バイト−１バーストの場合について行った
が、これらの数値を任意に定めても同様である。 〔発明の効果〕 以上の説明により明らかなように本発明のフォーマッ
ト変換機能付き時間スイッチによれば、TDMAのフォーマ
ット変換機能を時間スイッチメモリに持たせ、加算回路
により読出しアドレスを発生するので、TDMAのフォーマ
ットが2nバイト−１バーストでないときも所要の読出し
アドレスが容易に発生できる。従って通話路メモリが空
きなく有効に使用できるので経済効果が生じる。また制
御メモリは従来の時間スイッチ制御メモリと同じ形式で
よいので、TDMAを意識せずに制御側を実現できるという
効果が生じる。
し、特に時分割多元接続（Time Division Multiple Acc
ess−以下TDMAと記す）のフォーマット変換機能を有す
るフォーマット変換機能付き時間スイッチに関する。 〔従来技術と問題点〕 従来、TDMA方式を使用した衛星通信用交換機などでは
TDMA伸長バッファを設けてTDMAのフォーマット変換を行
う方法が採られており、通話路メモリ（時間スイッチメ
モリ）とは別装置が必要になるという欠点があった。 第４図（ａ），（ｂ），（ｃ）は従来の技術における
入力TDMAフレーム,TDMA伸長バッファによるフォーマッ
ト変換後のフレーム，フォーマット変換後時間スイッチ
によるタイムスロット入替え後のフレームのフレーム形
式の一例を示す図である。 第４図（ａ）は後述する第２図（ａ）に示した入力TD
MAフレームと同じであり、これをTDMA伸長バッファによ
ってフォーマット変換すると第４図（ｂ）に示すフレー
ム形式となる。さらにその後、時間スイッチによってタ
イムスロットの入替えを行って第４図（ｃ）に示すフレ
ームを得ている。なお第４図（ｃ）は後述する第２図
（ｂ）と同様のフレーム形式であるが、出力チャネル1,
a等のタイムスロット上での場所が異なっている。 〔発明の目的〕 本発明の目的は、制御メモリ出力にカウンタからのフ
レーム番号を加算して所要の読出しアドレスを発生する
ことにより上記欠点を除去し、通話路メモリをTDMAのフ
ォーマット変換と共用できるようにしたフォーマット変
換機能付き時間スイッチを提供することにある。 〔発明の概要〕 本発明によるフォーマット変換機能付き時間スイッチ
は、１チャネルｍバイト分を単位としこれをｎチャネル
連続させて１時分割多元接続フレームを構成する信号入
力と、１チャネル１バイト分を単位としこれをｎチャネ
ル連続させて１フレームを構成する信号出力とに対し、
前記の１フレーム相当の時間のｍ倍の時間をもつ１時分
割多元接続フレームごとに交互に書込みと読出しとを行
う２面の通話路メモリから構成される時間スイッチメモ
リと;1バイトの信号入力ごとに前記の時間スイッチメモ
リへシーケンシャル書込みアドレスを１ずつ加算して出
力する１時分割多元接続フレーム周期の第１のカウンタ
と;1時分割多元接続フレームにおける読出し時の信号出
力のフレーム番号の１からｍを１フレームごとに１ずつ
加算して発生する第２のカウンタと；前記の時間スイッ
チメモリに対する読出しチャネル番号の０からｎ−１を
発生する制御メモリと；前記の制御メモリが出力する読
出しチャネル番号のｍ倍と前記の第２のカウンタが出力
するフレーム番号とを加算して前記の時間スイッチメモ
リの読出しアドレスとして出力する加算回路とを備える
ことを特徴とする。 〔発明の実施例〕 次に図面を参照して本発明について説明する。 第１図は本発明のフォーマット変換機能付き時間スイ
ッチの一実施例を示すブロック図、第２図（ａ），
（ｂ）はそれぞれ第１図における入力，出力フレームの
一例を示すタイムチャートである。第１図において、時
間スイッチメモリT1を形成する２面の通話路メモリMA1
a,MB1bへは1TDMAフレーム（例えば3ms）ごとに交互に書
込みと読出しが行われる。ある3msTDMAフレームにおい
ては、例えば前記通話路メモリMA1aではカウンタCTo2
（第１のカウンタ）が発生するシーケンシャル書込みア
ドレスAwに入力情報の書込みが行われ、前記通話路メモ
リMB1bからは加算回路ADD5が発生する読出しアドレス
（以下物理アドレスAP）の内容が読み出される。但し時
間スイッチメモリの出力は例えば125マイクロ秒のフレ
ーム構成とする。前記加算回路ADD5はカウンタCT13（第
２カウンタ）が発生する前記1TDMAフレームにおける125
マイクロ秒（以下125μｓ）フレーム番号FNと制御メモ
リCM4が発生する読出しチャネル番号（以下論理アドレ
スAL）を加算して前記物理アドレスAPを出力する。ここ
で24バイト−１バーストの場合を例にとれば、前記物理
アドレスAP＝前記論理アドレスAL×24＋Ｋ（但しＫ＝FN
＝１〜24と変化する値）で示される加算が行われ前記通
話路メモリMA1a,MB1bに読出しアドレスを指示する（ラ
ンダム読出し）。 本実施例のフォーマット変換機能付き時間スイッチ
は、時間スイッチメモリT1に書き込まれた入力のTDMAフ
レーム（第２図（ａ）に図示）のなかの各バイトを読み
出すときの読出しの順序を変えることにより時間スイッ
チとして機能する。つまり、ある読出し時刻に上記入力
のTDMAフレームのどの24バイトの組から１バイトを読み
出すかを決めることにより時間スイッチとして働く。第
２図（ａ），（ｂ）は1TDMAフレーム（3ms）,32バース
ト−TDMAフレーム,24バイト−１バーストの場合を示
す。すなわち入力の3msTDMAフレームは32バーストB1,
B2,〜B32から成り、出力の125μｓフレームはそれぞれ
i,jを含む32チャネルで構成される。前記各125μｓフレ
ームの例えばチャネルｉには前記バーストB1のバイト
“1,23,〜”が順次配置され、チャネルｊには前記バー
ストB2のバイト“a,b,c,〜”が順次配置される。 次に、物理アドレスAPの算出法等について説明する。 上記シーケンシャル書込みアドレスAWは、第２図
（ａ）に示すように１チャネルのタイムスロット１が
１、１チャネルのタイムスロット２が22、以下同様にタ
イムスロットが１つずつ増えて１チャネルではタイムス
ロット24が24という順に、また２チャネルのタイムスロ
ット１が25、２チャネルのタイムスロット２が26、以下
同様にタイムスロットが１ずつ増えて２チャネルではタ
イムスロット24が48という順に、さらに同様に３チャネ
ルのタイムスロット１が49から順に１ずつ増え、32チャ
ネルのタイムスロット24が768まで、一連の順に付与さ
れている。つまり、シーケンシャル書込みアドレスA
Wは、出力側の125μｓの繰返しごとに１ずつ加算され
て、読出し番地の算出に使用される。 これに対して読出し時にカウンタCT13が発生するフレ
ーム番号FNは第２図（ｂ）に示すように、第１番目の32
チャネル（125μｓ）がFN＝１、第２番目の32チャネル
がFN＝２、以下同様に第24番目の32チャネルがFN＝24で
あり、制御メモリCM4は読出しチャネル番号AL＝0,〜31
を発生する。従って時間スイッチメモリT1は入力が32チ
ャネル，出力が32チャネルのスイッチに相当する。 上記24バイト−１バーストの場合の例では、AP＝AL×
24＋Ｋ（但しＫ＝FN−１＝０から23と変化する値）とし
て計算される。すなわちAL＝１の場合はAP＝25,26,27,
〜48の24個が算出される。 第２図（ｂ）において出力チャネルｊに入力チャネル
ｉをつなぐには、AP＝ｉ×24＋FN（但し、FNは１から24
までの整数で１フレームごとに加算され、24の次に１に
戻る）からデータを出力チャネルｊの時刻に読み出す。 次に第３図は第１図における通話路メモリのメモリマ
ップの一例を示す。同図において、通話路メモリはチャ
ネルCHO,〜CH31の32チャネル分のメモリ量をもち、該チ
ャネルCHO,〜CH31はそれぞれ“1,2,3,〜24"の24バイト
で形成される。 以上の説明は3msTDMAフレーム,32バースト−1TDMAフ
レーム,24バイト−１バーストの場合について行った
が、これらの数値を任意に定めても同様である。 〔発明の効果〕 以上の説明により明らかなように本発明のフォーマッ
ト変換機能付き時間スイッチによれば、TDMAのフォーマ
ット変換機能を時間スイッチメモリに持たせ、加算回路
により読出しアドレスを発生するので、TDMAのフォーマ
ットが2nバイト−１バーストでないときも所要の読出し
アドレスが容易に発生できる。従って通話路メモリが空
きなく有効に使用できるので経済効果が生じる。また制
御メモリは従来の時間スイッチ制御メモリと同じ形式で
よいので、TDMAを意識せずに制御側を実現できるという
効果が生じる。
【図面の簡単な説明】
第１図は本発明のフォーマット変換機能付き時間スイッ
チの一実施例を示すブロック図、第２図（ａ），（ｂ）
はそれぞれ第１図における入力，出力フレームのタイム
チャートおよび第３図は第１図における通話路メモリの
メモリマップである。第４図（ａ），（ｂ），（ｃ）は
従来の技術における入力TDMAフレーム,TDMA伸長バッフ
ァによるフォーマット変換後のフレーム，フォーマット
変換後時間スイッチによるタイムスロット入替え後のフ
レームのフレーム形式の一例を示す図である。 図において、１……時間スイッチメモリＴ、1a,1b……
通話路メモリMA,MB、2,3……カウンタCT0,CT1、４……
制御メモリCM、５……加算回路ADD。
チの一実施例を示すブロック図、第２図（ａ），（ｂ）
はそれぞれ第１図における入力，出力フレームのタイム
チャートおよび第３図は第１図における通話路メモリの
メモリマップである。第４図（ａ），（ｂ），（ｃ）は
従来の技術における入力TDMAフレーム,TDMA伸長バッフ
ァによるフォーマット変換後のフレーム，フォーマット
変換後時間スイッチによるタイムスロット入替え後のフ
レームのフレーム形式の一例を示す図である。 図において、１……時間スイッチメモリＴ、1a,1b……
通話路メモリMA,MB、2,3……カウンタCT0,CT1、４……
制御メモリCM、５……加算回路ADD。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 永井 裕
横須賀市武１丁目2356番地 日本電信電
話公社横須賀電気通信研究所内
(56)参考文献 特開 昭48−26013（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．１チャネルｍバイト分を単位としこれをｎチャネル
連続させて１時分割多元接続フレームを構成する信号入
力と、１チャネル１バイト分を単位としこれをｎチャネ
ル連続させて１フレームを構成する信号出力とに対し、 前記１フレーム相当の時間のｍ倍の時間をもつ１時分割
多元接続フレームごとに交互に書込みと読出しとを行う
２面の通話路メモリから構成される時間スイッチメモリ
と； １バイトの前記信号入力ごとに前記時間スイッチメモリ
へシーケンシャル書込みアドレスを１ずつ加算して出力
する１時分割多元接続フレーム周期の第１のカウンタ
と； 前記１時分割多元接続フレームにおける読出し時の前記
信号出力のフレーム番号１からｍを１フレームごとに１
ずつ加算して発生する第２のカウンタと； 前記時間スイッチメモリに対する読出しチャネル番号０
からｎ−１を発生する制御メモリと； 前記制御メモリ出力の読出しチャネル番号のｍ倍と前記
第２のカウンタ出力のフレーム番号とを加算して前記時
間スイッチメモリの読出しアドレスとして出力する加算
回路とを備えることを特徴とするフォーマット変換機能
付き時間スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131684A JP2703880B2 (ja) | 1984-04-10 | 1984-04-10 | フォーマット変換機能付き時間スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131684A JP2703880B2 (ja) | 1984-04-10 | 1984-04-10 | フォーマット変換機能付き時間スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60214697A JPS60214697A (ja) | 1985-10-26 |
| JP2703880B2 true JP2703880B2 (ja) | 1998-01-26 |
Family
ID=13457063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7131684A Expired - Lifetime JP2703880B2 (ja) | 1984-04-10 | 1984-04-10 | フォーマット変換機能付き時間スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703880B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750898B2 (ja) * | 1988-10-03 | 1995-05-31 | 富士通株式会社 | 時間スイッチ回路 |
-
1984
- 1984-04-10 JP JP7131684A patent/JP2703880B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60214697A (ja) | 1985-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485468A (en) | Control word generation method and source facilities for multirate data time division switching | |
| US3967070A (en) | Memory operation for 3-way communications | |
| KR930022371A (ko) | 다중 포트 메모리 시스템 | |
| JP2703880B2 (ja) | フォーマット変換機能付き時間スイッチ | |
| JP2827978B2 (ja) | インターリーブ装置 | |
| JP2702171B2 (ja) | フレーム変換回路 | |
| JPS6219120B2 (ja) | ||
| JPH0531360B2 (ja) | ||
| JPS61121597A (ja) | 時分割通話路方式及び装置 | |
| JP2690589B2 (ja) | メモリスイッチ監視方式 | |
| JP3062241B2 (ja) | パケット組立装置 | |
| SU980099A1 (ru) | Устройство дл редактировани информации | |
| JP3034548B2 (ja) | 時間スイッチ | |
| JPS5923941A (ja) | デ−タ配列変換回路 | |
| SU987678A1 (ru) | Запоминающее устройство с переменным форматом данных | |
| JP3165985B2 (ja) | フォーマット変換回路 | |
| JP3821682B2 (ja) | データ変換回路 | |
| SU1580380A1 (ru) | Устройство дл сопр жени абонентов | |
| JP2536007B2 (ja) | ル―ティング情報生成方式 | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ | |
| JP2961733B2 (ja) | 画像メモリ装置 | |
| JPH0591113A (ja) | 情報通信装置 | |
| JPS63310298A (ja) | タイムスロット入替え装置 | |
| KR920001858B1 (ko) | 타임 스위치 | |
| JPH0225573B2 (ja) |