JP2701766B2 - 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置 - Google Patents

半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置

Info

Publication number
JP2701766B2
JP2701766B2 JP7031405A JP3140595A JP2701766B2 JP 2701766 B2 JP2701766 B2 JP 2701766B2 JP 7031405 A JP7031405 A JP 7031405A JP 3140595 A JP3140595 A JP 3140595A JP 2701766 B2 JP2701766 B2 JP 2701766B2
Authority
JP
Japan
Prior art keywords
resin
lead frame
cull
runner
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7031405A
Other languages
English (en)
Other versions
JPH08213416A (ja
Inventor
洋一 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7031405A priority Critical patent/JP2701766B2/ja
Priority to US08/591,361 priority patent/US5741530A/en
Priority to KR1019960001703A priority patent/KR100223075B1/ko
Priority to CN96104357A priority patent/CN1079991C/zh
Publication of JPH08213416A publication Critical patent/JPH08213416A/ja
Application granted granted Critical
Publication of JP2701766B2 publication Critical patent/JP2701766B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置用リ−ドフ
レ−ム及びこれを用いるモ−ルド装置に関し、特に行列
配置されたパッケ−ジ構成部を有するリ−ドフレ−ム及
び該リ−ドフレ−ムを用いたモ−ルド装置に関する。
【０００２】
【従来の技術】従来の行列配置されたパッケ−ジ構成部
を有するリ−ドフレ−ム及びこのリ−ドフレ−ムを用い
て樹脂封止する従来法について、図９〜図１３を参照し
て説明する。なお、図９は、従来の行列配置されたパッ
ケ−ジ構成部を有するリ−ドフレ−ムの１例を示す平面
図であり、図１０及び図１１は、図９のリ−ドフレ−ム
を用いて樹脂封止する従来の１例及び他の例を示す樹脂
封入金型の平面図である。また、図１２は、図１１の封
入金型による従来の樹脂充填例を説明する図であり、図
１３は、多プランジャ方式による従来の樹脂充填例を説
明する図である。
【０００３】従来のリ−ドフレ−ム51は、図９に示すよ
うに、行列配置されたパッケ−ジ構成部54を有する。な
お、図中の51ａは、位置決め用孔である。そして、各パ
ッケ−ジ構成部54に対し樹脂封止する際、従来法では、
図１０又は図１１(図１２)に示すような封入金型55，65
を用い、トランスファモ−ルド方式にて樹脂封止を行っ
ている。即ち、ポット部(図示せず)より吐出された樹脂
(図１２では67で示している)は、カル部52，62からラン
ナ−部53，63を介して各キャビティ56，66に供給する。
【０００４】また、従来法では、図１３に示すように、
多プランジャ方式も採用されており、これにおいても樹
脂封入金型75を用い、ポット部(図示せず)より吐出され
た樹脂77は、カル部72からランナ−部73を介して各キャ
ビティ76に供給する。
【０００５】
【発明が解決しようとする課題】ところで、図９に示す
ような行列配置されたパッケ−ジ構成部54を有するリ−
ドフレ−ム51を用い、図１０又は図１１に示す従来の封
入金型55，65で樹脂封止する場合、カル部52，62から各
キャビティ56，66までの距離が異なるため、樹脂充填の
状態が各キャビティ56，66の位置毎に、換言すれば各パ
ッケ−ジ構成部54の位置毎に相違するという重大な欠点
を有している。
【０００６】これを図１２に基づいて説明すると、例え
ばａ1ｂ1のキャビティ66とａ2ｂ6のキャビティ66とで
は、前者は樹脂67が完全に充填されるけれども、後者は
充填されないことになり、このように各キャビティ66
は、それぞれカル部62からの距離が異なるため、図１２
に示すように、各キャビティ66(パッケ−ジ構成部54)の
位置によって樹脂67の充填状態に差が生じるという欠点
を有している。
【０００７】また、従来の多プランジャ方式における樹
脂充填の場合も、図１３に示すように、各キャビティ76
(各パッケ−ジ構成部54)の位置により樹脂充填の状態が
異なるという同様な欠点が生じる。
【０００８】更に、前述した「図９に示す行列配置され
たパッケ−ジ構成部54を有するリ−ドフレ−ム51を用い
たトランスファモ−ルド方式及び多プランジャ方式」で
は、図１２及び図１３に示すように、いずれもカル部6
2，72やランナ−部63，73に樹脂67，77が多量残存す
る。この残存樹脂は、パッケ−ジ構成部54とは関係な
く、最終的には廃棄されるものであるから、樹脂のパッ
ケ−ジ構成部54に対する使用効率が非常に悪く、コスト
高になるという問題も有している。
【０００９】上述の欠点及び問題点は、 (1) 半導体装置用リ−ドフレ−ム中に、樹脂封止時に必
要なカル部及びランナ−部を設置できるスペ−スを有し
ていないこと、さらには、 (2) 樹脂封止設備上の機構が考案されていなかったこ
と、に起因するものである。
【００１０】なお、特開昭57−187945号公報には、図１
４に示すリ−ドフレ−ム81が開示されている。これは、
前述した従来の「行列配置されたパッケ−ジ構成部を有
するリ−ドフレ−ム」と同様なものであって、位置決め
用孔81ａ、リ−ド82、被ペレットマウント部83、タイパ
−84より構成されている。このリ−ドフレ−ム81を用い
た樹脂封止においても、カル部及びランナ−部に残存す
る樹脂量が多く、樹脂使用効率が非常に悪いものであ
り、しかも各パッケ−ジ構成部の位置により樹脂の充填
状態が大きく異なるという前述の問題点、欠点を有して
いる。
【００１１】また、特開昭61−276333号公報には、樹脂
充填の均一化を図るため、図１５に示すような封入金型
95が開示されている。これは、フレ−ム部を環型にした
リ−ドフレ−ムを用いるものであって、モ−ルド用樹脂
を装填するカル部92を中央に設け、これから放射状に延
びるランナ−部93から円周上に配置されたキャビティ96
が形成された金型95から構成されている。
【００１２】しかし、この封入金型95を使用する樹脂封
止方法では、前記特開昭57−187945号公報に開示されて
いるものよりもランナ−部93の廃棄樹脂量は削減される
ものの、カル部92を中央に一箇所配設するものであるた
め、このカル部92を大きくする必要があり、その結果、
該カル部92に残存する樹脂(廃棄樹脂)が多くなり、この
方法においても樹脂利用効率が低い欠点を有している。
【００１３】その上、フレ−ム部を環型にした構造のリ
−ドフレ−ムを用いるものであり、特にこの形態のリ−
ドフレ−ムでは、パッケ−ジ構成部に寄与しない余剰部
分が多く含まれており、その結果、リ−ドフレ−ムの利
用効率が低く、コスト高になるという重大な欠点を有し
ている。
【００１４】本発明は、上記問題点、欠点に鑑み成され
たものであって、その目的とするところは、 ・第１に、従来の“リ−ドフレ−ムの低利用効率の欠
点”を改善し、パッケ−ジ構成部に寄与しない部分を最
小限とする半導体装置用リ−ドフレ−ムを提供すること
にある。 ・第２に、従来の“樹脂充填の状態が各パッケ−ジ構成
部(各キャビティ)の位置毎に相違する欠点”を改善し、
樹脂封止条件を均一に制御できる半導体装置用リ−ドフ
レ−ム及びモ−ルド装置を提供することにある。
【００１５】・第３に、従来の“低樹脂利用効率の欠
点”を改善し、カル部及びランナ−部に残存する樹脂
(廃棄樹脂)を最小量とする半導体装置用リ−ドフレ−ム
及びモ−ルド装置を提供することにある。 ・第４に、以上の第１〜第３の目的を達成することによ
り、半導体装置用リ−ドフレ−ム及び樹脂の各材料費の
低減をはかり、製品の低コスト化が可能な半導体装置用
リ−ドフレ−ム及びモ−ルド装置を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明は、上記第１〜第
４の目的とする半導体装置用リ−ドフレ−ム及びモ−ル
ド装置を提供するため、次の点を特徴(要旨)とするもの
である。 即ち、本発明に係る半導体装置用リ−ドフレ−
ムは、「行列配置されたパッケ−ジ構成部を有するもの
において、近接する各パッケ−ジ構成部間に樹脂封止時
の樹脂材を注入するカル部及びランナ−部を配置するた
めのスペ−スを設け、各スペ−スは、カル部からパッケ
−ジ構成部までの距離を各々等しく、かつ最短となるよ
うに最密充填的にレイアウトし、更に該スペ−ス部分に
前記カル部及びランナ−部と同形状のスリットを設けた
ことを特徴とする半導体装置用リ−ドフレ−ム。」(請
求項１)を要旨とする。
【００１７】また、本発明に係るモ−ルド装置は、「前
記リ−ドフレ−ムを用い、半導体装置を一括樹脂封止す
るための金型を有するモ−ルド装置であって、近接する
各半導体装置間に樹脂封止時の樹脂材を注入するための
カル部及びランナ−部を最密充填的にレイアウトし、し
かもカル部から半導体装置までの距離を各々等しく、か
つ最短となるように配置し、更に前記カル部及びランナ
−部と同形状のスリット部に樹脂を充填するようにした
ことを特徴とするモ−ルド装置。」(請求項２)を要旨と
する。
【００１８】本発明に係る半導体装置用リ−ドフレ−ム
およびモ−ルド装置では、特に、カル部及びランナ−部
と同形状のスリットを設けたこと、および、該スリット
部に樹脂を充填するようにしたことを特徴とし、これに
より、樹脂封止後、このカル部及びランナ−部の樹脂を
除去することが容易となり、後工程でのカル部及びラン
ナ−部の樹脂を除去する工程が不要となる利点を有す
る。 また、廃棄樹脂量の低減及びリ−ドフレ−ム材料費
の低減を大幅に行うことができ、製品の低コスト化に大
きな効果が得られる。
【００１９】
【実施例】次に、本発明に係る半導体装置用リ−ドフレ
−ム及びこれを用いたモ−ルド装置並びに樹脂充填の各
実施例を図面に基づいて詳細に説明するが、それに先だ
って、参考例としての半導体装置用リ−ドフレ−ム及び
これを用いたモ−ルド装置並びに樹脂充填の各例につい
て説明する。
【００２０】（参考例１：リ−ドフレ−ムの１例） 図１は、リ−ドフレ−ムの１例(参考例１)を示す平面図
であり、図２は、図１のリ−ドフレ−ムを用いた樹脂封
入金型の平面図である。また、図３は、図２の封入金型
を用いた樹脂充填例を示す図である。
【００２１】本参考例１に係るリ−ドフレ−ム11は、図
１に示すように、縦２列、横６列に行列配置したパッケ
−ジ構成部14、この各パッケ−ジ構成部14間にカル部及
びランナ−部配置スペ−ス18を有する構造からなり、し
かもこのスペ−ス18は、カル部からパッケ−ジ構成部ま
での距離を各々等しく、かつ最短となるように最密充填
的に、即ち最小限のスペ−スとなるようにレイアウトさ
れている。なお、図１中の11ａは、位置決め用孔であ
る。このリ−ドフレ−ム11を用いた封入金型15は、図２
に示すように、リ−ドフレ−ム11のパッケ−ジ構成部14
に対応するキャビティ16、該キャビティ16に樹脂を注入
するための前記スペ−ス18に対応するカル部12及びラン
ナ−部13を備えている。
【００２２】図２に示す封止金型15を使用して、多プラ
ンジャ方式により樹脂を充填する例を図３に基づいて説
明すると、キャビティ16(パッケ−ジ構成部14)に注入す
るためのカル部12及びランナ−部13を備えた封止金型15
に、カル部12からランナ−部13を通して樹脂17をキャビ
ティ16に注入する。
【００２３】このように参考例１では、樹脂17をパッケ
−ジ構成部14に注入するためのカル部12及びランナ−部
13を配置できるようなスペ−ス(カル部及びランナ−部
配置スペ−ス18)をリ−ドフレ−ム11に最密充填的に設
たものである(図１参照)。そして、図２及び図３に示す
ようなレイアウトの封入金型15を有する装置を用いて、
パッケ−ジ構成部14に樹脂17をカル部12からランナ−部
13を通してパッケ−ジ構成部14へ注入することにより、
各パッケ−ジ構成部14へ樹脂17を均一条件にて注入する
ことが可能となる(図３参照)。
【００２４】ところで、カル部12及びランナ−部13に充
填された樹脂17は、最終的には不要樹脂として廃棄され
るのみであり、コスト高となる原因となっていた。参考
例１では、そのカル部12及びランナ−部13の容積を極少
化することが可能となり、その結果、廃棄樹脂量を少な
くすることができ、低コスト化を実現できる利点を有す
る。
【００２５】加えて、リ−ドフレ−ム11の面積について
も、前掲の図９に示すようなタイプの従来リ−ドフレ−
ム51と比べて、カル部及びランナ−部のレイアウトに必
要な面積分を削減することができるため、大幅に小さく
することができ、かつ、リ−ドフレ−ム材料費の低コス
ト化に大きく寄与するリ−ドフレ−ムを提供することが
できる。
【００２６】（参考例２：リ−ドフレ−ムの他の例） 図４は、リ−ドフレ−ムの他の例(参考例２)を示す平面
図であり、図５は、図４のリ−ドフレ−ムを用いた樹脂
封止金型の平面図を示す。また、図６は、図５の封入金
型を用いた樹脂充填例を示す図である。
【００２７】本参考例２に係るリ−ドフレ−ム21は、図
４に示すように、縦３列、横６列に行列配置したパッケ
−ジ構成部24、該パッケ−ジ構成部24間にカル部及びラ
ンナ−部配置スペ−ス28を有する構造からなり、しかも
このスペ−ス28は、カル部からパッケ−ジ構成部までの
距離を各々等しく、かつ最短となるように最密充填的
に、即ち最小限のスペ−スとなるようにレイアウトされ
ている。なお、図４中の21ａは、位置決め用孔である。
【００２８】本参考例２においても、前記参考例１と同
様、樹脂をパッケ−ジ構成部24に注入するためのカル部
及びランナ−部を配置できるようなスペ−ス(カル部及
びランナ−部配置スペ−ス28)をリ−ドフレ−ム21に設
け(図４参照)、図５及び図６に示すようなレイアウトの
封入金型25を有する装置を用いて、キャビティ26(パッ
ケ−ジ構成部24)に樹脂27をカル部22からランナ−部23
を通してパッケ−ジ構成部24へ注入することにより、各
パッケ−ジ構成部24へ樹脂27を均一条件にて注入するこ
とが可能となる(図６参照)。
【００２９】また、前記参考例１と同様、そのカル部22
及びランナ−部23の容積を極少化することが可能とな
り、その結果、廃棄樹脂量を少なくすることができ、低
コスト化を実現できる利点を有し、さらに、リ−ドフレ
−ム21の面積についても小さくすることができ、リ−ド
フレ−ム材料費の低コスト化に大きく寄与するリ−ドフ
レ−ムを提供することができる。
【００３０】（実施例１）次に、本発明に係る半導体装置用リ−ドフレ−ム及びこ
れを用いたモ−ルド装置並びに樹脂充填の各実施例を図
面に基づいて詳細に説明する。 図７は、本発明に係る半
導体装置用リ−ドフレ−ムの１例(実施例１)を示す平面
図である。
【００３１】本実施例１に係るリ−ドフレ−ム31は、図
７に示すように、縦２列、横６列に行列配置したパッケ
−ジ構成部34、この各パッケ−ジ構成部34間にカル部及
びランナ−部配置スペ−ス38を有し、このスペ−ス38
は、カル部32からパッケ−ジ構成部34までの距離を各々
等しく、かつ最短となるように最密充填的に、即ち最小
限のスペ−スとなるようにレイアウトされており、更に
該スペ−ス38部分に前記カル部32及びランナ−部33と同
形状のスリット39を設けた構造からなる。なお、図７中
の31ａは、位置決め用孔である。
【００３２】この実施例１においても、前記参考例１と
同様な方法で樹脂封止を行うが、特に本実施例１では、
カル部32及びランナ−部33と同形状のスリット39を開け
ておくことで、樹脂封止後、このカル部32及びランナ−
部33の樹脂を除去することが容易となり、後工程でのカ
ル部32及びランナ−部33の樹脂を除去する工程が不要と
なる利点を有する。また、廃棄樹脂量の低減及びリ−ド
フレ−ム材料費の低減を大幅に行うことができ、製品の
低コスト化に大きな効果が得られる。
【００３３】（実施例２）図８は、本発明に係る半導体装置用リ−ドフレ−ムの他
の例(実施例２)を示す平面図である。
【００３４】本実施例２に係るリ−ドフレ−ム41は、図
８に示すように、縦３列、横６列に行列配置したパッケ
−ジ構成部44、この各パッケ−ジ構成部44間にカル部及
びランナ−部配置スペ−ス48を有し、このスペ−ス48
は、カル部42からパッケ−ジ構成部44までの距離を各々
等しく、かつ最短となるように最密充填的に、即ち最小
限のスペ−スとなるようにレイアウトされており、更に
該スペ−ス48部分に前記カル部42及びランナ−部43と同
形状のスリット49を設けた構造からなる。なお、図８中
の41ａは、位置決め用孔である。
【００３５】この実施例２においても、前記実施例１と
同様、カル部42及びランナ−部43と同形状のスリット49
を開けておくことで、樹脂封止後、カル部42及びランナ
−部43の樹脂を除去することが容易となり、後工程での
カル部42及びランナ−部43の樹脂を除去する工程が不要
となる利点を有する。また、廃棄樹脂量の低減及びリ−
ドフレ−ム材料費の低減を大幅に行うことができ、製品
の低コスト化に大きな効果が得られる。
【００３６】
【発明の効果】以上詳記したとおり、本発明に係る半導
体装置用リ−ドフレ−ムは、行列配置されたパッケ−ジ
構成部を有するものにおいて、 ・近接する各パッケ−ジ構成部間に樹脂封止時の樹脂材
を注入するカル部及びランナ−部を配置するためのスペ
−スを設け、各スペ−スは、カル部からパッケ−ジ構成
部までの距離を各々等しく、かつ最短となるように最密
充填的にレイアウトし、更に該スペ−ス部分に前記カル
部及びランナ−部と同形状のスリットを設けた、ことを
特徴とし、また、本発明に係るモ−ルド装置は、マルチ
プランジャタイプの樹脂封止装置において、 ・上述の半導体装置用リ−ドフレ−ムを用い、複数箇所
のカル部と同形状のスリット部に樹脂材を注入すること
を特徴とする。
【００３７】そして、本発明に係る半導体装置用リ−ド
フレ−ム及びモ−ルド装置は、前記した特徴点により、
各パッケ−ジ構成部の樹脂封止条件を均一にコントロ−
ルできる効果が生じ、樹脂封止時の製造工程能力、歩留
向上、さらにはパッケ−ジ製造価格の低コスト化に大き
な効果を得ることができる。
【００３８】加えて、カル部及びランナ−部樹脂容量を
大幅に削減し、有効利用できるため、廃棄樹脂量の低減
を可能とし、樹脂材料費の低減に大きな効果を得ること
ができる。また、リ−ドフレ−ム面積についてもムダが
少なく、リ−ドフレ−ム材料費についても大きな効果を
得ることができ、製品製造単価の大幅削減に貢献でき
る。特に、カル部及びランナ−部と同形状のスリットを
設けたこと、および、該スリット部に樹脂を充填するよ
うにしたことで、樹脂封止後、このカル部及びランナ−
部の樹脂を除去することが容易となり、後工程でのカル
部及びランナ−部の樹脂を除去する工程が不要となり、
また、廃棄樹脂量の低減及びリ−ドフレ−ム材料費の低
減を大幅に行うことができ、製品の低コスト化に大きな
効果が得られる。
【図面の簡単な説明】
【図１】リ−ドフレ−ムの一参考例(参考例１)を示すリ
−ドフレ−ムの平面図。
【図２】図１のリ−ドフレ−ムを用いた樹脂封入金型の
平面図。
【図３】図２の封入金型を用いた樹脂充填例を示す図。
【図４】リ−ドフレ−ムの他の参考例(参考例２)を示す
リ−ドフレ−ムの平面図。
【図５】図４のリ−ドフレ−ムを用いた樹脂封入金型の
平面図。
【図６】図５の封入金型を用いた樹脂充填例を示す図。
【図７】本発明に係るリ−ドフレ−ムの一実施例(実施
例１)を示すリ−ドフレ−ムの平面図。
【図８】本発明に係るリ−ドフレ−ムの他の実施例(実
施例２)を示すリ−ドフレ−ムの平面図。
【図９】従来の行列配置されたパッケ−ジ構成部を有す
るリ−ドフレ−ムの１例を示す平面図。
【図１０】図９のリ−ドフレ−ムを用いて樹脂封止する
従来の１例を示す樹脂封入金型の平面図。
【図１１】図９のリ−ドフレ−ムを用いて樹脂封止する
従来の他の例を示す樹脂封入金型の平面図。
【図１２】図１１の封入金型による従来の樹脂充填例を
説明する図。
【図１３】多プランジャ方式による従来の樹脂充填例を
説明する図。
【図１４】従来技術におけるリ−ドフレ−ム(特開昭57
−187945号公報参照)の平面図。
【図１５】従来技術における封入金型(特開昭61−27633
3号公報参照)の平面図。
【符号の説明】
11，21，31，41，51 リ−ドフレ−ム 11ａ，21ａ，31ａ，41ａ，51ａ 位置決め用孔 12，22，32，42，52，62，72，92 カル部 13，23，33，43，53，63，73，93 ランナ−部 14，24，34，44，54 パッケ−ジ構成部 15，25，55，65，75，95 封入金型 16，26，56，66，76，96 キャビティ 17，27，67，77 樹脂 18，28，38，48 カル部及びランナ−部配置スペ−ス 39，49 スリット 81 リ−ドフレ−ム 81ａ 位置決め用孔 82 リ−ド 83 被ペレットマウント部 84 タイパ−

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 行列配置されたパッケ−ジ構成部を有す
    る半導体装置用リ−ドフレ−ムにおいて、近接する各パ
    ッケ−ジ構成部間に樹脂封止時の樹脂材を注入するカル
    部及びランナ−部を配置するためのスペ−スを設け、各
    スペ−スは、カル部からパッケ−ジ構成部までの距離を
    各々等しく、かつ最短となるように最密充填的にレイア
    ウトし、更に該スペ−ス部分に前記カル部及びランナ−
    部と同形状のスリットを設けたことを特徴とする半導体
    装置用リ−ドフレ−ム。
  2. 【請求項２】 請求項１に記載の半導体装置用リ−ドフ
    レ−ムを用い、半導体装置を一括樹脂封止するための金
    型を有するモ−ルド装置であって、近接する各半導体装
    置間に樹脂封止時の樹脂材を注入するためのカル部及び
    ランナ−部を最密充填的にレイアウトし、しかもカル部
    から半導体装置までの距離を各々等しく、かつ最短とな
    るように配置し、更に前記カル部及びランナ−部と同形
    状のスリット部に樹脂を充填するようにしたことを特徴
    とするモ−ルド装置。
JP7031405A 1995-01-27 1995-01-27 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置 Expired - Lifetime JP2701766B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7031405A JP2701766B2 (ja) 1995-01-27 1995-01-27 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置
US08/591,361 US5741530A (en) 1995-01-27 1996-01-25 Molding die used for sealing semiconductor chips with good productivity and lead-frame used for mounting semiconductor chips
KR1019960001703A KR100223075B1 (ko) 1995-01-27 1996-01-26 생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임
CN96104357A CN1079991C (zh) 1995-01-27 1996-01-27 用于安装半导体芯片的引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7031405A JP2701766B2 (ja) 1995-01-27 1995-01-27 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置

Publications (2)

Publication Number Publication Date
JPH08213416A JPH08213416A (ja) 1996-08-20
JP2701766B2 true JP2701766B2 (ja) 1998-01-21

Family

ID=12330355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7031405A Expired - Lifetime JP2701766B2 (ja) 1995-01-27 1995-01-27 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置

Country Status (4)

Country Link
US (1) US5741530A (ja)
JP (1) JP2701766B2 (ja)
KR (1) KR100223075B1 (ja)
CN (1) CN1079991C (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224649B1 (ko) * 1997-03-25 1999-10-15 윤종용 방사형 런너를 갖는 반도체 성형 금형
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
KR100401147B1 (ko) * 2001-01-03 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
US7731766B2 (en) * 2004-03-15 2010-06-08 Samsung Sdi Co., Ltd. Molding a battery
US7927087B2 (en) * 2005-02-07 2011-04-19 Asm Technology Singapore Pte Ltd Method and apparatus for molding with reduced cull formation
US7597275B2 (en) * 2005-07-25 2009-10-06 Isothermal Systems Research, Inc. Methods and apparatus for atomization of a liquid
JP4882570B2 (ja) * 2006-07-20 2012-02-22 パナソニック株式会社 モジュールの製造方法と、それにより製造したモジュール
US7927923B2 (en) 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
US8058098B2 (en) * 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
CN102054716B (zh) * 2010-10-26 2013-03-27 日月光封装测试(上海)有限公司 导线架条的封胶方法与封胶结构
CN106182581A (zh) * 2016-07-25 2016-12-07 胡小庆 一种电子芯片的制备方法及电子芯片
CN109990093A (zh) * 2017-12-29 2019-07-09 台达电子工业股份有限公司 防水垫圈结构及其垫圈成型模具
CN109927219A (zh) * 2019-04-15 2019-06-25 四川汇宇生物技术有限公司 一种温控明胶加工设备
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
CN115050720B (zh) * 2022-08-15 2023-01-06 华羿微电子股份有限公司 一种顶部散热功率器件引线框架

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187945A (en) * 1981-05-13 1982-11-18 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS61276333A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 半導体装置の製造方法とこれに用いる樹脂モ−ルド装置
US5123826A (en) * 1990-02-13 1992-06-23 Motorola, Inc. Molding pot having configured bottom
JPH04147814A (ja) * 1990-10-11 1992-05-21 Daiichi Seiko Kk 樹脂封入成形用金型
JP2564707B2 (ja) * 1991-01-09 1996-12-18 ローム株式会社 電子部品用リードフレームにおけるモールド部のマルチ式成形方法及び成形装置
GB2252746B (en) * 1991-01-17 1995-07-12 Towa Corp A method of molding resin to seal an electronic part on a lead frame and apparatus therefor
NL193526C (nl) * 1991-02-26 2000-01-04 Boschman Tech Bv Inrichting voor het omhullen van elektronische onderdelen met een kunststof.
JPH06106567A (ja) * 1992-09-29 1994-04-19 Sanyo Silicon Denshi Kk 樹脂封止用成形装置
JPH07135230A (ja) * 1993-11-09 1995-05-23 Hitachi Ltd 電子装置の樹脂封止方法およびそれに用いるリードフレーム

Also Published As

Publication number Publication date
CN1079991C (zh) 2002-02-27
KR960030388A (ko) 1996-08-17
US5741530A (en) 1998-04-21
JPH08213416A (ja) 1996-08-20
CN1138212A (zh) 1996-12-18
KR100223075B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JP2701766B2 (ja) 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置
KR100306503B1 (ko) 패키징된집적회로의패널을형성하는방법및장치
EP0589569B1 (en) Lead frame with slots and a method for molding integrated circuit packages
WO1996013054A2 (en) Integrated circuit package and method of making the same
US5853771A (en) Molding die set and mold package
US20040158978A1 (en) Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
JPH0124612B2 (ja)
JP4202632B2 (ja) 一括封止型半導体パッケージの樹脂封止構造およびその製造装置
JPH07135230A (ja) 電子装置の樹脂封止方法およびそれに用いるリードフレーム
US6856006B2 (en) Encapsulation method and leadframe for leadless semiconductor packages
JP3616469B2 (ja) 半導体装置およびその製造方法
JP3092568B2 (ja) 樹脂封止型半導体装置製造金型
JPH11274191A (ja) 半導体素子の樹脂封止装置
JP3540185B2 (ja) 樹脂封止用金型
JP2000012581A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
EP0489349A1 (en) Molding process for plastic IC packages
JP2742638B2 (ja) 半導体装置用の樹脂封止金型
JPH04293243A (ja) 樹脂封止用金型装置とゲートの切断方法
JPH09181105A (ja) 半導体樹脂封止用金型
JP3106946B2 (ja) 樹脂封止型半導体装置の製造方法およびその金型
JP2828749B2 (ja) リードフレーム
JPH0621115A (ja) ベアチップｉｃの実装方法
JPH06151493A (ja) テープキャリアパッケージのモールド方法とそれに用いる搬送キャリア
JPH0714866A (ja) 半導体樹脂封止装置
JP2000058573A (ja) 樹脂封止金型および樹脂封止方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 16

EXPY Cancellation because of completion of term