JP2697621B2 - 信号周期検出回路および信号断監視回路 - Google Patents

信号周期検出回路および信号断監視回路

Info

Publication number
JP2697621B2
JP2697621B2 JP6178732A JP17873294A JP2697621B2 JP 2697621 B2 JP2697621 B2 JP 2697621B2 JP 6178732 A JP6178732 A JP 6178732A JP 17873294 A JP17873294 A JP 17873294A JP 2697621 B2 JP2697621 B2 JP 2697621B2
Authority
JP
Japan
Prior art keywords
count value
counting
value
pulse signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6178732A
Other languages
English (en)
Other versions
JPH0846603A (ja
Inventor
仁 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6178732A priority Critical patent/JP2697621B2/ja
Priority to US08/506,966 priority patent/US5568529A/en
Publication of JPH0846603A publication Critical patent/JPH0846603A/ja
Application granted granted Critical
Publication of JP2697621B2 publication Critical patent/JP2697621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00—Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/02—Registering or indicating working or idle time only
    • G07C3/04—Registering or indicating working or idle time only using counting means or digital clocks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、信号の断を検出する信
号断監視回路に係わり、特に所定の周期で到来する信号
の断を検出する信号断監視回路に関する。
【０００２】
【従来の技術】同期系のデータ伝送においては、送信側
はデータとともにクロック信号を送信し、受信側は送ら
れてきたデータをこのクロック信号に同期して取り込ん
でいる。また、データの始まるタイミングを受信側に知
らせるために、クロック信号とともにフレームパルス信
号を送信することが行われている。受信側はフレームパ
ルス信号が到来した時点をデータの開始するタイミング
として認識するようになっている。たとえば、１０２４
ビットで１フレームを構成してデータを送信する場合、
クロック信号の１０２４周期に１回の割合でフレームパ
ルス信号を周期的に送るようになっている。このような
同期系のデータ伝送では、クロック信号あるいはフレー
ムパルス信号のいずれかが断になると正常に通信を行う
ことができない。そこで、これらの信号の断を検出する
信号断監視回路を設け、信号の断が検出されたとき、予
め用意してある予備の伝送系に切り換えることが行われ
ている。
【０００３】図５は従来から使用されている信号断監視
回路の概要を表わしたものである。フリップフロップ回
路１０１のデータ入力端子にはフレームパルス信号１０
２が入力され、クロック端子にはクロック信号１０３が
入力されている。フリップフロップ回路１０１の出力は
トリガ信号１０４としてモノマルチバイブレータ１０５
に入力されている。モノマルチバイブレータ１０５には
図示しない外付けのコンデンサおよび抵抗が接続されて
いる。モノマルチバイブレータ１０５はトリガ信号１０
４が入力されたとき外付けの抵抗およびコンデンサによ
って定まる時定数の長さだけパルス状の信号１０６を出
力するようになっている。時定数よりも短い時間間隔で
周期的にトリガ信号１０４を入力すれば、モノマルチバ
イブレータ１０５から連続した信号１０６を出力させる
ことができる。
【０００４】この信号断監視回路の時定数はフレームパ
ルス信号１０２の周期よりも長い時間に設定してある。
モノマルチバイブレータ１０５のトリガ端子には、クロ
ック信号１０３の立ち上がりに同期してフレームパルス
信号１０２の値をサンプリングしたトリガ信号１０４が
入力される。したがって、クロック信号１０３とフレー
ムパルス信号１０２の双方が正常に到来しているとき
は、時定数よりも短い時間間隔でトリガ信号１０４が入
力されモノマルチバイブレータ１０５から連続した信号
が出力される。
【０００５】フレームパルス信号１０２が断となった場
合には、フリップフロップ回路１０１の出力が変化しな
くなり、モノマルチバイブレータ１０５にトリガがかか
らなくなる。また、クロック信号１０３が断となったと
きもフリップフロップ回路１０１の出力は変化しなくな
り、モノマルチバイブレータ１０５にトリガがかからな
くなる。トリガ信号が入力されないとモノマルチバイブ
レータ１０５は前回トリガのかかった時点から時定数だ
けの時間が経過した時点で信号１０６の出力を停止す
る。したがって、モノマルチバイブレータ１０５の出力
１０６を断検出信号として使用し、これを監視すること
によって、フレームパルス信号１０２とクロック信号１
０３の何れかが断となったことを検出することができ
る。
【０００６】また、フレームパルス信号の断をデジタル
回路を用いて検出する信号断監視回路がある。カウンタ
によってクロック信号を計数し、フレームパルス信号が
到来するたびにこのカウンタの計数値をリセットする。
カウンタの計数値は、フレームパルス信号の周期の間で
計数できる値よりも大きい予め設定された値と比較され
ている。フレームパルス信号が断となったときは、カウ
ンタがリセットされなくなるので、その計数値が予め設
定された値よりも大きくなる。これを検出することによ
ってフレームパルス信号の断を検出することができる。
このような信号断監視回路については、特開平３−２６
７８３３号公報に開示されている。
【０００７】
【発明が解決しようとする課題】図５に示した信号断監
視回路ではモノマルチバイブレータの時定数はフレーム
パルス信号の周期に応じて設定される。たとえば、フレ
ームパルス信号の周期が、クロック信号の１０００周期
分の長さに相当する場合には、モノマルチバイブレータ
の時定数はクロック信号の１０００周期分以上の長さに
設定される。このため、フレームパルス信号が到来した
直後にクロック信号が断となるようなときは、これが検
出されるまでにほぼ設定された時定数と等しいだけの時
間がかかってしまう。このように断検出に時間がかかる
と、予備の伝送系への切り換えが遅くなり、クロック信
号が断となった後、正常な通信状態に復旧させるまでの
時間が長くかかってしまうという問題があった。
【０００８】これを回避するために、フレームパルス信
号の断検出と、クロック信号の断検出をそれぞれ別々に
行う信号断監視回路もある。この回路はクロック信号を
トリガ信号として入力したモノマルチバイブレータを別
途設け、その時定数をクロック信号の数周期分の短い時
間に設定してある。しかし、モノマルチバイブレータを
別途設けると、外付けすべき抵抗やコンデンサの数が増
し、信号断監視回路の集積回路化が難しく、コストダウ
ンや小型化を図ることが困難になるという問題があっ
た。
【０００９】また、特開平３−２６７８３３号公報に開
示されている信号断監視回路では、クロック信号が断と
なったときは計数動作が行われなくなるので、フレーム
パルス信号の断検出を行うことができなくなってしまう
という問題があった。しかも、クロック信号の断の検出
を行うこともできない。したがって、この信号断監視回
路でもやはりクロック信号の断を検出する回路を別途設
ける必要があり、信号断監視回路の回路構成が複雑にな
ってしまうという問題があった。
【００１０】また、図５に示したの信号断監視回路で
は、モノマルチバイブレータに接続する外付けのコンデ
ンサや抵抗の値は、フレームパルス信号の周期に応じて
最適化して設定する必要がある。なぜならば、時定数を
必要以上に長くすると、断検出時間が長くなり、正常な
通信状態への復旧が一層遅れてしまうからである。この
ため、それぞれの通信状況、すなわちフレームパルス信
号の周期に対応して外付け部品を変更する必要があり、
この対応が煩雑であるという問題があった。また同様の
理由から特開平３−２６７８３３号公報に開示された信
号断監視回路においては、カウンタの計数値と比較され
る値をフレームパルス信号の周期に応じて予め設定しな
ければならず、その作業が煩雑であるという問題があっ
た。
【００１１】そこで本発明の第１の目的は、クロック信
号の断とフレームパルス信号の断の双方をそれぞれ適切
な断検出時間で検出できる信号断監視回路を提供するこ
とにある。
【００１２】本発明の第２の目的は、任意周期のフレー
ムパルス信号の断を検出することができる信号断監視回
路を提供することにある。
【００１３】請求項１記載の発明では、クロック信号を
計数する第１の計数手段と、この第１の計数手段の計数
値を所定のパルス信号が到来するたびにその時点で初期
化する第１の初期化手段と、このパルス信号が到来した
時点でこの第１の計数手段の計数値を記憶する第１の計
数値記憶手段と、パルス信号が到来した時点でこの第１
の計数値記憶手段が記憶している値を記憶する第２の計
数値記憶手段と、パルス信号が到来するごとにこの第２
の計数値記憶手段が記憶している値と第１の計数値記憶
手段が記憶している値とを比較する第１の比較手段と、
この第１の比較手段の比較結果が第１の計数値記憶手段
が記憶している値と第２の計数値記憶手段が記憶してい
る値とが等しいことを表しているとき１だけその計数値
を増加する第２の計数手段と、第１の比較手段の比較結
果が第１の計数値記憶手段が記憶している値と第２の計
数値記憶手段が記憶している値とが等しくないことを表
しているときこの第２の計数手段の計数値を初期化する
第２の初期化手段と、第２の計数手段の計数値と予め定
められた値とを比較する第２の比較手段と、この第２の
比較手段の比較結果が第２の計数手段の計数値と予め定
められた値とが等しいことを表しているとき第１あるい
は第２の計数記憶手段の記憶している値をパルス信号の
繰り返し周期に対応した値であると判定する周期判定手
段とを信号周期検出回路に具備させている。
【００１４】
【００１５】
【００１６】すなわち請求項１記載の発明では、第１の
計数手段はクロック信号を計数するとともに、所定のパ
ルス信号が到来するたびにその計数値が初期化される。
パルス信号が前回到来したときの計数値と、今回到来し
たときの計数値をそれぞれ第１および第２の計数値記憶
手段に記憶し、前回と今回の計数値を比較する。比較結
果を基にこれらの計数値記憶手段に記憶されている計数
値が所定の回数だけ連続して一致したことを検出し、そ
のときの計数値をパルス信号の繰り返し周期の対応する
計数値であると判定している。これにより、パルス信号
の到来する周期がクロック信号の何周期に相当するかを
検出することができる。
【００１７】請求項２記載の発明では、クロック信号を
計数する第１の計数手段と、この第１の計数手段の計数
値を所定のパルス信号が到来するたびにその時点で初期
化する第１の初期化手段と、このパルス信号が到来した
時点でこの第１の計数手段の計数値を記憶する第１の計
数値記憶手段と、パルス信号が到来した時点でこの第１
の計数値記憶手段が記憶している値を記憶する第２の計
数値記憶手段と、パルス信号が到来するごとにこの第２
の計数値記憶手段が記憶している値と第１の計数値記憶
手段が記憶している値とを比較する第１の比較手段と、
この第１の比較手段の比較結果が第１の計数値記憶手段
が記憶している値と第２の計数値記憶手段が記憶してい
る値とが等しいことを表しているとき１だけその計数値
を増加する第２の計数手段と、第１の比較手段の比較結
果が第１の計数値記憶手段が記憶している値と第２の計
数値記憶手段が記憶している値とが等しくないことを表
しているときこの第２の計数手段の計数値を初期化する
第２の初期化手段と、第２の計数手段の計数値と予め定
められた値とを比較する第２の比較手段と、この第２の
比較手段の比較結果が第２の計数手段の計数値と予め定
められた値とが等しいことを表わしているとき第１ある
いは第２の計数値記憶手段の記憶している値を保持する
保持手段と、この保持手段によって保持されている値と
第１の計数手段の計数値とを比較する第３の比較手段
と、この第３の比較手段によって第１の計数手段の計数
値が保持手段の保持している値よりも大きくなったこと
が検出された時点で第１の計数手段の計数動作を停止さ
せる計数動作停止手段と、第１の計数手段の計数値を監
視しこれが所定の期間にわたって変化しないときこれを
検出する計数動作停止検出手段とを信号断監視回路に具
備させている。
【００１８】すなわち請求項２記載の発明では、まずパ
ルス信号の周期がクロック信号の何周期分に相当するか
を検出しその保持手段に保持する。その後、保持してい
る値よりも第１の計数手段の計数する計数値が大きくな
ったことを検出したときにその計数動作を停止させてい
る。これにより検出した繰り返し周期よりも長い時間に
わたってパルス信号が到来しないとき第１の計数手段の
計数動作は停止する。またくロック信号が断となったと
きも計数動作は停止する。したがって、計数値を監視し
これが所定の時間にわたって変化しないときこれを検出
することによってパルス信号が断となったこと、あるい
はクロック信号が断となったことの双方を検出すること
ができる。
【００１９】請求項３記載の発明では、クロック信号を
計数する第１の計数手段と、この第１の計数手段の計数
値を所定のパルス信号が到来するたびにその時点で初期
化する第１の初期化手段と、このパルス信号が到来した
時点でこの第１の計数手段の計数値を記憶する第１の計
数値記憶手段と、パルス信号が到来した時点でこの第１
の計数値記憶手段が記憶している値を記憶する第２の計
数値記憶手段と、パルス信号が到来するごとにこの第２
の計数値記憶手段が記憶している値と第１の計数値記憶
手段が記憶している値とを比較する第１の比較手段と、
この第１の比較手段の比較結果が第１の計数値記憶手段
が記憶している値と第２の計数値記憶手段が記憶してい
る値とが等しいことを表しているとき１だけその計数値
を増加する第２の計数手段と、第１の比較手段の比較結
果が第１の計数値記憶手段が記憶している値と第２の計
数値記憶手段が記憶している値とが等しくないことを表
しているときこの第２の計数手段の計数値を初期化する
第２の初期化手段と、第２の計数手段の計数値と予め定
められた値とを比較する第２の比較手段と、この第２の
比較手段の比較結果が第２の計数手段の計数値と予め定
められた値とが等しいことを表わしているとき第１ある
いは第２の計数値記憶手段の記憶している値を保持する
保持手段と、この保持手段によって保持されている値に
所定の値を加算する加算手段と、この保持手段によって
保持されている値と第１の計数手段の計数値とを比較す
る第３の比較手段と、この第３の比較手段によって第１
の計数手段の計数値が加算手段によって加算された結果
の値と等しいことが検出された時点で第１の計数手段の
計数動作を停止させる計数動作停止手段と、第１の計数
手段の計数値を監視しこれが所定の期間にわたって変化
しないときこれを検出する計数動作停止検出手段とを信
号断監視回路に具備させている。
【００２０】すなわち請求項３記載の発明では、検出し
たパルス信号の繰り返し周期に対応する計数値に加算手
段によって所定の値を加算している。加算値によってパ
ルス信号についての断検出時間を設定することができ
る。
【００２１】請求項４記載の発明では、第１の計数手段
はその計数手段を複数ビットのディジタル信号として出
力するカウンタであって、計数動作停止検出手段はこの
ディジタル信号の最下位ビットをトリガ信号として出力
するモノマルチバイブレータである。
【００２２】すなわち請求項４記載の発明では、第１の
計数手段の出力するディジタル信号のうち最下位ビット
の信号によってモノマルチバイブレータにトリガをかけ
ている。これによりモノマルチバイブレータの時定数は
最下位ビットの信号の周期よりも長ければよいので、ク
ロック信号の断検出時間を短く設定することができる。
【００２３】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２４】図１は本発明の一実施例における信号断監
視回路の概要を表わしたものである。信号断監視回路は
クロック信号１１を計数する第１のカウンタ１２を備え
ている。第１のカウンタ１２にはロード信号としてフレ
ームパルス信号１３が入力されるようになっている。第
１のカウンタ１２はフレームパルス信号１３が到来した
時点で、初期値として“０”がロードされるようになっ
ている。第１のカウンタ１２は２の１０乗まで計数する
ことができ、計数した値を１０ビットのディジタル信号
１４として出力するようになっている。第１のカンウタ
１２の計数値を表わしたディジタル信号１４は、第１の
ラッチ回路１５に入力されている。第１のラッチ回路１
５はフレームパルス信号１３が到来した時点で第１のカ
ウンタ１２の計数値を保持するようになっている。第１
のラッチ回路１５の出力するディジタル信号１６の値は
第２のラッチ回路１７によって保持されるようになって
いる。第２のラッチ回路１７はフレームパルス信号１３
が到来した時点で第１のラッチ回路１５の出力１６を保
持するようになっている。これらにより第１のラッチ回
路１５には、今回フレームパルス信号１３が到来した時
点の第１のカウンタ１２の計数値が保持され、第２のラ
ッチ回路１７には前回フレームパルス信号１３が到来し
た時点の計数値が保持されるようになっている。そして
これらの値はフレームパルス信号１３が到来するたびに
更新されるようになっている。
【００２５】第１のラッチ回路１５の出力１６と第２の
ラッチ回路１７の出力１８は第１の比較回路１９に入力
されている。第１の比較回路１９は、入力された２つの
信号１６、１８の値が一致した場合には、一致したこと
を表わした一致信号２１を出力するようになっている。
一方、一致しない場合には、不一致を表わした不一致信
号２２を出力するようになっている。第２のカウンタ２
３は、第１の比較回路１９から一致信号２１が入力され
ると１だけカウントアップし、不一致信号２２が入力さ
れるとカウント値がリセットされるようになっている。
第２のカウンタ２３は“１０”までカウントした以後は
カウント動作を停止し、カウント終了信号２４を継続し
て出力するようになっている。加算回路２５は、カウン
ト終了信号２４が入力されると第２のラッチ回路１７が
保持している値に、予め定められた値、ここでは“５”
を加算するようになっている。
【００２６】第２のラッチ回路１７のロード端子にはオ
ア回路２６が接続されている。オア回路２６にはフレー
ムパルス信号１３とカウント終了信号２４が入力されて
いる。フレームパルス信号１３は負論理の信号であり、
信号が到来したときだけ“０”になる。一方カウント終
了信号２４は正論理の信号であり、第２のカウンタ２３
が“１０”までカウントした時点で“１”になる。した
がって、カウント終了信号２４が出力された以後は、第
２のラッチ回路１７の保持している値はフレームパルス
信号１３が到来しても更新されない。このように１０回
連続して一致した時点におけるカンウント値を、カウン
ト終了信号２４が出力された以後第２のラッチ回路１７
は保持するようになっている。すなわち、フレームパル
ス信号１３の周期に対応したクロック信号１１の数を保
持している。加算回路２５は第２のラッチ回路１７の保
持している値に“５”を加えているので、加算回路２５
の出力する値はフレームパルス信号１３の周期よりも５
クロック分だけ長い時間に対応する値になっている。
【００２７】加算回路２５の出力２７と第１のカウンタ
１２の出力１４は第２の比較回路２８に入力されてい
る。第２の比較回路２８は第１のカウンタ１２の計数値
１４が加算回路２５の出力値２７よりも大きくなった時
点で、カウント停止信号２９を出力するようになってい
る。第１のカウンタ１２はカウント停止信号２９が入力
された以降は、クロック信号１１のカウント動作を停止
するようになっている。ただし、フレームパルス信号１
３とカウント停止信号２９が同時に入力されたときは、
フレームパルス信号１３が優先されてカウント動作は停
止しないようになっている。第１のカウンタ１２の出力
１４のうち最下位ビットに対応する信号３１は、トリガ
信号としてモノマルチバイブレータ３２に入力されてい
る。第１のカウンタ１２の最下位ビットが“０”から
“１”に変化したとき、モノマルチバイブレータ３２に
トリガがかかるようになっている。モノマルチバイブレ
ータ３２はトリガ信号３１が入力された時点からクロッ
ク信号１１の４周期分の長さに相当する時間だけ断検出
信号３３を出力するようにその時定数が設定されてい
る。以下、このような構成の信号断監視回路の動作につ
いて説明する。
【００２８】まず、信号断監視回路がフレームパルス信
号１３の周期を検出するまでの動作について説明する。
【００２９】フレームパルス信号１３が到来した時点で
第１のカウンタ１２の計数値は“０”にリセットされ
る。その後第１のカウンタ１２はクロック信号１１を基
に“０”からカウントアップしていく。つぎのフレーム
パルス信号１３が到来した時点で第１のカウンタ１２の
カウント値は第１のラッチ回路１５に保持される。この
ときのカウント値が“１０００”であったものとする。
第１のカウンタ１２はフームパルス信号１３の到来によ
って再びリセットされ、カウント値は“０”に戻る。フ
レームパルス信号１３の周期が一定であれば、つぎにフ
レームパルス信号１３が到来した時点で第１のカウンタ
１２のカウント値も“１０００”になる。そしてこの値
は第１のラッチ回路１５に保持される。これと同時に第
２のラッチ回路１７はそれまで第１のラッチ回路１５が
保持していた値を保持する。こうして、今回、フレーム
パルス信号１３が到来した時点における第１のカウンタ
１２のカウント値は第１のラッチ回路１５によって保持
され、前回のカウント値は第２のラッチ回路１７によっ
て保持される。
【００３０】第１の比較回路１９はフレームパルス信号
１３が到来するたびに第１のラッチ回路１５の保持して
いる値と第２のラッチ回路１７の保持している値を比較
する。これらの値が一致したとき、すなわち、フレーム
パルス信号１３の周期が前回と今回で一致しているとき
は第１の比較回路１９は一致信号２１を出力する。第２
のカウンタ２３は一致信号２１をカウントアップする。
フレームパルス信号１３の周期が前回と今回とで変化し
たときは、第１のラッチ回路１５と第２のラッチ回路１
７の保持している値が不一致となり、第１の比較回路１
９は不一致信号２２を出力する。第２のカウンタ２３は
不一致信号２２によってリセットされる。第２のカウン
タ２３が“１０”までカウントしたとき、すなわち１０
周期の間フレームパルス信号１３の周期が変化しなかっ
たとき第２のカウンタ２３はカウント動作を停止し、カ
ウント終了信号２４を出力する。
【００３１】第２のカウンタ２３からカウント終了信号
２４が出力された後は、オア回路２６によって第２のラ
ッチ回路１７は第１のラッチ回路１５の出力する値をリ
ロードしなくなり、１０回連続して一致したときのカウ
ント値が以後保持される。こうして、信号断監視回路は
１０回連続して一致したカウント値をフレームパルス信
号１３の周期を表わした値として検出する。加算回路２
５は第２のラッチ回路１７が保持している値に“５”を
加えた値を出力する。加算する値によって断検出時間を
設定することができる。
【００３２】つぎに、クロック信号とフレームパルス信
号がともに正常に到来している場合における信号断監視
回路の動作について説明する。
【００３３】図２はクロック信号およびフレームパルス
信号が正常に到来している場合における信号断監視回路
の各部の波形を表わしたものである。クロック信号１１
（同図ｂ）は継続的に到来しており、第１のカウンタ１
２はこれをカウントしている。フレームパルス信号１３
（同図ａ）が到来した時点（時刻Ｔ11）で第１のカウン
タ１２はリセットされ、そのカウント値１４（同図ｄ）
は“０”になる。フレームパルス信号１３の周期はクロ
ック信号１１の１０００周期に相当するものとする。し
たがって、フレームパルス信号１３が到来したときのカ
ウント値は“１０００”になっている。図２では“Ｎ”
は“１０００”を表わしている。時刻Ｔ 12に次のフレー
ムパルス信号１３が到来すると第１のカウンタ１２は再
びリセットされるので、第１のカウンタ１２のカウント
値は“１０００”より大きくなることがない。加算回路
２５の出力は“１００５”であるので、第２の比較回路
２８からはカウント停止信号２９は出力されず、第１の
カウンタ１２は“１０００”までを繰り返しカウントす
ることになる。
【００３４】第１のカウンタ１２の計数値を表わしたデ
ィジタル信号１４のうち最下位ビットの信号３１（同図
ｃ）は、クロック信号１１を２分周した周期の信号にな
っている。この信号３１はモノマルチバイブレータ３２
のトリガ信号として入力されおり、モノマルチバイブレ
ータ３２はトリガがかかるたびにクロック信号１１の４
周期分に相当するの長さの信号３３を出力する。したが
って、第１のカウンタ１２がカウント動作を行っている
間は、モノマルチバイブレータ３２からは連続的に断検
出信号３３（同図ｅ）が出力される。このように、クロ
ック信号１１とフレームパルス信号１３がともに正常に
到来しているときは、第１のカウンタ１２はカウント動
作を継続して行うので、モノマルチバイブレータ３２か
ら連続してその値が“１”の断検出信号３３が出力され
る。
【００３５】つぎに、クロック信号が断となった場合に
おける信号断監視回路の動作を説明する。
【００３６】図３はクロック信号が断となった場合にお
ける信号断監視回路の各部の波形を表わしたものであ
る。時刻Ｔ21にクロック信号１１（同図ｂ）が断になる
と、第１のカウンタ１２はそれ以後カウントアップしな
くなる。したがって、最下位ビットの値３１（同図ｃ）
も変化しなくなり、モノマルチバイブレータ３２にトリ
ガ信号が入力されなくなる。このため、最後にトリガ信
号が入力された時点（Ｔ 22）から４クロック分に相当す
る時間が経過した時点（Ｔ23）でモノマルチバイブレー
タ３２の出力である断検出信号３３（同図ｅ）は“１”
から“０”に変化する。こうして、クロック信号１１が
断になってから、４クロック以内に断検出信号３３の値
が変化し、クロック信号１１の断を短時間のうちに検出
することができる。
【００３７】最後にフレームパルス信号が断となった場
合における信号断監視回路の動作を説明する。
【００３８】図４はフレームパルス信号が断となった場
合における信号断監視回路の各部の波形を表わしたもの
である。時刻Ｔ31にフレームパルス信号１３（同図ａ）
が断になったものとする。この場合、第１のカウンタ１
２が“１０００”までカウントした時点（Ｔ32）になっ
てもフレームパルス信号１３は到来しない。このため、
第１のカウンタ１２はリセットされずに時刻Ｔ32以後は
“１０００”を越えてカウントを継続する。第１のカウ
ンタ１２のカウント値が“１００５”まで達すると（時
刻Ｔ33）、第２の比較回路２８はカウント停止信号２９
（同図ｅ）を出力する。図４ではカウント終了信号２９
は時刻Ｔ33に“１”から“０”に変化している。これに
より第１のカウンタ１２は時刻Ｔ33以後カウント動作を
停止する。カウント動作の停止によって最下位ビットの
値３１（同図ｃ）は変化しなくなり、モノマルチバイブ
レータ３２にトリガ信号が入力されなくなる。したがっ
て、モノマルチバイブレータ３２の出力する断検出信号
３３（同図ｆ）は、時刻Ｔ 33から４クロック分に相当す
る時間が経過した時点（Ｔ34）に“１”から“０”に変
化する。
【００３９】こうして、フレームパルス信号１３が断に
なるとそれ以後第１のカウンタ１２がリセットされなく
なるので、カウント値が所定の値よりも大きくなりカウ
ント動作が停止される。カウント動作が停止することに
よってマルチバイブレータ３２にトリガ信号が入力され
なくなり、フレームパルス信号１３の断を検出すること
ができる。
【００４０】このように、１つのモノマルチバイブレー
タによってクロック信号の断と、フレームパルス信号の
断の双方を検出することができるので、外付け部品の点
数が減り、信号断監視回路の集積回路化を図ることが容
易になる。さらに、モノマルチバイブレータの時定数を
フレームパルス信号の周期よりも短く設定することがで
きるので、クロック信号の断検出時間を短くすることが
できる。
【００４１】以上説明した実施例では、フレームパルス
信号の周期を信号断監視回路によって検出したが、フレ
ームパルス信号の周期が既知の場合には、その周期に応
じた値を第２の比較回路に入力するようにしてもよい。
また、第１のラッチ回路および第２のラッチ回路によっ
て、前回の周期に対応するカウント値と今回の周期に対
応するカウント値を保持したが、記憶手段はラッチ回路
に限るものではない。
【００４２】
【発明の効果】以上説明したように請求項１記載の発明
によれば、第１の計数手段によってクロック信号を計数
し、パルス信号が到来するごとにこれを初期化してい
る。そしてパルス信号が到来した時点の計数値が所定の
回数連続して一致したことを検出したとき、その計数値
をパルス信号の繰り返し周期に対応した値であると判定
している。これにより、計測中にパルス信号の周期が変
動しても、その影響を受けることなく安定した時点にお
ける繰り返し周期を検出することができる。
【００４３】
【００４４】さらに請求項２記載の発明によれば、到来
するパルス信号の周期を検出し、検出した周期を基準に
このパルス信号の断を検出している。これにより、外付
け部品や回路の設定を変更することなく任意周期のパル
ス信号の断を検出することができ、信号断監視回路の汎
用性を高くすることができる。
【００４５】また請求項３記載の発明によれば、検出し
たパルス信号の周期に対応する計数値に加算手段によっ
て所定の値を加算しているので、加算値によってパルス
信号についての断検出時間を自由に設定することができ
る。
【００４６】さらに請求項４記載の発明によれば、第１
の計数手段の出力するディジタル信号のうち最下位ビッ
トの信号によってモノマルチバイブレータにトリガをか
けている。これによりモノマルチバイブレータの時定数
は最下位ビットの信号の周期よりも長ければよいので、
クロック信号の断検出時間を短くすることができる。ま
た、１つのモノマルチバイブレータによって、２つの信
号の断を検出することができるので、時定数を設定する
ための外付け部品の点数がへり、信号断監視回路の集積
回路化を容易に図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における信号断監視回路の回
路構成の概要を表わしたブロック図である。
【図２】フレームパルス信号とクロック信号の双方が正
常に到来している状態における信号断監視回路の各部の
波形を表わした各種波形図である。
【図３】クロック信号が断となったときにおける信号断
監視回路の各部の波形を表わした各種波形図である。
【図４】フレームパルス信号が断となったときにおける
信号断監視回路の各部の波形を表わした各種波形図であ
る。
【図５】従来から使用されている信号断監視回路の回路
構成の概要を表わしたブロック図である。
【符号の説明】
１１ クロック信号 １２、２３ カウンタ １３ フレームパルス信号 １５、１７ ラッチ回路 １９、２８ 比較回路 ２５ 加算回路 ３２ モノマルチバイブレータ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 クロック信号を計数する第１の計数手段
    と、 この第１の計数手段の計数値を所定のパルス信号が到来
    するたびにその時点で初期化する第１の初期化手段と、 このパルス信号が到来した時点でこの第１の計数手段の
    計数値を記憶する第１の計数値記憶手段と、 前記パルス信号が到来した時点でこの第１の計数値記憶
    手段が記憶している値を記憶する第２の計数値記憶手段
    と、 前記パルス信号が到来するごとにこの第２の計数値記憶
    手段が記憶している値と前記第１の計数値記憶手段が記
    憶している値とを比較する第１の比較手段と、 この第１の比較手段の比較結果が前記第１の計数値記憶
    手段が記憶している値と前記第２の計数値記憶手段が記
    憶している値とが等しいことを表しているとき１だけそ
    の計数値を増加する第２の計数手段と、 前記第１の比較手段の比較結果が前記第１の計数値記憶
    手段が記憶している値と前記第２の計数値記憶手段が記
    憶している値とが等しくないことを表しているときこの
    第２の計数手段の計数値を初期化する第２の初期化手段
    と、 前記第２の計数手段の計数値と予め定められた値とを比
    較する第２の比較手段と、 この第２の比較手段の比較結果が前記第２の計数手段の
    計数値と予め定められた値とが等しいことを表している
    とき前記第１あるいは第２の計数値記憶手段の記憶して
    いる値を前記パルス信号の繰り返し周期に対応した値で
    あると判定する周期判定手段とを具備することを特徴と
    する信号周期検出回路。
  2. 【請求項２】 クロック信号を計数する第１の計数手段
    と、 この第１の計数手段の計数値を所定のパルス信号が到来
    するたびにその時点で初期化する第１の初期化手段と、 このパルス信号が到来した時点でこの第１の計数手段の
    計数値を記憶する第１の計数値記憶手段と、 前記パルス信号が到来した時点でこの第１の計数値記憶
    手段が記憶している値 を記憶する第２の計数値記憶手段
    と、 前記パルス信号が到来するごとにこの第２の計数値記憶
    手段が記憶している値と前記第１の計数値記憶手段が記
    憶している値とを比較する第１の比較手段と、 この第１の比較手段の比較結果が前記第１の計数値記憶
    手段が記憶している値と前記第２の計数値記憶手段が記
    憶している値とが等しいことを表しているとき１だけそ
    の計数値を増加する第２の計数手段と、 前記第１の比較手段の比較結果が前記第１の計数値記憶
    手段が記憶している値と前記第２の計数値記憶手段が記
    憶している値とが等しくないことを表しているときこの
    第２の計数手段の計数値を初期化する第２の初期化手段
    と、 前記第２の計数手段の計数値と予め定められた値とを比
    較する第２の比較手段と、 この第２の比較手段の比較結果が前記第２の計数手段の
    計数値と予め定められた値とが等しいことを表わしてい
    るとき前記第１あるいは第２の計数値記憶手段の記憶し
    ている値を保持する保持手段と、 この保持手段によって保持されている値と前記第１の計
    数手段の計数値とを比較する第３の比較手段と、 この第３の比較手段によって前記第１の計数手段の計数
    値が前記保持手段の保持している値よりも大きくなった
    ことが検出された時点で第１の計数手段の計数動作を停
    止させる計数動作停止手段と、 前記第１の計数手段の計数値を監視しこれが所定の期間
    にわたって変化しないときこれを検出する計数動作停止
    検出手段とを具備することを特徴とする信号断監視回
    路。
  3. 【請求項３】 クロック信号を計数する第１の計数手段
    と、 この第１の計数手段の計数値を所定のパルス信号が到来
    するたびにその時点で初期化する第１の初期化手段と、 このパルス信号が到来した時点でこの第１の計数手段の
    計数値を記憶する第１の計数値記憶手段と、 前記パルス信号が到来した時点でこの第１の計数値記憶
    手段が記憶している値を記憶する第２の計数値記憶手段
    と、 前記パルス信号が到来するごとにこの第２の計数値記憶
    手段が記憶している値と前記第１の計数値記憶手段が記
    憶している値とを比較する第１の比較手段と、 この第１の比較手段の比較結果が前記第１の計数値記憶
    手段が記憶している値と前記第２の計数値記憶手段が記
    憶している値とが等しいことを表しているとき１だけそ
    の計数値を増加する第２の計数手段と、 前記第１の比較手段の比較結果が前記第１の計数値記憶
    手段が記憶している値と前記第２の計数値記憶手段が記
    憶している値とが等しくないことを表しているときこの
    第２の計数手段の計数値を初期化する第２の初期化手段
    と、 前記第２の計数手段の計数値と予め定められた値とを比
    較する第２の比較手段と、 この第２の比較手段の比較結果が前記第２の計数手段の
    計数値と予め定められた値とが等しいことを表わしてい
    るとき前記第１あるいは第２の計数値記憶手段の記憶し
    ている値を保持する保持手段と、 この保持手段によって保持されている値に所定の値を加
    算する加算手段と、 この保持手段によって保持されている値と前記第１の計
    数手段の計数値とを比較する第３の比較手段と、 この第３の比較手段によって前記第１の計数手段の計数
    値が前記加算手段によって加算された結果の値と等しい
    ことが検出された時点で第１の計数手段の計数動作を停
    止させる計数動作停止手段と、 前記第１の計数手段の
    計数値を監視しこれが所定の期間にわたって変化しない
    ときこれを検出する計数動作停止検出手段とを具備する
    ことを特徴とする信号断監視回路。
  4. 【請求項４】 前記第１の計数手段はその計数値を複数
    ビットのディジタル信号として出力するカウンタであっ
    て、前記計数動作停止検出手段はこのディジタル信号の
    最下位ビットをトリガ信号として入力するモノマルチバ
    イブレータであることを特徴とする請求項２または請求
    項３記載の信号断監視回路。
JP6178732A 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路 Expired - Lifetime JP2697621B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6178732A JP2697621B2 (ja) 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路
US08/506,966 US5568529A (en) 1994-07-29 1995-07-28 Signal disconnection monitor apparatus and signal period detection apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6178732A JP2697621B2 (ja) 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路

Publications (2)

Publication Number Publication Date
JPH0846603A JPH0846603A (ja) 1996-02-16
JP2697621B2 true JP2697621B2 (ja) 1998-01-14

Family

ID=16053619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6178732A Expired - Lifetime JP2697621B2 (ja) 1994-07-29 1994-07-29 信号周期検出回路および信号断監視回路

Country Status (2)

Country Link
US (1) US5568529A (ja)
JP (1) JP2697621B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642391A (en) * 1995-12-15 1997-06-24 Conklin Instrument Corporation Method and apparatus for monitoring channel performance on a channel using alternate mark inversion protocols
KR100297650B1 (ko) * 1998-12-31 2001-08-07 이정태 수신 디지탈 데이타의 감시 방법
US6229450B1 (en) 1999-03-15 2001-05-08 The Detroit Edison Company Power interruption monitoring apparatus
US7092829B2 (en) * 2003-01-31 2006-08-15 Advics Co., Ltd. Instantaneous wire interruption detection system for vehicle electrical system
WO2013008666A1 (ja) * 2011-07-08 2013-01-17 オリンパスメディカルシステムズ株式会社 撮像装置
WO2013012435A1 (en) 2011-07-18 2013-01-24 Hewlett-Packard Development Company, L.P. Security parameter zeroization

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308472A (en) * 1979-12-03 1981-12-29 Gte Automatic Electric Labs Inc. Clock check circuit
JPS6059415A (ja) * 1983-09-13 1985-04-05 Nec Corp クロック断検出回路
US4691126A (en) * 1985-08-29 1987-09-01 Sperry Corporation Redundant synchronous clock system
JPS6261115A (ja) * 1985-09-12 1987-03-17 Fujitsu Ltd クロツク断検出回路
US5287010A (en) * 1989-12-27 1994-02-15 Masao Hagiwara Device for preventing erroneous operation when the clock is interrupted in a controller
JPH03267833A (ja) * 1990-03-16 1991-11-28 Fujitsu Ltd クロック断検出回路
US5276844A (en) * 1991-08-05 1994-01-04 Ascom Autelca Ltd. Protection system for critical memory information
US5345489A (en) * 1992-06-16 1994-09-06 Nec Corporation Timer circuit having comparator comparing contents of counter and register
JPH06204993A (ja) * 1993-01-07 1994-07-22 Toyo Commun Equip Co Ltd クロック断検出回路
US5301171A (en) * 1993-06-01 1994-04-05 Honeywell Inc. Cross-monitored pair of clocks for processor fail-safe operation
US5410581A (en) * 1994-05-02 1995-04-25 Motorola, Inc. Apparatus and method for determining a time that a system's main power was inactive

Also Published As

Publication number Publication date
US5568529A (en) 1996-10-22
JPH0846603A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
US7620075B2 (en) Serial communication system with baud rate generator
US6098100A (en) Method and apparatus for detecting a wake packet issued by a network device to a sleeping node
JP2697621B2 (ja) 信号周期検出回路および信号断監視回路
US7668891B2 (en) Adjustable time accumulator
US6018513A (en) Communication control apparatus
US5483553A (en) Serial data transfer apparatus
CA2052811C (en) Framing bit sequence detection in digital data communication systems
JPH11509658A (ja) 拡張されたチップ選択リセット装置および方法
JP2538762B2 (ja) クロック断検出回路
US6072338A (en) Method of and device for determining pulse width
US4809303A (en) Dynamic speed shifter for fiber optic work station
JPS6311870A (ja) 周波数が変化するパルスの衝撃係数測定装置
JPH06204993A (ja) クロック断検出回路
JPS63278414A (ja) クロック断検出回路
JPH04360334A (ja) 調歩同期受信回路
JP2593017B2 (ja) シリアルデータ転送装置
JP6340574B2 (ja) シリアル通信装置
SU983978A1 (ru) Частотно-фазовый компаратор
CA1079368A (en) Tone detection synchronizer
SU1478339A2 (ru) Устройство дл контрол монотонно измен ющегос кода
JPH0425240A (ja) バースト信号監視回路
JP2961305B2 (ja) 伝送文字数計測装置
JP2677039B2 (ja) 位相同期発振器
KR20120041283A (ko) 제어 데이터 생성 장치
JPH0653811A (ja) Ｉｃの入力回路