JP2538762B2 - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JP2538762B2 JP2538762B2 JP6107341A JP10734194A JP2538762B2 JP 2538762 B2 JP2538762 B2 JP 2538762B2 JP 6107341 A JP6107341 A JP 6107341A JP 10734194 A JP10734194 A JP 10734194A JP 2538762 B2 JP2538762 B2 JP 2538762B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- clock signal
- output
- counter output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロック信号の入力断を
検出できるクロック断検出回路に関する。
検出できるクロック断検出回路に関する。
【０００２】
【従来の技術】デジタル通信装置等では、製造費用の低
減等を目的として、外付けのコンデンサ，抵抗器等を必
要とせずにＬＳＩ化に適するクロック断検出回路が求め
られている。このためのクロック断検出回路として、例
えば、公開特許公報，平３−２０６５１２号（発明名
称：クロック断検出回路）の技術が開示されている。こ
の開示されたクロック断検出回路は、１つのカウンタを
基本構成要素とし、装置内で生成した内部クロックを上
記カウンタで計数し、外部クロックの入力ごとにこの計
数をリセットしている。つまり、このカウンタは、上記
外部クロックが入力されると計数をリセットして設定計
数値までのカウントアップを妨げ、上記外部クロックの
断を示すカウントアップ出力を送出しない。一方、この
カウンタは、設定計数値をカウントアップすると上記カ
ウントアップ出力を送出して上記外部クロックの断を示
す。なお、このカウンタは、最初の内部クロックを受信
して上記カウントアップ出力を送出するまでの時間を上
記外部クロックの周期より大きく設定している。
減等を目的として、外付けのコンデンサ，抵抗器等を必
要とせずにＬＳＩ化に適するクロック断検出回路が求め
られている。このためのクロック断検出回路として、例
えば、公開特許公報，平３−２０６５１２号（発明名
称：クロック断検出回路）の技術が開示されている。こ
の開示されたクロック断検出回路は、１つのカウンタを
基本構成要素とし、装置内で生成した内部クロックを上
記カウンタで計数し、外部クロックの入力ごとにこの計
数をリセットしている。つまり、このカウンタは、上記
外部クロックが入力されると計数をリセットして設定計
数値までのカウントアップを妨げ、上記外部クロックの
断を示すカウントアップ出力を送出しない。一方、この
カウンタは、設定計数値をカウントアップすると上記カ
ウントアップ出力を送出して上記外部クロックの断を示
す。なお、このカウンタは、最初の内部クロックを受信
して上記カウントアップ出力を送出するまでの時間を上
記外部クロックの周期より大きく設定している。
【０００３】
【発明が解決しようとする課題】この従来のクロック断
検出回路では、内部クロックを装置内で生成する必要が
あるので回路が複雑となり、また、上記内部クロックの
断を検出できないという欠点があった。
検出回路では、内部クロックを装置内で生成する必要が
あるので回路が複雑となり、また、上記内部クロックの
断を検出できないという欠点があった。
【０００４】また、この従来のクロック断検出回路は、
クロック断を検出すべき外部クロックをカウンタのリセ
ット入力端子にのみ供給する必要があり、回路構成に対
する融通性に欠けるという欠点があった。
クロック断を検出すべき外部クロックをカウンタのリセ
ット入力端子にのみ供給する必要があり、回路構成に対
する融通性に欠けるという欠点があった。
【０００５】さらに、デジタル通信装置では、デジタル
信号の速度変換回路等のように２つのクロック信号を必
要とすることがあるが、これらの回路では２つのクロッ
ク信号の断を検出する必要がある。
信号の速度変換回路等のように２つのクロック信号を必
要とすることがあるが、これらの回路では２つのクロッ
ク信号の断を検出する必要がある。
【０００６】
【課題を解決するための手段】本発明のクロック断検出
回路の一つは、第１のクロック信号を第１所定時間でカ
ウントアップするごとに第１カウンタ出力を生じる第１
のカウンタと、第２のクロック信号を前記第１所定時間
より長い第２所定時間でカウントアップするごとに第２
カウンタ出力を生じるとともに前記第１カウンタ出力に
より既計数値をクリアされる第２のカウンタと、前記第
１カウンタ出力と前記第２カウンタ出力とを受け前記第
２カウンタ出力を受けてから前記第１カウンタ出力を受
けるまでの期間には前記第１のクロック信号の断を示す
第１クロック信号断判定信号を生じる第１クロック信号
断判定回路とを備えている。
回路の一つは、第１のクロック信号を第１所定時間でカ
ウントアップするごとに第１カウンタ出力を生じる第１
のカウンタと、第２のクロック信号を前記第１所定時間
より長い第２所定時間でカウントアップするごとに第２
カウンタ出力を生じるとともに前記第１カウンタ出力に
より既計数値をクリアされる第２のカウンタと、前記第
１カウンタ出力と前記第２カウンタ出力とを受け前記第
２カウンタ出力を受けてから前記第１カウンタ出力を受
けるまでの期間には前記第１のクロック信号の断を示す
第１クロック信号断判定信号を生じる第１クロック信号
断判定回路とを備えている。
【０００７】前記クロック断検出回路の一つは、前記第
１クロック信号断判定回路が、前記第１カウンタ出力で
セットされ、前記第２カウンタ出力でリセットされる第
１のフリップフロップである構成をとることができる。
１クロック信号断判定回路が、前記第１カウンタ出力で
セットされ、前記第２カウンタ出力でリセットされる第
１のフリップフロップである構成をとることができる。
【０００８】また、本発明のクロック断検出回路の別の
一つは、前記クロック断検出回路に加え、前記第２のク
ロック信号を第３所定時間でカウントアップするごとに
第３カウンタ出力を生じる第３のカウンタと、前記第１
のクロック信号を前記第３所定時間より長い第４所定時
間でカウントアップするごとに第４カウンタ出力を生じ
るとともに前記第３カウンタ出力により既計数値をクリ
アされる第４のカウンタと、前記第３カウンタ出力と前
記第４カウンタ出力とを受け前記第４カウンタ出力を受
けてから前記第３カウンタ出力を受けるまでの期間には
前記第２のクロック信号の断を示す第２クロック信号断
判定信号を生じる第２クロック信号断判定回路とを備え
ている。
一つは、前記クロック断検出回路に加え、前記第２のク
ロック信号を第３所定時間でカウントアップするごとに
第３カウンタ出力を生じる第３のカウンタと、前記第１
のクロック信号を前記第３所定時間より長い第４所定時
間でカウントアップするごとに第４カウンタ出力を生じ
るとともに前記第３カウンタ出力により既計数値をクリ
アされる第４のカウンタと、前記第３カウンタ出力と前
記第４カウンタ出力とを受け前記第４カウンタ出力を受
けてから前記第３カウンタ出力を受けるまでの期間には
前記第２のクロック信号の断を示す第２クロック信号断
判定信号を生じる第２クロック信号断判定回路とを備え
ている。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
である。また、図２は本実施例の各部における信号波形
図である。
である。また、図２は本実施例の各部における信号波形
図である。
【００１１】このクロック断検出回路は、２つのクロッ
ク信号１０１および１０２のいずれかが断になったこと
を検出する。即ち、カウンタ１および２とフリップフロ
ップ５とを含む第１のクロック断検出回路はクロック信
号１０１と１０２とを受けてクロック信号１０１の断を
検出し、カウンタ３および４とフリップフロップ６とを
含む第２のクロック断検出回路はクロック信号１０１と
１０２とを受けてクロック信号１０２の断を検出する。
なお、クロック信号１０１および１０２は、速度変換回
路の書き込みクロックおよび読み出しクロック等であ
り、この回路の外部から供給されるクロック信号であ
る。
ク信号１０１および１０２のいずれかが断になったこと
を検出する。即ち、カウンタ１および２とフリップフロ
ップ５とを含む第１のクロック断検出回路はクロック信
号１０１と１０２とを受けてクロック信号１０１の断を
検出し、カウンタ３および４とフリップフロップ６とを
含む第２のクロック断検出回路はクロック信号１０１と
１０２とを受けてクロック信号１０２の断を検出する。
なお、クロック信号１０１および１０２は、速度変換回
路の書き込みクロックおよび読み出しクロック等であ
り、この回路の外部から供給されるクロック信号であ
る。
【００１２】まず、第１のクロック断検出回路では、第
１のクロック信号１０１が第１のカウンタ１のＣ（クロ
ック）端子に入力される。なお、カウンタ１は、時刻ｔ
０で第１計数が始まる状態になっているものとする。カ
ウンタ１は、クロック信号１０１のトリガーを時刻ｔ０
から計数し始め、設定計数値（図２では５個）まで計数
する（カウントアップする）と、この計数終了時刻ｔ２
において、クロック信号１０１の１周期分だけ“Ｈ”
（または“Ｌ”）となる第１のカウンタ出力１０３をＲ
Ｃ（リプルキャリー）端子に生じる。いま、クロック信
号１０１を設定計数値まで計数する時間を第１所定時間
ＴＡとする。
１のクロック信号１０１が第１のカウンタ１のＣ（クロ
ック）端子に入力される。なお、カウンタ１は、時刻ｔ
０で第１計数が始まる状態になっているものとする。カ
ウンタ１は、クロック信号１０１のトリガーを時刻ｔ０
から計数し始め、設定計数値（図２では５個）まで計数
する（カウントアップする）と、この計数終了時刻ｔ２
において、クロック信号１０１の１周期分だけ“Ｈ”
（または“Ｌ”）となる第１のカウンタ出力１０３をＲ
Ｃ（リプルキャリー）端子に生じる。いま、クロック信
号１０１を設定計数値まで計数する時間を第１所定時間
ＴＡとする。
【００１３】第２のクロック信号１０２が第２のカウン
タ２のＣ端子に入力される。カウンタ２は、カウンタ出
力１０３がＲ（リセット）端子に入力されない場合に
は、クロック信号１０２のトリガーを時刻ｔ０から計数
し始め、設定計数値（図２では１０個）まで計数する
と、この計数終了時刻ｔ３において、クロック信号１０
２の１周期分だけ“Ｈ”（または“Ｌ”）となる第２の
カウンタ出力１０４をＲＣ端子に生じる。なお、カウン
タ２は、クロック信号１０２を設定計数値まで計数する
時間を第１所定時間ＴＡより長い第２所定時間ＴＢに設
定している。
タ２のＣ端子に入力される。カウンタ２は、カウンタ出
力１０３がＲ（リセット）端子に入力されない場合に
は、クロック信号１０２のトリガーを時刻ｔ０から計数
し始め、設定計数値（図２では１０個）まで計数する
と、この計数終了時刻ｔ３において、クロック信号１０
２の１周期分だけ“Ｈ”（または“Ｌ”）となる第２の
カウンタ出力１０４をＲＣ端子に生じる。なお、カウン
タ２は、クロック信号１０２を設定計数値まで計数する
時間を第１所定時間ＴＡより長い第２所定時間ＴＢに設
定している。
【００１４】しかし、このカウンタ２は、時刻ｔ２にお
いてカウンタ出力１０３をＲ（リセット）端子に入力し
ているので、既に計数した計数値を時刻ｔ２時点でクリ
アしてしまう。従って、カウンタ２は、時刻ｔ３におい
て設定計数値まで計数することができず、この時刻ｔ３
においてもカウンタ出力１０４は“Ｌ”（または
“Ｈ”）のままとなる。
いてカウンタ出力１０３をＲ（リセット）端子に入力し
ているので、既に計数した計数値を時刻ｔ２時点でクリ
アしてしまう。従って、カウンタ２は、時刻ｔ３におい
て設定計数値まで計数することができず、この時刻ｔ３
においてもカウンタ出力１０４は“Ｌ”（または
“Ｈ”）のままとなる。
【００１５】第１のフリップフロップ５は、クロック信
号１０１の断判定回路であり、カウンタ出力１０３をセ
ット入力としてＳ（セット入力）端子に受け，カウンタ
出力１０４をリセット入力としＲ（リセット入力）端子
に受ける。このフリップフロップ５は、カウンタ出力１
０３を受けると、クロック信号１０１が正常であると判
断し、“Ｈ”（または“Ｌ”）のクロック断判定出力１
０５を生じる。一方、カウンタ出力１０４を受けると、
このフリップフロップ５は、クロック信号１０１が断で
あると判断し、逆の論理レベルの“Ｌ”（または
“Ｈ”）のクロック断判定出力１０５を生じる。この
“Ｌ”（または“Ｈ”）のクロック断判定出力１０５
は、カウンタ出力１０４を受けてから次にカウンタ出力
１０３を受けるまで続く。
号１０１の断判定回路であり、カウンタ出力１０３をセ
ット入力としてＳ（セット入力）端子に受け，カウンタ
出力１０４をリセット入力としＲ（リセット入力）端子
に受ける。このフリップフロップ５は、カウンタ出力１
０３を受けると、クロック信号１０１が正常であると判
断し、“Ｈ”（または“Ｌ”）のクロック断判定出力１
０５を生じる。一方、カウンタ出力１０４を受けると、
このフリップフロップ５は、クロック信号１０１が断で
あると判断し、逆の論理レベルの“Ｌ”（または
“Ｈ”）のクロック断判定出力１０５を生じる。この
“Ｌ”（または“Ｈ”）のクロック断判定出力１０５
は、カウンタ出力１０４を受けてから次にカウンタ出力
１０３を受けるまで続く。
【００１６】即ち、第１のクロック断検出回路は、クロ
ック信号１０１が正常のときには、カウンタ１が第１所
定時間ＴＡごとにカウンタ出力１０３をフリップフロッ
プ５に供給し続けるので、クロック信号１０１が正常で
あると判断し、“Ｈ”（または“Ｌ”）のクロック断判
定出力１０５を保持し続ける。
ック信号１０１が正常のときには、カウンタ１が第１所
定時間ＴＡごとにカウンタ出力１０３をフリップフロッ
プ５に供給し続けるので、クロック信号１０１が正常で
あると判断し、“Ｈ”（または“Ｌ”）のクロック断判
定出力１０５を保持し続ける。
【００１７】一方、クロック信号１０１がクロック断と
なり（図２の第８パルスから第９パルスの間），この信
号１０１が“Ｌ”（または“Ｈ”）で固定されると、カ
ウンタ１は計数しなくなり、カウンタ出力１０３が
“Ｌ”（または“Ｈ”）のままとなる。すると、カウン
タ２は、設定計数値まで（時刻ｔ２から時刻ｔ４まで）
計数することができ、時刻ｔ４においてカウンタ出力１
０４はクロック信号１０２の１周期分だけ“Ｈ”（また
は“Ｌ”）となる。フリップフロップ１０４は、時刻ｔ
４でカウンタ出力１０４を受けると、クロック信号１０
１の断を示す“Ｌ”（または“Ｈ”）に変化したクロッ
ク信号断判定信号１０５を生じる。
なり（図２の第８パルスから第９パルスの間），この信
号１０１が“Ｌ”（または“Ｈ”）で固定されると、カ
ウンタ１は計数しなくなり、カウンタ出力１０３が
“Ｌ”（または“Ｈ”）のままとなる。すると、カウン
タ２は、設定計数値まで（時刻ｔ２から時刻ｔ４まで）
計数することができ、時刻ｔ４においてカウンタ出力１
０４はクロック信号１０２の１周期分だけ“Ｈ”（また
は“Ｌ”）となる。フリップフロップ１０４は、時刻ｔ
４でカウンタ出力１０４を受けると、クロック信号１０
１の断を示す“Ｌ”（または“Ｈ”）に変化したクロッ
ク信号断判定信号１０５を生じる。
【００１８】上述したクロック信号断判定信号１０５が
“Ｌ”（または“Ｈ”）を示す状態は、カウンタ出力１
０３が“Ｈ”（または“Ｌ”）となるまで保持され、ク
ロック信号１０１の異常（クロック断）であると判断で
きる。
“Ｌ”（または“Ｈ”）を示す状態は、カウンタ出力１
０３が“Ｈ”（または“Ｌ”）となるまで保持され、ク
ロック信号１０１の異常（クロック断）であると判断で
きる。
【００１９】即ち、時刻ｔ４においてクロック信号１０
１の断を示すクロック信号断判定信号１０５を生じた
後、クロック信号１０１が正常に復帰すると、カウンタ
１が、時刻ｔ６において、５個のクロック信号１０１を
計数して“Ｈ”（または“Ｌ”）のカウンタ出力１０３
を生じる。この結果、クロック断判定信号１０１は
“Ｈ”（または“Ｌ”）に変化し、クロック信号１０１
が正常と判断できる。
１の断を示すクロック信号断判定信号１０５を生じた
後、クロック信号１０１が正常に復帰すると、カウンタ
１が、時刻ｔ６において、５個のクロック信号１０１を
計数して“Ｈ”（または“Ｌ”）のカウンタ出力１０３
を生じる。この結果、クロック断判定信号１０１は
“Ｈ”（または“Ｌ”）に変化し、クロック信号１０１
が正常と判断できる。
【００２０】上述した第１のクロック断検出回路は、す
べて論理素子によって構成できるのでＬＳＩ化が可能で
あるばかりでなく、装置内で内部クロックを生成する必
要がないので回路が簡単になるという利点がある。
べて論理素子によって構成できるのでＬＳＩ化が可能で
あるばかりでなく、装置内で内部クロックを生成する必
要がないので回路が簡単になるという利点がある。
【００２１】また、このクロック断検出回路は、第１所
定時間ＴＡ＜第２所定時間ＴＢの関係が保たれていれ
ば、クロック信号１０１および１０２がいかなるクロッ
ク周期であっても，また内部クロック，外部クロックの
別なく、クロック断検出動作が保証されるという利点が
あり、回路定数の変更なしにいろいろなクロック周期の
システムに適用することができる。
定時間ＴＡ＜第２所定時間ＴＢの関係が保たれていれ
ば、クロック信号１０１および１０２がいかなるクロッ
ク周期であっても，また内部クロック，外部クロックの
別なく、クロック断検出動作が保証されるという利点が
あり、回路定数の変更なしにいろいろなクロック周期の
システムに適用することができる。
【００２２】次に、第２のクロック断検出回路も、上記
第１のクロック断検出回路とほぼ同様の構成であり、ほ
ぼ同様の動作を行う。しかしながら、カウンタ３はクロ
ック信号１０２を第３所定時間ＴＣでカウントアップす
るごとに“Ｈ”（または“Ｌ”）のカウンタ出力１０６
を生じ、カウンタ４はクロック信号１０１を第３所定時
間ＴＣより長い第４所定時間ＴＤでカウントアップする
ごとに“Ｈ”（または“Ｌ”）のカウンタ出力１０７を
生じる。カウンタ４は、また、カウンタ出力１０６によ
り既計数値をクリアされる。クロック信号１０２の断判
定回路であるフリップフロップ６は、カウンタ出力１０
６とカウンタ出力１０７とを受け、カウンタ出力１０７
を受けてからカウンタ出力１０６を受けるまでの期間に
はクロック信号１０２の断を示す“Ｌ”（または
“Ｈ”）を示すクロック信号断判定信号１０８を生じ
る。
第１のクロック断検出回路とほぼ同様の構成であり、ほ
ぼ同様の動作を行う。しかしながら、カウンタ３はクロ
ック信号１０２を第３所定時間ＴＣでカウントアップす
るごとに“Ｈ”（または“Ｌ”）のカウンタ出力１０６
を生じ、カウンタ４はクロック信号１０１を第３所定時
間ＴＣより長い第４所定時間ＴＤでカウントアップする
ごとに“Ｈ”（または“Ｌ”）のカウンタ出力１０７を
生じる。カウンタ４は、また、カウンタ出力１０６によ
り既計数値をクリアされる。クロック信号１０２の断判
定回路であるフリップフロップ６は、カウンタ出力１０
６とカウンタ出力１０７とを受け、カウンタ出力１０７
を受けてからカウンタ出力１０６を受けるまでの期間に
はクロック信号１０２の断を示す“Ｌ”（または
“Ｈ”）を示すクロック信号断判定信号１０８を生じ
る。
【００２３】いま、クロック信号１０２が第２８パルス
と第２９パルスとの間で断になったとすると、カウンタ
３は設定計数値（５個）を計数するのに時刻ｔ５から時
刻ｔ８まで要し、この間、カウンタ出力１０６は“Ｌ”
（または“Ｈ”）である。カウンタ４は、この間カウン
タ出力１０６でリセットされないので、時刻ｔ７におい
て設定計数値（５個）をカウントアップして“Ｈ”（ま
たは“Ｌ”）のカウンタ出力１０７を生じる。この結
果、クロック断判定信号１０８は、“Ｌ”（または
“Ｈ”）に変化する。このクロック信号１０２断の検出
状態は、クロック信号１０２が正常に回復して時刻ｔ８
にカウンタ３がクロック信号１０２をカウントアップす
るまで続く。
と第２９パルスとの間で断になったとすると、カウンタ
３は設定計数値（５個）を計数するのに時刻ｔ５から時
刻ｔ８まで要し、この間、カウンタ出力１０６は“Ｌ”
（または“Ｈ”）である。カウンタ４は、この間カウン
タ出力１０６でリセットされないので、時刻ｔ７におい
て設定計数値（５個）をカウントアップして“Ｈ”（ま
たは“Ｌ”）のカウンタ出力１０７を生じる。この結
果、クロック断判定信号１０８は、“Ｌ”（または
“Ｈ”）に変化する。このクロック信号１０２断の検出
状態は、クロック信号１０２が正常に回復して時刻ｔ８
にカウンタ３がクロック信号１０２をカウントアップす
るまで続く。
【００２４】なお、第１所定時間ＴＡと第４所定時間Ｔ
Ｄとを同一にすると、カウンタ１と４とが同一設計のカ
ウンタでよいので、安価でしかも早く設計および製造で
きるという利点がある。
Ｄとを同一にすると、カウンタ１と４とが同一設計のカ
ウンタでよいので、安価でしかも早く設計および製造で
きるという利点がある。
【００２５】上述したとおり、本実施例によるクロック
断検出回路は、すべて論理素子によって構成できるの
で、ＬＳＩ化が可能である。また、本実施例のクロック
断検出回路は、第１所定時間ＴＡ＜第２所定時間ｔＢお
よび第３所定時間ＴＣ＜第４所定時間ＴＤの関係が保た
れていれば、クロック信号１０１および１０２がいかな
るクロック周期であっても、信号１０１および１０２の
どちらの入力断であっても、クロック断検出動作が保証
されるという利点があり、回路定数の変更なしにいろい
ろなクロック周期のシステムに適用することができる。
断検出回路は、すべて論理素子によって構成できるの
で、ＬＳＩ化が可能である。また、本実施例のクロック
断検出回路は、第１所定時間ＴＡ＜第２所定時間ｔＢお
よび第３所定時間ＴＣ＜第４所定時間ＴＤの関係が保た
れていれば、クロック信号１０１および１０２がいかな
るクロック周期であっても、信号１０１および１０２の
どちらの入力断であっても、クロック断検出動作が保証
されるという利点があり、回路定数の変更なしにいろい
ろなクロック周期のシステムに適用することができる。
【００２６】
【発明の効果】以上説明したように本発明の一つは、第
１のクロック信号を第１所定時間ＴＡでカウントアップ
するごとに第１カウンタ出力を生じる第１のカウンタ
と、第２のクロック信号を前記第１所定時間ＴＡより長
い第２所定時間ＴＢでカウントアップするごとに第２カ
ウンタ出力を生じるとともに前記第１カウンタ出力によ
り既計数値をクリアされる第２のカウンタと、前記第１
カウンタ出力と前記第２カウンタ出力とを受け前記第２
カウンタ出力を受けてから前記第１カウンタ出力を受け
るまでの期間には前記第１のクロック信号の断を示す第
１クロック信号断判定信号を生じる第１クロック信号断
判定回路とを有するので、すべての回路を論理素子で構
成できる結果、ＬＳＩ化が可能になるばかりでなく、装
置内で内部クロックを生成する必要がないので回路構成
が簡単になるという利点がある。
１のクロック信号を第１所定時間ＴＡでカウントアップ
するごとに第１カウンタ出力を生じる第１のカウンタ
と、第２のクロック信号を前記第１所定時間ＴＡより長
い第２所定時間ＴＢでカウントアップするごとに第２カ
ウンタ出力を生じるとともに前記第１カウンタ出力によ
り既計数値をクリアされる第２のカウンタと、前記第１
カウンタ出力と前記第２カウンタ出力とを受け前記第２
カウンタ出力を受けてから前記第１カウンタ出力を受け
るまでの期間には前記第１のクロック信号の断を示す第
１クロック信号断判定信号を生じる第１クロック信号断
判定回路とを有するので、すべての回路を論理素子で構
成できる結果、ＬＳＩ化が可能になるばかりでなく、装
置内で内部クロックを生成する必要がないので回路構成
が簡単になるという利点がある。
【００２７】また、このクロック断検出回路は、第１所
定時間ＴＡ＜第２所定時間ＴＢの関係が保たれていれ
ば、前記第１および第２のクロック信号の各各が、いか
なるクロック周期であっても，また内部クロック，外部
クロックの別なく、クロック断検出動作が保証されると
いう利点があり、回路定数の変更なしにいろいろなクロ
ック周期のシステムに適用することができる。
定時間ＴＡ＜第２所定時間ＴＢの関係が保たれていれ
ば、前記第１および第２のクロック信号の各各が、いか
なるクロック周期であっても，また内部クロック，外部
クロックの別なく、クロック断検出動作が保証されると
いう利点があり、回路定数の変更なしにいろいろなクロ
ック周期のシステムに適用することができる。
【００２８】また、本発明の別の一つは、前記第１およ
び第２のカウンタと前記第１クロック信号判定回路とに
加え、前記第２のクロック信号を第３所定時間でカウン
トアップするごとに第３カウンタ出力を生じる第３のカ
ウンタと、前記第１のクロック信号を前記第３所定時間
ＴＣより長い第４所定時間ＴＤでカウントアップするご
とに第４カウンタ出力を生じるとともに前記第３カウン
タ出力により既計数値をクリアされる第４のカウンタ
と、前記第３カウンタ出力と前記第４カウンタ出力とを
受け前記第４カウンタ出力を受けてから前記第３カウン
タ出力を受けるまでの期間には前記第２のクロック信号
の断を示す第２クロック信号断判定信号を生じる第２ク
ロック信号断判定回路とを有するので、前記第１および
第２のクロック信号がどちらも外部クロックである場合
には、どちらかのクロック信号断検出のために装置内で
内部クロックを生成する必要が全くなくなるので、特に
有用である。
び第２のカウンタと前記第１クロック信号判定回路とに
加え、前記第２のクロック信号を第３所定時間でカウン
トアップするごとに第３カウンタ出力を生じる第３のカ
ウンタと、前記第１のクロック信号を前記第３所定時間
ＴＣより長い第４所定時間ＴＤでカウントアップするご
とに第４カウンタ出力を生じるとともに前記第３カウン
タ出力により既計数値をクリアされる第４のカウンタ
と、前記第３カウンタ出力と前記第４カウンタ出力とを
受け前記第４カウンタ出力を受けてから前記第３カウン
タ出力を受けるまでの期間には前記第２のクロック信号
の断を示す第２クロック信号断判定信号を生じる第２ク
ロック信号断判定回路とを有するので、前記第１および
第２のクロック信号がどちらも外部クロックである場合
には、どちらかのクロック信号断検出のために装置内で
内部クロックを生成する必要が全くなくなるので、特に
有用である。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の各部における信号波形図である。
１〜４ カウンタ ５，６ フリップフロップ １０１，１０２ クロック信号 １０３，１０４，１０６，１０７ カウンタ出力 １０５，１０８ クロック断判定出力
Claims (5)
- 【請求項１】 第１のクロック信号を第１所定時間でカ
ウントアップするごとに第１カウンタ出力を生じる第１
のカウンタと、第２のクロック信号を前記第１所定時間
より長い第２所定時間でカウントアップするごとに第２
カウンタ出力を生じるとともに前記第１カウンタ出力に
より既計数値をクリアされる第２のカウンタと、前記第
１カウンタ出力と前記第２カウンタ出力とを受け前記第
２カウンタ出力を受けてから前記第１カウンタ出力を受
けるまでの期間には前記第１のクロック信号の断を示す
第１クロック信号断判定信号を生じる第１クロック信号
断判定回路とを備えていることを特徴とするクロック断
検出回路。 - 【請求項２】 前記第１クロック信号断判定回路が、前
記第１カウンタ出力でセットされ、前記第２カウンタ出
力でリセットされる第１のフリップフロップであること
を特徴とする請求項１記載のクロック断検出回路。 - 【請求項３】 請求項１記載のクロック断検出回路と、
前記第２のクロック信号を第３所定時間でカウントアッ
プするごとに第３カウンタ出力を生じる第３のカウンタ
と、前記第１のクロック信号を前記第３所定時間より長
い第４所定時間でカウントアップするごとに第４カウン
タ出力を生じるとともに前記第３カウンタ出力により既
計数値をクリアされる第４のカウンタと、前記第３カウ
ンタ出力と前記第４カウンタ出力とを受け前記第４カウ
ンタ出力を受けてから前記第３カウンタ出力を受けるま
での期間には前記第２のクロック信号の断を示す第２ク
ロック信号断判定信号を生じる第２クロック信号断判定
回路とを備えることを特徴とするクロック断検出回路。 - 【請求項４】 前記第２クロック信号断判定回路が、前
記第３のカウンタ出力でセットされ、前記第４のカウン
タ出力でリセットされる第２のフリップフロップである
ことを特徴とする請求項３記載のクロック断検出回路。 - 【請求項５】 前記第１所定時間と前記第４所定時間と
が等しいことを特徴とする請求項４記載のクロック断検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6107341A JP2538762B2 (ja) | 1994-05-23 | 1994-05-23 | クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6107341A JP2538762B2 (ja) | 1994-05-23 | 1994-05-23 | クロック断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07319576A JPH07319576A (ja) | 1995-12-08 |
| JP2538762B2 true JP2538762B2 (ja) | 1996-10-02 |
Family
ID=14456604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6107341A Expired - Lifetime JP2538762B2 (ja) | 1994-05-23 | 1994-05-23 | クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538762B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363816B1 (ko) | 1998-05-13 | 2002-12-11 | 미쓰비시덴키 가부시키가이샤 | 클록이상검출기 및 클록이상 검출장치 |
| JP2012054752A (ja) * | 2010-09-01 | 2012-03-15 | Denso Corp | 通信装置および通信装置の製造方法 |
-
1994
- 1994-05-23 JP JP6107341A patent/JP2538762B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07319576A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436853A (en) | Remote control signal processing circuit for a microcomputer | |
| JPH06216778A (ja) | 通信制御装置の復調回路 | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| US6728649B2 (en) | Method and apparatus for removing digital glitches | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| EP0577301A1 (en) | Digital receive line filter circuit with data operated squelch | |
| JP2697621B2 (ja) | 信号周期検出回路および信号断監視回路 | |
| JP2003158511A (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
| JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| JPH0637857A (ja) | シリアルデータ受信回路 | |
| JPH0537573A (ja) | データ断検出回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JP2531446B2 (ja) | クロック監視回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP3348271B2 (ja) | アラーム検出回路 | |
| JPH05191235A (ja) | タイミング信号断検出装置 | |
| JPH0591148A (ja) | 信号断検出回路 | |
| JPH08237241A (ja) | シリアルデータ通信の受信クロック生成回路 | |
| JPH09238056A (ja) | パルス幅制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960528 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |