JP2538762B2 - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JP2538762B2 JP2538762B2 JP6107341A JP10734194A JP2538762B2 JP 2538762 B2 JP2538762 B2 JP 2538762B2 JP 6107341 A JP6107341 A JP 6107341A JP 10734194 A JP10734194 A JP 10734194A JP 2538762 B2 JP2538762 B2 JP 2538762B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- clock signal
- output
- counter output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
検出できるクロック断検出回路に関する。
減等を目的として、外付けのコンデンサ,抵抗器等を必
要とせずにLSI化に適するクロック断検出回路が求め
られている。このためのクロック断検出回路として、例
えば、公開特許公報,平3−206512号(発明名
称:クロック断検出回路)の技術が開示されている。こ
の開示されたクロック断検出回路は、1つのカウンタを
基本構成要素とし、装置内で生成した内部クロックを上
記カウンタで計数し、外部クロックの入力ごとにこの計
数をリセットしている。つまり、このカウンタは、上記
外部クロックが入力されると計数をリセットして設定計
数値までのカウントアップを妨げ、上記外部クロックの
断を示すカウントアップ出力を送出しない。一方、この
カウンタは、設定計数値をカウントアップすると上記カ
ウントアップ出力を送出して上記外部クロックの断を示
す。なお、このカウンタは、最初の内部クロックを受信
して上記カウントアップ出力を送出するまでの時間を上
記外部クロックの周期より大きく設定している。
検出回路では、内部クロックを装置内で生成する必要が
あるので回路が複雑となり、また、上記内部クロックの
断を検出できないという欠点があった。
クロック断を検出すべき外部クロックをカウンタのリセ
ット入力端子にのみ供給する必要があり、回路構成に対
する融通性に欠けるという欠点があった。
信号の速度変換回路等のように2つのクロック信号を必
要とすることがあるが、これらの回路では2つのクロッ
ク信号の断を検出する必要がある。
回路の一つは、第1のクロック信号を第1所定時間でカ
ウントアップするごとに第1カウンタ出力を生じる第1
のカウンタと、第2のクロック信号を前記第1所定時間
より長い第2所定時間でカウントアップするごとに第2
カウンタ出力を生じるとともに前記第1カウンタ出力に
より既計数値をクリアされる第2のカウンタと、前記第
1カウンタ出力と前記第2カウンタ出力とを受け前記第
2カウンタ出力を受けてから前記第1カウンタ出力を受
けるまでの期間には前記第1のクロック信号の断を示す
第1クロック信号断判定信号を生じる第1クロック信号
断判定回路とを備えている。
1クロック信号断判定回路が、前記第1カウンタ出力で
セットされ、前記第2カウンタ出力でリセットされる第
1のフリップフロップである構成をとることができる。
一つは、前記クロック断検出回路に加え、前記第2のク
ロック信号を第3所定時間でカウントアップするごとに
第3カウンタ出力を生じる第3のカウンタと、前記第1
のクロック信号を前記第3所定時間より長い第4所定時
間でカウントアップするごとに第4カウンタ出力を生じ
るとともに前記第3カウンタ出力により既計数値をクリ
アされる第4のカウンタと、前記第3カウンタ出力と前
記第4カウンタ出力とを受け前記第4カウンタ出力を受
けてから前記第3カウンタ出力を受けるまでの期間には
前記第2のクロック信号の断を示す第2クロック信号断
判定信号を生じる第2クロック信号断判定回路とを備え
ている。
る。
である。また、図2は本実施例の各部における信号波形
図である。
ク信号101および102のいずれかが断になったこと
を検出する。即ち、カウンタ1および2とフリップフロ
ップ5とを含む第1のクロック断検出回路はクロック信
号101と102とを受けてクロック信号101の断を
検出し、カウンタ3および4とフリップフロップ6とを
含む第2のクロック断検出回路はクロック信号101と
102とを受けてクロック信号102の断を検出する。
なお、クロック信号101および102は、速度変換回
路の書き込みクロックおよび読み出しクロック等であ
り、この回路の外部から供給されるクロック信号であ
る。
1のクロック信号101が第1のカウンタ1のC(クロ
ック)端子に入力される。なお、カウンタ1は、時刻t
0で第1計数が始まる状態になっているものとする。カ
ウンタ1は、クロック信号101のトリガーを時刻t0
から計数し始め、設定計数値(図2では5個)まで計数
する(カウントアップする)と、この計数終了時刻t2
において、クロック信号101の1周期分だけ“H”
(または“L”)となる第1のカウンタ出力103をR
C(リプルキャリー)端子に生じる。いま、クロック信
号101を設定計数値まで計数する時間を第1所定時間
TAとする。
タ2のC端子に入力される。カウンタ2は、カウンタ出
力103がR(リセット)端子に入力されない場合に
は、クロック信号102のトリガーを時刻t0から計数
し始め、設定計数値(図2では10個)まで計数する
と、この計数終了時刻t3において、クロック信号10
2の1周期分だけ“H”(または“L”)となる第2の
カウンタ出力104をRC端子に生じる。なお、カウン
タ2は、クロック信号102を設定計数値まで計数する
時間を第1所定時間TAより長い第2所定時間TBに設
定している。
いてカウンタ出力103をR(リセット)端子に入力し
ているので、既に計数した計数値を時刻t2時点でクリ
アしてしまう。従って、カウンタ2は、時刻t3におい
て設定計数値まで計数することができず、この時刻t3
においてもカウンタ出力104は“L”(または
“H”)のままとなる。
号101の断判定回路であり、カウンタ出力103をセ
ット入力としてS(セット入力)端子に受け,カウンタ
出力104をリセット入力としR(リセット入力)端子
に受ける。このフリップフロップ5は、カウンタ出力1
03を受けると、クロック信号101が正常であると判
断し、“H”(または“L”)のクロック断判定出力1
05を生じる。一方、カウンタ出力104を受けると、
このフリップフロップ5は、クロック信号101が断で
あると判断し、逆の論理レベルの“L”(または
“H”)のクロック断判定出力105を生じる。この
“L”(または“H”)のクロック断判定出力105
は、カウンタ出力104を受けてから次にカウンタ出力
103を受けるまで続く。
ック信号101が正常のときには、カウンタ1が第1所
定時間TAごとにカウンタ出力103をフリップフロッ
プ5に供給し続けるので、クロック信号101が正常で
あると判断し、“H”(または“L”)のクロック断判
定出力105を保持し続ける。
なり(図2の第8パルスから第9パルスの間),この信
号101が“L”(または“H”)で固定されると、カ
ウンタ1は計数しなくなり、カウンタ出力103が
“L”(または“H”)のままとなる。すると、カウン
タ2は、設定計数値まで(時刻t2から時刻t4まで)
計数することができ、時刻t4においてカウンタ出力1
04はクロック信号102の1周期分だけ“H”(また
は“L”)となる。フリップフロップ104は、時刻t
4でカウンタ出力104を受けると、クロック信号10
1の断を示す“L”(または“H”)に変化したクロッ
ク信号断判定信号105を生じる。
“L”(または“H”)を示す状態は、カウンタ出力1
03が“H”(または“L”)となるまで保持され、ク
ロック信号101の異常(クロック断)であると判断で
きる。
1の断を示すクロック信号断判定信号105を生じた
後、クロック信号101が正常に復帰すると、カウンタ
1が、時刻t6において、5個のクロック信号101を
計数して“H”(または“L”)のカウンタ出力103
を生じる。この結果、クロック断判定信号101は
“H”(または“L”)に変化し、クロック信号101
が正常と判断できる。
べて論理素子によって構成できるのでLSI化が可能で
あるばかりでなく、装置内で内部クロックを生成する必
要がないので回路が簡単になるという利点がある。
定時間TA<第2所定時間TBの関係が保たれていれ
ば、クロック信号101および102がいかなるクロッ
ク周期であっても,また内部クロック,外部クロックの
別なく、クロック断検出動作が保証されるという利点が
あり、回路定数の変更なしにいろいろなクロック周期の
システムに適用することができる。
第1のクロック断検出回路とほぼ同様の構成であり、ほ
ぼ同様の動作を行う。しかしながら、カウンタ3はクロ
ック信号102を第3所定時間TCでカウントアップす
るごとに“H”(または“L”)のカウンタ出力106
を生じ、カウンタ4はクロック信号101を第3所定時
間TCより長い第4所定時間TDでカウントアップする
ごとに“H”(または“L”)のカウンタ出力107を
生じる。カウンタ4は、また、カウンタ出力106によ
り既計数値をクリアされる。クロック信号102の断判
定回路であるフリップフロップ6は、カウンタ出力10
6とカウンタ出力107とを受け、カウンタ出力107
を受けてからカウンタ出力106を受けるまでの期間に
はクロック信号102の断を示す“L”(または
“H”)を示すクロック信号断判定信号108を生じ
る。
と第29パルスとの間で断になったとすると、カウンタ
3は設定計数値(5個)を計数するのに時刻t5から時
刻t8まで要し、この間、カウンタ出力106は“L”
(または“H”)である。カウンタ4は、この間カウン
タ出力106でリセットされないので、時刻t7におい
て設定計数値(5個)をカウントアップして“H”(ま
たは“L”)のカウンタ出力107を生じる。この結
果、クロック断判定信号108は、“L”(または
“H”)に変化する。このクロック信号102断の検出
状態は、クロック信号102が正常に回復して時刻t8
にカウンタ3がクロック信号102をカウントアップす
るまで続く。
Dとを同一にすると、カウンタ1と4とが同一設計のカ
ウンタでよいので、安価でしかも早く設計および製造で
きるという利点がある。
断検出回路は、すべて論理素子によって構成できるの
で、LSI化が可能である。また、本実施例のクロック
断検出回路は、第1所定時間TA<第2所定時間tBお
よび第3所定時間TC<第4所定時間TDの関係が保た
れていれば、クロック信号101および102がいかな
るクロック周期であっても、信号101および102の
どちらの入力断であっても、クロック断検出動作が保証
されるという利点があり、回路定数の変更なしにいろい
ろなクロック周期のシステムに適用することができる。
1のクロック信号を第1所定時間TAでカウントアップ
するごとに第1カウンタ出力を生じる第1のカウンタ
と、第2のクロック信号を前記第1所定時間TAより長
い第2所定時間TBでカウントアップするごとに第2カ
ウンタ出力を生じるとともに前記第1カウンタ出力によ
り既計数値をクリアされる第2のカウンタと、前記第1
カウンタ出力と前記第2カウンタ出力とを受け前記第2
カウンタ出力を受けてから前記第1カウンタ出力を受け
るまでの期間には前記第1のクロック信号の断を示す第
1クロック信号断判定信号を生じる第1クロック信号断
判定回路とを有するので、すべての回路を論理素子で構
成できる結果、LSI化が可能になるばかりでなく、装
置内で内部クロックを生成する必要がないので回路構成
が簡単になるという利点がある。
定時間TA<第2所定時間TBの関係が保たれていれ
ば、前記第1および第2のクロック信号の各各が、いか
なるクロック周期であっても,また内部クロック,外部
クロックの別なく、クロック断検出動作が保証されると
いう利点があり、回路定数の変更なしにいろいろなクロ
ック周期のシステムに適用することができる。
び第2のカウンタと前記第1クロック信号判定回路とに
加え、前記第2のクロック信号を第3所定時間でカウン
トアップするごとに第3カウンタ出力を生じる第3のカ
ウンタと、前記第1のクロック信号を前記第3所定時間
TCより長い第4所定時間TDでカウントアップするご
とに第4カウンタ出力を生じるとともに前記第3カウン
タ出力により既計数値をクリアされる第4のカウンタ
と、前記第3カウンタ出力と前記第4カウンタ出力とを
受け前記第4カウンタ出力を受けてから前記第3カウン
タ出力を受けるまでの期間には前記第2のクロック信号
の断を示す第2クロック信号断判定信号を生じる第2ク
ロック信号断判定回路とを有するので、前記第1および
第2のクロック信号がどちらも外部クロックである場合
には、どちらかのクロック信号断検出のために装置内で
内部クロックを生成する必要が全くなくなるので、特に
有用である。
Claims (5)
- 【請求項1】 第1のクロック信号を第1所定時間でカ
ウントアップするごとに第1カウンタ出力を生じる第1
のカウンタと、第2のクロック信号を前記第1所定時間
より長い第2所定時間でカウントアップするごとに第2
カウンタ出力を生じるとともに前記第1カウンタ出力に
より既計数値をクリアされる第2のカウンタと、前記第
1カウンタ出力と前記第2カウンタ出力とを受け前記第
2カウンタ出力を受けてから前記第1カウンタ出力を受
けるまでの期間には前記第1のクロック信号の断を示す
第1クロック信号断判定信号を生じる第1クロック信号
断判定回路とを備えていることを特徴とするクロック断
検出回路。 - 【請求項2】 前記第1クロック信号断判定回路が、前
記第1カウンタ出力でセットされ、前記第2カウンタ出
力でリセットされる第1のフリップフロップであること
を特徴とする請求項1記載のクロック断検出回路。 - 【請求項3】 請求項1記載のクロック断検出回路と、
前記第2のクロック信号を第3所定時間でカウントアッ
プするごとに第3カウンタ出力を生じる第3のカウンタ
と、前記第1のクロック信号を前記第3所定時間より長
い第4所定時間でカウントアップするごとに第4カウン
タ出力を生じるとともに前記第3カウンタ出力により既
計数値をクリアされる第4のカウンタと、前記第3カウ
ンタ出力と前記第4カウンタ出力とを受け前記第4カウ
ンタ出力を受けてから前記第3カウンタ出力を受けるま
での期間には前記第2のクロック信号の断を示す第2ク
ロック信号断判定信号を生じる第2クロック信号断判定
回路とを備えることを特徴とするクロック断検出回路。 - 【請求項4】 前記第2クロック信号断判定回路が、前
記第3のカウンタ出力でセットされ、前記第4のカウン
タ出力でリセットされる第2のフリップフロップである
ことを特徴とする請求項3記載のクロック断検出回路。 - 【請求項5】 前記第1所定時間と前記第4所定時間と
が等しいことを特徴とする請求項4記載のクロック断検
出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6107341A JP2538762B2 (ja) | 1994-05-23 | 1994-05-23 | クロック断検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6107341A JP2538762B2 (ja) | 1994-05-23 | 1994-05-23 | クロック断検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07319576A JPH07319576A (ja) | 1995-12-08 |
JP2538762B2 true JP2538762B2 (ja) | 1996-10-02 |
Family
ID=14456604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6107341A Expired - Lifetime JP2538762B2 (ja) | 1994-05-23 | 1994-05-23 | クロック断検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2538762B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100363816B1 (ko) | 1998-05-13 | 2002-12-11 | 미쓰비시덴키 가부시키가이샤 | 클록이상검출기 및 클록이상 검출장치 |
JP2012054752A (ja) * | 2010-09-01 | 2012-03-15 | Denso Corp | 通信装置および通信装置の製造方法 |
-
1994
- 1994-05-23 JP JP6107341A patent/JP2538762B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07319576A (ja) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436853A (en) | Remote control signal processing circuit for a microcomputer | |
JPH06216778A (ja) | 通信制御装置の復調回路 | |
US6469544B2 (en) | Device for detecting abnormality of clock signal | |
JP2538762B2 (ja) | クロック断検出回路 | |
US6728649B2 (en) | Method and apparatus for removing digital glitches | |
JP2980304B2 (ja) | クロック障害検出回路 | |
EP0577301A1 (en) | Digital receive line filter circuit with data operated squelch | |
JP2697621B2 (ja) | 信号周期検出回路および信号断監視回路 | |
JP2003158511A (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
JP2707778B2 (ja) | ノイズ除去回路 | |
JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
JP3201445B2 (ja) | チャタリング防止回路 | |
JP3025702B2 (ja) | ロック検出回路 | |
JPH07212413A (ja) | 非同期データの受信回路 | |
JPH0637857A (ja) | シリアルデータ受信回路 | |
JPH0537573A (ja) | データ断検出回路 | |
JP2619939B2 (ja) | 同期パターン検出回路 | |
JP2531446B2 (ja) | クロック監視回路 | |
JP2606458Y2 (ja) | 信号レベル監視回路 | |
JP3348271B2 (ja) | アラーム検出回路 | |
JPH05191235A (ja) | タイミング信号断検出装置 | |
JPH0591148A (ja) | 信号断検出回路 | |
JPH08237241A (ja) | シリアルデータ通信の受信クロック生成回路 | |
JPH09238056A (ja) | パルス幅制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960528 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |