JPH04360334A - 調歩同期受信回路 - Google Patents
調歩同期受信回路Info
- Publication number
- JPH04360334A JPH04360334A JP3163841A JP16384191A JPH04360334A JP H04360334 A JPH04360334 A JP H04360334A JP 3163841 A JP3163841 A JP 3163841A JP 16384191 A JP16384191 A JP 16384191A JP H04360334 A JPH04360334 A JP H04360334A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- signal
- data
- clock
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000003708 edge detection Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、通信制御装置に利用さ
れ、特に、調歩同期データの受信を行う調歩同期受信回
路に関する。
れ、特に、調歩同期データの受信を行う調歩同期受信回
路に関する。
【０００２】
【従来の技術】図４は従来例の調歩同期受信回路の要部
を示すブロック構成図で、通信制御装置内の受信回路部
を示し、シリアルデータの１６倍周波数のクロックでデ
ータのサンプリングを行う。
を示すブロック構成図で、通信制御装置内の受信回路部
を示し、シリアルデータの１６倍周波数のクロックでデ
ータのサンプリングを行う。
【０００３】図４において、１はシリアルデータをパラ
レルデータに変換し外部に出力する受信シフトレジスタ
、７はスタートビットの中心から受信クロック×１６信
号１３の１６クロックパルス分を繰返し計数して１６ク
ロック間隔でデータサンプリング信号１４を出力するカ
ウンタ、１１は受信シリアルデータ、１２はスタートビ
ットの受信でアクティブになるスタートビット検出信号
、１３はシリアルデータの１６倍周波数の受信クロック
×１６信号、１４はカウンタ７の出力で１６受信クロッ
ク時間ごとにアクティブになるデータサンプリング信号
である。
レルデータに変換し外部に出力する受信シフトレジスタ
、７はスタートビットの中心から受信クロック×１６信
号１３の１６クロックパルス分を繰返し計数して１６ク
ロック間隔でデータサンプリング信号１４を出力するカ
ウンタ、１１は受信シリアルデータ、１２はスタートビ
ットの受信でアクティブになるスタートビット検出信号
、１３はシリアルデータの１６倍周波数の受信クロック
×１６信号、１４はカウンタ７の出力で１６受信クロッ
ク時間ごとにアクティブになるデータサンプリング信号
である。
【０００４】調歩同期方式受信回路では、スタートビッ
トを検出するとスタートビットの中心からカウンタ７で
受信クロック×１６信号１３を１６クロック分カウント
し、カウンタ７から１６クロックごとに出力するデータ
サンプリング信号１４でシリアルデータをパラレルデー
タに変換していく。このとき、送られてくるシリアルデ
ータの１ビットの長さが受信側で期待しているように１
６クロック分であれば問題ないが、送信側から送られて
くる間に１ビットの長さが１６クロック分より短くなっ
たり、あるいは長くなったりすると、正しく受信できな
くなる場合も出てくる。もし、受信できなかった場合に
は、どのくらいずれが生じたか、測定器等を用いて調べ
、受信側（あるいは送信側でもよいが）でデータサンプ
リング信号１４のタイミングを変える等して、正しく受
信できるよう調整する。
トを検出するとスタートビットの中心からカウンタ７で
受信クロック×１６信号１３を１６クロック分カウント
し、カウンタ７から１６クロックごとに出力するデータ
サンプリング信号１４でシリアルデータをパラレルデー
タに変換していく。このとき、送られてくるシリアルデ
ータの１ビットの長さが受信側で期待しているように１
６クロック分であれば問題ないが、送信側から送られて
くる間に１ビットの長さが１６クロック分より短くなっ
たり、あるいは長くなったりすると、正しく受信できな
くなる場合も出てくる。もし、受信できなかった場合に
は、どのくらいずれが生じたか、測定器等を用いて調べ
、受信側（あるいは送信側でもよいが）でデータサンプ
リング信号１４のタイミングを変える等して、正しく受
信できるよう調整する。
【０００５】
【発明が解決しようとする課題】前述したように、従来
の調歩同期受信回路では、シリアルデータにずれが生じ
て正しく受信できなかった場合、どのくらいずれが生じ
たか調べるためには、測定器等の外部装置に頼らざるを
得ないので、検出のための外部装置が必要になるほか、
検出のための準備工数がかかる欠点があった。
の調歩同期受信回路では、シリアルデータにずれが生じ
て正しく受信できなかった場合、どのくらいずれが生じ
たか調べるためには、測定器等の外部装置に頼らざるを
得ないので、検出のための外部装置が必要になるほか、
検出のための準備工数がかかる欠点があった。
【０００６】本発明の目的は、前記の欠点を除去するこ
とにより、ずれ検出手段を内蔵した調歩同期方式受信回
路を提供することにある。
とにより、ずれ検出手段を内蔵した調歩同期方式受信回
路を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、調歩同期形の
受信シリアルデータを入力し、入力されるデータサンプ
リング信号に従いパラレルデータに変換出力する受信シ
フトレジスタと、入力されるスタートビット検出信号に
より入力される受信クロック信号をカウントし前記デー
タサンプリング信号を発生する第一のカウンタとを備え
た調歩同期受信回路において、前記受信シリアルデータ
の立上りまはた立下りエッジから前記受信シリアルデー
タの半ビット分をカウントするカウント手段と、前記デ
ータサンプリング信号と前記カウント手段の出力結果と
を比較してその時間差を検出する検出手段と、前記検出
手段の検出結果を格納する格納手段とを備えたことを特
徴とする。
受信シリアルデータを入力し、入力されるデータサンプ
リング信号に従いパラレルデータに変換出力する受信シ
フトレジスタと、入力されるスタートビット検出信号に
より入力される受信クロック信号をカウントし前記デー
タサンプリング信号を発生する第一のカウンタとを備え
た調歩同期受信回路において、前記受信シリアルデータ
の立上りまはた立下りエッジから前記受信シリアルデー
タの半ビット分をカウントするカウント手段と、前記デ
ータサンプリング信号と前記カウント手段の出力結果と
を比較してその時間差を検出する検出手段と、前記検出
手段の検出結果を格納する格納手段とを備えたことを特
徴とする。
【０００８】
【作用】カウント手段は、受信シリアルデータの立上り
または立下りすなわちエッジを検出し、そのエッジから
データの半ビット分カウントしクロックカウント信号を
出力する。そして、検出手段はこのクロックカウント手
段とデータサンプリング信号とを比較しその時間差（シ
リアルデータに生じたずれに相当）を検出し、格納手段
に格納する。
または立下りすなわちエッジを検出し、そのエッジから
データの半ビット分カウントしクロックカウント信号を
出力する。そして、検出手段はこのクロックカウント手
段とデータサンプリング信号とを比較しその時間差（シ
リアルデータに生じたずれに相当）を検出し、格納手段
に格納する。
【０００９】従って、受信シリアルデータに生じたずれ
は、常に自動的に検出し格納することが可能となり、特
別に外部装置を用意することは不要となる。
は、常に自動的に検出し格納することが可能となり、特
別に外部装置を用意することは不要となる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の第一実施例の要部を示すブ
ロック構成図で、通信制御装置内で受信回路部を示し、
シリアルデータの１６倍周波数のクロックでデータのサ
ンプリングを行う。
ロック構成図で、通信制御装置内で受信回路部を示し、
シリアルデータの１６倍周波数のクロックでデータのサ
ンプリングを行う。
【００１２】本第一実施例は受信シリアルデータ１１を
パラレルデータに変換する受信シフトレジスタ１と、受
信シリアルデータ１１をサンプリングするデータサンプ
リング信号１４と受信シリアルデータ１１の各ビットの
中心を示すクロックカウント信号１６とを比較し信号の
ずれを検出しずれがあった場合には結果を出力する位相
ずれ検出回路２と、位相ずれ検出回路２の結果を格納す
る格納レジスタ３と、エッジ検出信号１５に従って受信
シリアルデータ１１の立上りまたは立下りエッジから入
力される受信クロック×１６信号１３をカウントし８ク
ロック目でアクティブパルスのクロックカウント信号１
６を出力するカウンタ４と、データサンプリング信号１
４をカウントし受信シリアルデータ１１のビット数を検
出するビット数カウンタ５と、ビット数カウンタ５の結
果を格納する格納レジスタ６と、入力されるスタートビ
ット検出信号１２に従ってスタートビットの中心から入
力される受信クロック×１６信号１３の１６クロックパ
ルス分を繰返し計数して１６クロック間隔でデータサン
プリング信号１４を出力するカウンタ７と、受信シリア
ルデータ１１の立上りまたは立下りエッジを検出すると
アクティブパルスのエッジ検出信号１５をシリアルする
エッジ検出回路８とを備えている。ここで、スタートビ
ット検出信号１２はスタートビットの受信でアクティブ
になる信号、受信クロック×１６信号１３は受信シリア
ルデータ１１の１６倍周波数のクロック信号、データサ
ンプリング信号１４は１６受信クロック時間ごとにアク
ティブになる信号、エッジ検出信号１５は受信シリアル
データ１１に立上りまたは立下りエッジがあるとアクテ
ィブになる信号、ならびにクロックカウント信号１６は
受信シリアルデータ１１の立上りまたは立下りエッジか
ら受信クロック×１６信号１３の８クロック目でアクテ
ィブになる信号である。
パラレルデータに変換する受信シフトレジスタ１と、受
信シリアルデータ１１をサンプリングするデータサンプ
リング信号１４と受信シリアルデータ１１の各ビットの
中心を示すクロックカウント信号１６とを比較し信号の
ずれを検出しずれがあった場合には結果を出力する位相
ずれ検出回路２と、位相ずれ検出回路２の結果を格納す
る格納レジスタ３と、エッジ検出信号１５に従って受信
シリアルデータ１１の立上りまたは立下りエッジから入
力される受信クロック×１６信号１３をカウントし８ク
ロック目でアクティブパルスのクロックカウント信号１
６を出力するカウンタ４と、データサンプリング信号１
４をカウントし受信シリアルデータ１１のビット数を検
出するビット数カウンタ５と、ビット数カウンタ５の結
果を格納する格納レジスタ６と、入力されるスタートビ
ット検出信号１２に従ってスタートビットの中心から入
力される受信クロック×１６信号１３の１６クロックパ
ルス分を繰返し計数して１６クロック間隔でデータサン
プリング信号１４を出力するカウンタ７と、受信シリア
ルデータ１１の立上りまたは立下りエッジを検出すると
アクティブパルスのエッジ検出信号１５をシリアルする
エッジ検出回路８とを備えている。ここで、スタートビ
ット検出信号１２はスタートビットの受信でアクティブ
になる信号、受信クロック×１６信号１３は受信シリア
ルデータ１１の１６倍周波数のクロック信号、データサ
ンプリング信号１４は１６受信クロック時間ごとにアク
ティブになる信号、エッジ検出信号１５は受信シリアル
データ１１に立上りまたは立下りエッジがあるとアクテ
ィブになる信号、ならびにクロックカウント信号１６は
受信シリアルデータ１１の立上りまたは立下りエッジか
ら受信クロック×１６信号１３の８クロック目でアクテ
ィブになる信号である。
【００１３】本発明の特徴とするところは、図１におい
て、受信シリアルデータ１１の立上りまたは立下りエッ
ジから受信シリアルデータの半ビット分をカウントする
カウント手段としてのエッジ検出回路８およびカウンタ
４と、データサンプリング信号１４とカウンタ４から出
力されるカウント結果としてのカウントクロック信号１
６とを比較しその時間差を検出する検出手段としての位
相ずれ検出回路２と、位相ずれ検出回路２の検出結果を
格納する格納手段としての格納レジスタ３とを備えたこ
とにある。
て、受信シリアルデータ１１の立上りまたは立下りエッ
ジから受信シリアルデータの半ビット分をカウントする
カウント手段としてのエッジ検出回路８およびカウンタ
４と、データサンプリング信号１４とカウンタ４から出
力されるカウント結果としてのカウントクロック信号１
６とを比較しその時間差を検出する検出手段としての位
相ずれ検出回路２と、位相ずれ検出回路２の検出結果を
格納する格納手段としての格納レジスタ３とを備えたこ
とにある。
【００１４】次に、本第一実施例の動作について図２を
示すタイミングを用いて説明する。
示すタイミングを用いて説明する。
【００１５】受信シリアルデータ１１はスタートビット
から始まり、ストップビットで終わっており、ストップ
ビットでの点線は本来あるべきビット位置を示し、実線
は実際に受信しているビット位置を示している。また、
エッジ検出信号１５およびクロックカウント信号１６の
点線は、シリアルデータにエッジがあればアクティブパ
ルスになることを示し、エッジがなければアクティブパ
ルスにならないことを示している。
から始まり、ストップビットで終わっており、ストップ
ビットでの点線は本来あるべきビット位置を示し、実線
は実際に受信しているビット位置を示している。また、
エッジ検出信号１５およびクロックカウント信号１６の
点線は、シリアルデータにエッジがあればアクティブパ
ルスになることを示し、エッジがなければアクティブパ
ルスにならないことを示している。
【００１６】本第一実施例では、ストップビット直前の
ビットの幅が本来のビット幅よりも広くなってしまった
ため、ストップビットの位置が本来受信側で期待してい
る位置（点線）より後にずれてしまい（実線）、ビット
の中心にくるべきデータサンプリング信号１４もビット
の中心からずれている。このときビット中心からどのく
らいずれているかは、受信シリアルデータ１１の立上り
または立下りエッジから受信クロック×１６信号１３の
８クロック目でアクティブになるクロックカウント信号
１６とデータサンプリング信号１４のタイミングのずれ
を位相ずれ検出回路２で検出し、結果を格納レジスタ３
へ格納する。また、受信シリアルデータ１１の何ビット
目にずれがあったのかは、データサンプリング信号１４
をカウントするビット数カウンタ５の出力結果によりわ
かり、格納レジスタ６に格納される。
ビットの幅が本来のビット幅よりも広くなってしまった
ため、ストップビットの位置が本来受信側で期待してい
る位置（点線）より後にずれてしまい（実線）、ビット
の中心にくるべきデータサンプリング信号１４もビット
の中心からずれている。このときビット中心からどのく
らいずれているかは、受信シリアルデータ１１の立上り
または立下りエッジから受信クロック×１６信号１３の
８クロック目でアクティブになるクロックカウント信号
１６とデータサンプリング信号１４のタイミングのずれ
を位相ずれ検出回路２で検出し、結果を格納レジスタ３
へ格納する。また、受信シリアルデータ１１の何ビット
目にずれがあったのかは、データサンプリング信号１４
をカウントするビット数カウンタ５の出力結果によりわ
かり、格納レジスタ６に格納される。
【００１７】図３は、本発明の第二の実施例の要部を示
すブロック構成図で、第一実施例と同様の通信制御装置
内の受信回路部を示す。
すブロック構成図で、第一実施例と同様の通信制御装置
内の受信回路部を示す。
【００１８】本第二実施例は、図１の第一実施例におけ
る格納レジスタ３および６をそれぞれＦＩＦＯレジスタ
９および１０に置き換えたものである。
る格納レジスタ３および６をそれぞれＦＩＦＯレジスタ
９および１０に置き換えたものである。
【００１９】第一実施例では受信シリアルデータ１１の
ビットのずれが連続して発生し、各格納レジスタ３およ
び６から受信回路外部へ読み出されるのが遅れた場合、
位相ずれ検出回路２とビット数カウンタ５の結果から最
新のものしか格納しておけないけれども、本第二実施例
では過去の履歴を含め複数の結果を格納しておける利点
がある。
ビットのずれが連続して発生し、各格納レジスタ３およ
び６から受信回路外部へ読み出されるのが遅れた場合、
位相ずれ検出回路２とビット数カウンタ５の結果から最
新のものしか格納しておけないけれども、本第二実施例
では過去の履歴を含め複数の結果を格納しておける利点
がある。
【００２０】
【発明の効果】以上説明したように、本発明は、受信シ
リアルデータの立上りまたは立下りエッジから受信シリ
アルデータの半ビット分をカウントするカウンタ、カウ
ンタの出力結果とデータサンプリング信号とを比較しそ
の時間差を測定する検出回路、検出回路の結果を格納す
る回路を設けたことにより、受信シリアルデータのずれ
を内部で検出でき、検出結果は随時受信回路内にあるた
め、従来のように測定器等の外部装置を必要とせず、検
出のための準備工数、装置費用が不要である効果がある
。
リアルデータの立上りまたは立下りエッジから受信シリ
アルデータの半ビット分をカウントするカウンタ、カウ
ンタの出力結果とデータサンプリング信号とを比較しそ
の時間差を測定する検出回路、検出回路の結果を格納す
る回路を設けたことにより、受信シリアルデータのずれ
を内部で検出でき、検出結果は随時受信回路内にあるた
め、従来のように測定器等の外部装置を必要とせず、検
出のための準備工数、装置費用が不要である効果がある
。
【図１】本発明の第一実施例の要部を示すブロック構成
図。
図。
【図２】その動作を示すタイミング図。
【図３】本発明の第二実施例の要部を示すブロック構成
図。
図。
【図４】従来例の要部を示すブロック構成図。
１ 受信シフトレジスタ
２ 位相ずれ検出回路
３、６ 格納レジスタ
４、７ カウンタ
５ ビット数カウンタ
８ エッジ検出回路
９、１０ ＦＩＦＯレジスタ
１１ 受信シリアルデータ
１２ スタートビット検出信号
１３ 受信クロック×１６信号
１４ データサンプリング信号
１５ エッジ検出信号
１６ クロックカウント信号
Claims (1)
- 【請求項１】 調歩同期形の受信シリアルデータを入
力し、入力されるデータサンプリング信号に従いパラレ
ルデータに変換出力する受信シフトレジスタと、入力さ
れるスタートビット検出信号により入力される受信クロ
ック信号をカウントし前記データサンプリング信号を発
生する第一のカウンタとを備えた調歩同期受信回路にお
いて、前記受信シリアルデータの立上りまはた立下りエ
ッジから前記受信シリアルデータの半ビット分をカウン
トするカウント手段と、前記データサンプリング信号と
前記カウント手段の出力結果とを比較してその時間差を
検出する検出手段と、前記検出手段の検出結果を格納す
る格納手段とを備えたことを特徴とする調歩同期受信回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163841A JPH04360334A (ja) | 1991-06-06 | 1991-06-06 | 調歩同期受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163841A JPH04360334A (ja) | 1991-06-06 | 1991-06-06 | 調歩同期受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360334A true JPH04360334A (ja) | 1992-12-14 |
Family
ID=15781772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163841A Pending JPH04360334A (ja) | 1991-06-06 | 1991-06-06 | 調歩同期受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013017162A (ja) * | 2011-06-07 | 2013-01-24 | Canon Inc | 送信装置、受信装置、シリアル通信装置、及び、その装置を備えた記録装置 |
-
1991
- 1991-06-06 JP JP3163841A patent/JPH04360334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013017162A (ja) * | 2011-06-07 | 2013-01-24 | Canon Inc | 送信装置、受信装置、シリアル通信装置、及び、その装置を備えた記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4064488A (en) | Sampled signal detector | |
| EP0773653A2 (en) | Method and apparatus for decoding Manchester-encoded data | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US7260734B2 (en) | Method and circuit for transmitting data between systems having different clock speeds | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JP2003134098A (ja) | シリアル受信装置 | |
| KR100249171B1 (ko) | 비동기식 데이터 송수신 장치의 에러 검출 방법 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP2559237Y2 (ja) | シリアルデータサンプリング信号発生装置 | |
| KR200158764Y1 (ko) | 동기식 직렬 수신 장치 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| JPH0537508A (ja) | 調歩信号のパルス幅歪補正回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JPH04336724A (ja) | シリアル受信装置 | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| KR100218467B1 (ko) | 전화기 신호 자동인지 장치 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| CN118425624A (zh) | 波特率检测方法及波特率检测装置、串口通讯*** | |
| KR900006016Y1 (ko) | 데이터 직렬전송시의 잡음제거 회로 | |
| JP3006426B2 (ja) | Ｆｍ多重エンコーダ | |
| JPH05191236A (ja) | クロック断検出回路 | |
| JPH01194709A (ja) | 位相判別回路 |