JPH0425240A - バースト信号監視回路 - Google Patents
バースト信号監視回路Info
- Publication number
- JPH0425240A JPH0425240A JP12974390A JP12974390A JPH0425240A JP H0425240 A JPH0425240 A JP H0425240A JP 12974390 A JP12974390 A JP 12974390A JP 12974390 A JP12974390 A JP 12974390A JP H0425240 A JPH0425240 A JP H0425240A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- burst signal
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 47
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
受信バースト信号の正常性を監視する監視回路に関し、
受信した各バースト状データの先頭ビットが正規の“ｌ
”であるかどうかを常時監視する受信バースト信号監視
回路を簡単な回路構成で実現することを目的とし、 複数ビットを有し先頭ビットが“１”であるバースト状
の信号が正常に受信されているかどうかを監視する回路
であって、バースト信号の間の無信号区間を検出する無
信号期間検出部と、検出された無信号区間の次に現れる
受信バースト信号の先頭を検出する変化点検出部と、該
変化点検出部の検出結果により動作を開始し、以降のバ
ースト信号の先頭位置を予測する先頭位置予測部と、予
測した先頭位置における受信データを調べ、該位置に“
１”があれば正常信号を出力するとともに前記変化点検
出部の動作を停止させ、該位置に“０”があれば正常信
号をオフとするとともに変化点検出部の動作を再開させ
る先頭検出部とを有する構成である。
”であるかどうかを常時監視する受信バースト信号監視
回路を簡単な回路構成で実現することを目的とし、 複数ビットを有し先頭ビットが“１”であるバースト状
の信号が正常に受信されているかどうかを監視する回路
であって、バースト信号の間の無信号区間を検出する無
信号期間検出部と、検出された無信号区間の次に現れる
受信バースト信号の先頭を検出する変化点検出部と、該
変化点検出部の検出結果により動作を開始し、以降のバ
ースト信号の先頭位置を予測する先頭位置予測部と、予
測した先頭位置における受信データを調べ、該位置に“
１”があれば正常信号を出力するとともに前記変化点検
出部の動作を停止させ、該位置に“０”があれば正常信
号をオフとするとともに変化点検出部の動作を再開させ
る先頭検出部とを有する構成である。
本発明は、受信バースト信号の正常性を監視する監視回
路に関する。
路に関する。
２線式ディジタル加入者線伝送等では、時分割伝送のピ
ンポン伝送方式が用いられ、送信データを時間圧縮して
バースト状データとして同一線路を共用して交互に送受
を行う。時間圧縮された受信データを正しく再生するた
めに、送信側は各バーストデータの先頭ビットを“ｌ”
として送出するが、ノイズ等により受信側には必ずしも
この先頭ビットが正常に到達しないことがある。受信バ
ーストデータの再生にはこの先頭ビットが“ｌ”である
ことが不可欠であるので、この先頭ビットの存在を検査
して、再生可能の正しいバースト信号を受信しているこ
とを常時監視する必要がある。
ンポン伝送方式が用いられ、送信データを時間圧縮して
バースト状データとして同一線路を共用して交互に送受
を行う。時間圧縮された受信データを正しく再生するた
めに、送信側は各バーストデータの先頭ビットを“ｌ”
として送出するが、ノイズ等により受信側には必ずしも
この先頭ビットが正常に到達しないことがある。受信バ
ーストデータの再生にはこの先頭ビットが“ｌ”である
ことが不可欠であるので、この先頭ビットの存在を検査
して、再生可能の正しいバースト信号を受信しているこ
とを常時監視する必要がある。
バースト状データで送受を行う通信方式においては、受
信したバースト状データの先頭位置を検出してデータの
処理を行う必要がある。このための予め送信部で先頭ビ
ットを特徴とする特定パターンのフレーム同期パルスが
バーストの先頭に挿入され、受信部ではフレーム同期パ
ルスを検出してバースト信号再生のためのタイミングを
生成している。
信したバースト状データの先頭位置を検出してデータの
処理を行う必要がある。このための予め送信部で先頭ビ
ットを特徴とする特定パターンのフレーム同期パルスが
バーストの先頭に挿入され、受信部ではフレーム同期パ
ルスを検出してバースト信号再生のためのタイミングを
生成している。
このバーストタイミング抽出のための回路は、連続符号
列によるＰＣＭデジタル通信におけるフレーム検出回路
と同様に、フレームビット等によるフレーム同期や前・
後方保護等を行っている。
列によるＰＣＭデジタル通信におけるフレーム検出回路
と同様に、フレームビット等によるフレーム同期や前・
後方保護等を行っている。
第４図はこのフレーム検出回路のブロック図である。
図において、データとクロックがフレームパルス検出回
路６１とクロック制御回路６２にそれぞれ加えられる。
路６１とクロック制御回路６２にそれぞれ加えられる。
フレーム検出回路６１は、タイミングパルス発生回路６
３ｂからのタイミングパルスを用いて、加えられたデー
タから連続した複数ビットのパルス列を取り出し、それ
が所定のフレームパルス列と一致していれば同期保護回
路６４にフレーム同期が取れた（バーストの先頭が見つ
かった）という同期情報を送出し、同期保護回路６４は
一回フレーム同期が取れたと記憶する。そして同期保護
回路６４はｎ回連続してフレーム同期が取れたら同期確
立と判断して、この同期確立以降フレームパルス検出回
路６１より制御信号か加えられても動作しないように、
クロック制御回路６２の動作をロックするロック信号を
この回路６２に送出して後方保護を行う。
３ｂからのタイミングパルスを用いて、加えられたデー
タから連続した複数ビットのパルス列を取り出し、それ
が所定のフレームパルス列と一致していれば同期保護回
路６４にフレーム同期が取れた（バーストの先頭が見つ
かった）という同期情報を送出し、同期保護回路６４は
一回フレーム同期が取れたと記憶する。そして同期保護
回路６４はｎ回連続してフレーム同期が取れたら同期確
立と判断して、この同期確立以降フレームパルス検出回
路６１より制御信号か加えられても動作しないように、
クロック制御回路６２の動作をロックするロック信号を
この回路６２に送出して後方保護を行う。
また同期確立後、０１回連続して検出したパルス列が所
定のフレームパルスと一致しなければ同期保護回路６４
は同期外れと判断して上記のロック信号を解除するロッ
ク解除信号を送出し、クロック制御回路６２がフレーム
パルス検出回路６１からの制御信号により制御されるよ
うにして、前方保護を行う。
定のフレームパルスと一致しなければ同期保護回路６４
は同期外れと判断して上記のロック信号を解除するロッ
ク解除信号を送出し、クロック制御回路６２がフレーム
パルス検出回路６１からの制御信号により制御されるよ
うにして、前方保護を行う。
一方所定のフレームパルス列と一致しない場合、この検
出回路６１より制御信号がクロック制御回路６２に送ら
れるので、この回路６２はクロックを例えば１ビツトシ
フトしてタイミング発生部６３内のカウンタ６３ａに加
える。
出回路６１より制御信号がクロック制御回路６２に送ら
れるので、この回路６２はクロックを例えば１ビツトシ
フトしてタイミング発生部６３内のカウンタ６３ａに加
える。
カウンタ６３ａは入力されるクロックを計測し、それを
タイミングパルス発生回路６２ｂに加える。
タイミングパルス発生回路６２ｂに加える。
タイミングパルス発生回路６２ｂは入力されたカウント
値をデコードしてフレームパルス検出に必要なタイミン
グパルスを出力する。
値をデコードしてフレームパルス検出に必要なタイミン
グパルスを出力する。
フレームパルス検出回路６１はこのタイミングパルスで
データからのパルス列を抽出し、所定のパルス列が否か
をチエツクするが、これを所定のパルス列が検出される
まで制御信号によりクロックを例えば１ビツトづづシフ
トする。
データからのパルス列を抽出し、所定のパルス列が否か
をチエツクするが、これを所定のパルス列が検出される
まで制御信号によりクロックを例えば１ビツトづづシフ
トする。
ところで、受信したバースト信号が正常な信号であるか
どうかを、バーストタイミングの検出動作とは無関係に
監視したい場合がある。
どうかを、バーストタイミングの検出動作とは無関係に
監視したい場合がある。
従来は、このために上記フレーム検出回路を用いて受信
データのバーストタイミングを検出して、このタイミン
グが検出できない場合に受信データが正常でないとして
いた。
データのバーストタイミングを検出して、このタイミン
グが検出できない場合に受信データが正常でないとして
いた。
即ち、先頭ビットに”１”が存在する正常なデータを受
信しているかどうかを監視するために、フレーム検出回
路によってバーストタイミングを検出して、この結果を
用いて受信データの正常性を確かめでいた。しかし、上
記の如（フレーム検出回路は、本来バーストタイミング
パルス検出のためのものであり、複数ビットのデータを
保持して所定パターンと一致を並列にチエツクするため
のレジスタや比較回路が複雑になり、また前方・後方保
護等の保護を行うためそのための回路を必要とし回路が
複雑で金物量が大規模になり、受信データの正常性のみ
を監視する目的に対しては高価になるという問題かあっ
た。
信しているかどうかを監視するために、フレーム検出回
路によってバーストタイミングを検出して、この結果を
用いて受信データの正常性を確かめでいた。しかし、上
記の如（フレーム検出回路は、本来バーストタイミング
パルス検出のためのものであり、複数ビットのデータを
保持して所定パターンと一致を並列にチエツクするため
のレジスタや比較回路が複雑になり、また前方・後方保
護等の保護を行うためそのための回路を必要とし回路が
複雑で金物量が大規模になり、受信データの正常性のみ
を監視する目的に対しては高価になるという問題かあっ
た。
本発明は上記問題点に鑑み創出されたもので、受信した
各バースト状データの先頭ビットが正規の“１”である
かどうかを常時監視する受信バースト信号監視回路を簡
単な回路構成で実現することを目的とする。
各バースト状データの先頭ビットが正規の“１”である
かどうかを常時監視する受信バースト信号監視回路を簡
単な回路構成で実現することを目的とする。
第１図は本発明のバースト信号監視回路の原理図である
。
。
上記問題点は第１図に示すように、
複数ビットを有し先頭ビットが“ｌ”であるバースト状
の信号が正常に受信されているかどうかを監視する回路
であって、 バースト信号の間の無信号区間を検出する無信号期間検
出部ｌと、 検出された無信号区間の次に現れる受信バースト信号の
先頭を検出する変化点検出部２と、該変化点検出部２の
検出結果により動作を開始し、以降のバースト信号の先
頭位置を予測する先頭位置予測部３と、 予測した先頭位置における受信データを調べ、該位置に
“１”があれば正常信号を出力するとともに前記変化点
検出部２の動作を停止させ、該位置に“０”があれば正
常信号をオフとするとともに変化点検出部２の動作を再
開させる先頭検出部４と、 を有することを特徴とする本発明のバースト信号監視回
路により解決される。
の信号が正常に受信されているかどうかを監視する回路
であって、 バースト信号の間の無信号区間を検出する無信号期間検
出部ｌと、 検出された無信号区間の次に現れる受信バースト信号の
先頭を検出する変化点検出部２と、該変化点検出部２の
検出結果により動作を開始し、以降のバースト信号の先
頭位置を予測する先頭位置予測部３と、 予測した先頭位置における受信データを調べ、該位置に
“１”があれば正常信号を出力するとともに前記変化点
検出部２の動作を停止させ、該位置に“０”があれば正
常信号をオフとするとともに変化点検出部２の動作を再
開させる先頭検出部４と、 を有することを特徴とする本発明のバースト信号監視回
路により解決される。
最初は無信号期間を検出して、バースト信号の先頭ビッ
トによる変化点を検出し、この変化点から次のバースト
信号の先頭ビット位置を予測する。
トによる変化点を検出し、この変化点から次のバースト
信号の先頭ビット位置を予測する。
そしてこの予測位置で、次バースト信号のデータ入力が
′Ｉ”レベルであれば、次バースト信号は正常に受信さ
れていると認識して正常信号を出力する。以後は変化点
検出なしで継続して次バースト信号の先端位置の予測と
予測位置での受信データを調べる。
′Ｉ”レベルであれば、次バースト信号は正常に受信さ
れていると認識して正常信号を出力する。以後は変化点
検出なしで継続して次バースト信号の先端位置の予測と
予測位置での受信データを調べる。
予測位置でのデータが“０”レベルであれば異常バース
ト信号と判断して正常信号をオフとし、その時点から変
化点を探し始める。
ト信号と判断して正常信号をオフとし、その時点から変
化点を探し始める。
各部はカウンタとフリップフロップ及びゲート回路で構
成できるので、保護機能付きのフレーム検出回路等の高
級な回路によらずに、簡単な回路構成で監視回路が実現
できる。
成できるので、保護機能付きのフレーム検出回路等の高
級な回路によらずに、簡単な回路構成で監視回路が実現
できる。
以下添付図により本発明の詳細な説明する。
第２図は本発明の実施例の回路図、第３図は実施例の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
第１図において、ｎビット長の休止期間を有しｍビット
長の周期で繰り返される受信バースト信号は図示せぬ信
号受信部で受信され、ＴＴＬレベルに変換された受信デ
ータＩＮと、該受信信号から抽出されたクロックＣＬＫ
とが、監視回路に入力される。
長の周期で繰り返される受信バースト信号は図示せぬ信
号受信部で受信され、ＴＴＬレベルに変換された受信デ
ータＩＮと、該受信信号から抽出されたクロックＣＬＫ
とが、監視回路に入力される。
１は各バースト信号の間の無信号区間を検出する無信号
期間検出部で、Ｉバースト信号のビット数ｎでキャリー
を出力する同期式カウンタＩＩと、該カウンタのキャリ
ー出力を反転してイネーブル端子εＮに戻すインバータ
１２とからなり、各バースト信号の間の無信号区間を検
出する。
期間検出部で、Ｉバースト信号のビット数ｎでキャリー
を出力する同期式カウンタＩＩと、該カウンタのキャリ
ー出力を反転してイネーブル端子εＮに戻すインバータ
１２とからなり、各バースト信号の間の無信号区間を検
出する。
２は変化点検出部で、ＡＮＤゲート１１と、ＯＲゲート
１２と、Ｄタイプのフリップフロップ１３とからなり、
検出された無信号区間の次に現れる受信バースト信号の
先頭位置で出力が変化して、バースト信号の先頭位置を
検出する。
１２と、Ｄタイプのフリップフロップ１３とからなり、
検出された無信号区間の次に現れる受信バースト信号の
先頭位置で出力が変化して、バースト信号の先頭位置を
検出する。
３は先頭予測部で、微分回路３１と、バースト繰り返し
周期のビット数ｍを法とする同期式のカウンタ３２とか
らなり、前段で検出されたバースト信号の先頭位置をも
とに次に受信するバースト信号の先頭位置を予測する。
周期のビット数ｍを法とする同期式のカウンタ３２とか
らなり、前段で検出されたバースト信号の先頭位置をも
とに次に受信するバースト信号の先頭位置を予測する。
４は先頭検出部で、ＡＮＤゲート４１と、Ｄタイプのプ
リップフロップ４２とからなり、予測した先頭位置に次
バースト信号の先頭ビットの“１″が存在するかどうか
を調べて、正常信号ＯＵＴを出力する。
リップフロップ４２とからなり、予測した先頭位置に次
バースト信号の先頭ビットの“１″が存在するかどうか
を調べて、正常信号ＯＵＴを出力する。
次に第３図の動作タイムチャートを共に用いて、上記構
成になる監視回路の動作を説明する。
成になる監視回路の動作を説明する。
カウンタ】１のロード端子には受信データＩＮが入力さ
れており、受信データ中の“１”レベルで初期化され、
データが“０”の間はクロックＣＬＫを計数し、ｎ個の
クロックを数えるとキャリＩ”を出力する。このキャリ
信号は後段へ送られるとともに、インバータ１２を介し
てＥＮ端子に入力されるので、カウンタ１１は計数動作
を停止する。
れており、受信データ中の“１”レベルで初期化され、
データが“０”の間はクロックＣＬＫを計数し、ｎ個の
クロックを数えるとキャリＩ”を出力する。このキャリ
信号は後段へ送られるとともに、インバータ１２を介し
てＥＮ端子に入力されるので、カウンタ１１は計数動作
を停止する。
即ち、無信号期間検出部ｌは、入力信号の無信号期間中
クロックを計数し、ロード端子への“ｌ”信号でロード
されるまでに計数値が所定数ｎになると、キャリー“ｌ
”が出力され、受信バースト信号の到来を予告する。こ
の信号は受信バースト信号の到来の直前で“１”レベル
になる。
クロックを計数し、ロード端子への“ｌ”信号でロード
されるまでに計数値が所定数ｎになると、キャリー“ｌ
”が出力され、受信バースト信号の到来を予告する。こ
の信号は受信バースト信号の到来の直前で“１”レベル
になる。
フリップ７０ツブ１３のリセット端子Ｒ３には、インバ
ータ１４を介して正常受信信号ＯＵＴが入力されており
、ＯＵＴが“θ″の最初の状態では、このフリップフロ
ップ１３は動作状態にある。そこでバースト信号の無信
号が所定数継続したことを示す前段のカウンタのキャリ
ー信号″ｌ”が入力されると、上記ＡＮＤゲート１１を
開き、該ゲートを通って最初に入るデータの“ｌ”信号
、即ち受信バースト信号の先頭ビットでフリップフロッ
プ１３をセットし、Ｑ出力を“１”とする。この出力は
ＯＲゲート１２を介してデータ端子にフィートバラ゛り
されるので、リセット端子Ｒ３に“１”が入力されるま
で、即ち正常信号ＯＵＴか“１”になるまでの間はフリ
ップフロップ２３のＱ出力は変化しないで“ｌ”に保持
される。このフリップフロップ２３はバーストデータの
到来によるデータの変化点を検出したことになる。
ータ１４を介して正常受信信号ＯＵＴが入力されており
、ＯＵＴが“θ″の最初の状態では、このフリップフロ
ップ１３は動作状態にある。そこでバースト信号の無信
号が所定数継続したことを示す前段のカウンタのキャリ
ー信号″ｌ”が入力されると、上記ＡＮＤゲート１１を
開き、該ゲートを通って最初に入るデータの“ｌ”信号
、即ち受信バースト信号の先頭ビットでフリップフロッ
プ１３をセットし、Ｑ出力を“１”とする。この出力は
ＯＲゲート１２を介してデータ端子にフィートバラ゛り
されるので、リセット端子Ｒ３に“１”が入力されるま
で、即ち正常信号ＯＵＴか“１”になるまでの間はフリ
ップフロップ２３のＱ出力は変化しないで“ｌ”に保持
される。このフリップフロップ２３はバーストデータの
到来によるデータの変化点を検出したことになる。
この変化点検出結果は微分回路３１によって微分されて
ｌクロック長のパルスとなり、ｍ進カウンタのロード端
子に入力される。ｍ進カウンタはこのロードパルスによ
ってクロックの計数を開始し、クロックをｍ個数えて、
バースト周期毎にバーストクロックとキャリーを出力す
る。このキャリーが出力された時点は次のバースト信号
の先頭位置にあたるので、受信されたバースト信号が正
常ならばデータ入力にもバースト信号の先頭の“ｌ”が
ある筈である。
ｌクロック長のパルスとなり、ｍ進カウンタのロード端
子に入力される。ｍ進カウンタはこのロードパルスによ
ってクロックの計数を開始し、クロックをｍ個数えて、
バースト周期毎にバーストクロックとキャリーを出力す
る。このキャリーが出力された時点は次のバースト信号
の先頭位置にあたるので、受信されたバースト信号が正
常ならばデータ入力にもバースト信号の先頭の“ｌ”が
ある筈である。
この先頭位置に相当するキャリー出力は、ＡＮＤゲート
４１に入力されて、ｌクロック分だけゲートを開く。こ
の予測位置にデータ“ｌ”が有れば、ゲートを通過しフ
リップフロップ４２のデータ入力に“１”が入力される
。バーストクロックＢＣＫは例えばカウンタ３２の最高
術のＱコンブリメント出力を用いて、キャリーか出る度
に、該キャリー出力の立下り前に立ち上がるクロック信
号であり、その立上りエツジでフリップフロップ４２に
Ｄ人カを取り込むためのものである。これにより、フリ
ップフロップのＱ出方は“ｌ”となり受信バーストか正
常であることを示す正常信号ＯＵＴを出力する。
４１に入力されて、ｌクロック分だけゲートを開く。こ
の予測位置にデータ“ｌ”が有れば、ゲートを通過しフ
リップフロップ４２のデータ入力に“１”が入力される
。バーストクロックＢＣＫは例えばカウンタ３２の最高
術のＱコンブリメント出力を用いて、キャリーか出る度
に、該キャリー出力の立下り前に立ち上がるクロック信
号であり、その立上りエツジでフリップフロップ４２に
Ｄ人カを取り込むためのものである。これにより、フリ
ップフロップのＱ出方は“ｌ”となり受信バーストか正
常であることを示す正常信号ＯＵＴを出力する。
この正常信号ＯＵＴの“１″はインバータ４４で反転さ
れて変化点検出部のフリップフロップ２３のリセット端
子に入力され、該フリップフロップは入力データの如何
に拘わらず出方“０”となり、変化点検出動作を停止す
る。
れて変化点検出部のフリップフロップ２３のリセット端
子に入力され、該フリップフロップは入力データの如何
に拘わらず出方“０”となり、変化点検出動作を停止す
る。
それ以降はｍ進カウンタは自走しｍビット長のバースト
周期毎にキャリーを出力して先頭位置を予測するので、
先頭検出部４はこのキャリー位置でのデータ入力におけ
る“１”の存在を調べ、バースト信号の先頭に“ビがあ
る間は、正常信号ＯＵＴに“ｌ”を出力して受信バース
ト信号が正常であることを示す。
周期毎にキャリーを出力して先頭位置を予測するので、
先頭検出部４はこのキャリー位置でのデータ入力におけ
る“１”の存在を調べ、バースト信号の先頭に“ビがあ
る間は、正常信号ＯＵＴに“ｌ”を出力して受信バース
ト信号が正常であることを示す。
バースト信号の先頭位置に“１”が存在しない異常バー
スト信号を受信すると、キャリー出力（予測位置）時点
でデータ入力が無いためＡＮＤゲート４１の出力は“０
”となり、バーストクロックによってＦＦ４２はリセッ
トされ正常信号ＯＵＴは“０”となって、受信バースト
が異常であることを示す。
スト信号を受信すると、キャリー出力（予測位置）時点
でデータ入力が無いためＡＮＤゲート４１の出力は“０
”となり、バーストクロックによってＦＦ４２はリセッ
トされ正常信号ＯＵＴは“０”となって、受信バースト
が異常であることを示す。
さらにこの正常信号ＯＵＴが“０″に変化したことによ
り、インバータ１４を介して“ｌ”が変化点検出部２の
ＦＦ２３のリセット端子に入力されるので、ＦＦ２３は
動作状態となり再度バースト信号の先頭の変化点の検出
を開始する最初の動作を繰り返す。
り、インバータ１４を介して“ｌ”が変化点検出部２の
ＦＦ２３のリセット端子に入力されるので、ＦＦ２３は
動作状態となり再度バースト信号の先頭の変化点の検出
を開始する最初の動作を繰り返す。
以上説明した如く、簡単な回路で受信バーストデータの
正常性を常時監視するとか可能になり、従来の如くタイ
ミングを検出してその検出結果から正常性を監視する方
法に比べて安価に構成できる。
正常性を常時監視するとか可能になり、従来の如くタイ
ミングを検出してその検出結果から正常性を監視する方
法に比べて安価に構成できる。
以上説明した如く、本発明によれば、受信した各バース
ト状データの先頭ビットが正規の“ｌ”であるかどうか
を常時監視する受信バースト信号監視回路を簡単な回路
構成で実現できるという効果がある。
ト状データの先頭ビットが正規の“ｌ”であるかどうか
を常時監視する受信バースト信号監視回路を簡単な回路
構成で実現できるという効果がある。
第１図は、本発明のバースト信号監視回路の原理図、
第２図は、本発明の実施例の回路図、
第３図は、実施例の動作を示すタイムチャート、第４図
は、従来の監視方式で用いたフレーム検出回路のブロッ
ク図、 である。 図において、 １−一無信号期間検出部、１１−カウンタ、２・−変化
点検出部、 ２３−フリップフロップ、３−・先頭位
置予測部、 ３１−微分回路、３２−カウンタ、
４−先頭検出部、フリップフロップ、 である。 従東ｆ）＊Ｎ７）ＫＴ’ＭＩ ｌ ｒコツＬ−ＪＵ回、
１／ｌ ７”ｆｌ、、、’７１］第 ４ 図
は、従来の監視方式で用いたフレーム検出回路のブロッ
ク図、 である。 図において、 １−一無信号期間検出部、１１−カウンタ、２・−変化
点検出部、 ２３−フリップフロップ、３−・先頭位
置予測部、 ３１−微分回路、３２−カウンタ、
４−先頭検出部、フリップフロップ、 である。 従東ｆ）＊Ｎ７）ＫＴ’ＭＩ ｌ ｒコツＬ−ＪＵ回、
１／ｌ ７”ｆｌ、、、’７１］第 ４ 図
Claims (1)
- 【特許請求の範囲】 複数ビットを有し先頭ビットが“１”であるバースト状
の信号が正常に受信されているかどうかを監視する回路
であって、 バースト信号の間の無信号区間を検出する無信号期間検
出部（１）と、 検出された無信号区間の次に現れる受信バースト信号の
先頭を検出する変化点検出部（２）と、該変化点検出部
（２）の検出結果により動作を開始し、以後のバースト
信号の先頭位置を予測する先頭位置予測部（３）と、 予測した先頭位置における受信データを調べ、該位置に
“１”があれば正常信号を出力するとともに前記変化点
検出部（２）の動作を停止させ、該位置に“０”があれ
ば正常信号をオフとするとともに前記変化点検出部（２
）の動作を再開させる先頭検出部（４）と、 を有することを特徴とするバースト信号監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974390A JPH0425240A (ja) | 1990-05-18 | 1990-05-18 | バースト信号監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974390A JPH0425240A (ja) | 1990-05-18 | 1990-05-18 | バースト信号監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425240A true JPH0425240A (ja) | 1992-01-29 |
Family
ID=15017112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12974390A Pending JPH0425240A (ja) | 1990-05-18 | 1990-05-18 | バースト信号監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261948A (ja) * | 2005-03-16 | 2006-09-28 | Toyota Motor Corp | 通信システム、送信装置及び受信装置 |
| US9004318B2 (en) | 2010-05-31 | 2015-04-14 | Kao Corporation; Daiwa Can Company | Foam dispensing container |
-
1990
- 1990-05-18 JP JP12974390A patent/JPH0425240A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261948A (ja) * | 2005-03-16 | 2006-09-28 | Toyota Motor Corp | 通信システム、送信装置及び受信装置 |
| US9004318B2 (en) | 2010-05-31 | 2015-04-14 | Kao Corporation; Daiwa Can Company | Foam dispensing container |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104770A (en) | Apparatus of detecting synchronization signal and method of detecting synchronization signal | |
| US4247936A (en) | Digital communications system with automatic frame synchronization and detector circuitry | |
| US4385383A (en) | Error rate detector | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| JPH09312638A (ja) | バーストフレーム位相同期回路 | |
| US4719620A (en) | Signal transmission system in a bus-type network | |
| US4583221A (en) | Synchronization system for key telephone system | |
| US3566280A (en) | Digital communications clock synchronizer for responding to pulses of predetermined width and further predictable pulses of sufficient energy level during particular interval | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JPH07288516A (ja) | シリアルデータ送受信回路 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| US5661736A (en) | Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement | |
| JP2702773B2 (ja) | データモニタ装置 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| JP3229994B2 (ja) | フレーム信号のフレーム同期回路 | |
| JPH0211049A (ja) | シリアル・データ伝送速度検出回路 | |
| JP2001177583A (ja) | 非同期シリアルデータ通信方法 | |
| JP2849952B2 (ja) | フレーム同期回路 | |
| JPH0529957A (ja) | 符号誤り検出装置 | |
| JPH07118708B2 (ja) | バースト信号位相制御回路 | |
| JPH077980B2 (ja) | パケット処理装置 | |
| JPH05308354A (ja) | 同期クロック生成回路 | |
| JPH02206228A (ja) | 信号送受信装置 |