JP2695821B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2695821B2 JP2695821B2 JP63065676A JP6567688A JP2695821B2 JP 2695821 B2 JP2695821 B2 JP 2695821B2 JP 63065676 A JP63065676 A JP 63065676A JP 6567688 A JP6567688 A JP 6567688A JP 2695821 B2 JP2695821 B2 JP 2695821B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- dummy pattern
- integrated circuit
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明はパターンレイアウトを改良した半導体集積
回路装置に関する。
回路装置に関する。
(従来の技術) 半導体集積回路装置において、配線グリッド上に設け
る場合の配線方法の従来例を5図に示す。第5図で、破
線は、第1層配線を配置すべきグリッド101〜105、一点
鎖線は第2層配線を配置すべきグリッド201〜205を示
す。第5図では簡単のため第1層配線パターン100のみ
を示し、第2層配線は省略している。
る場合の配線方法の従来例を5図に示す。第5図で、破
線は、第1層配線を配置すべきグリッド101〜105、一点
鎖線は第2層配線を配置すべきグリッド201〜205を示
す。第5図では簡単のため第1層配線パターン100のみ
を示し、第2層配線は省略している。
さて、第5図は必要な接続を得るため第1層を用いて
配線を行なった結果である。ここではグリッド(102,20
3),(103,204),(103,203),(103,202),(104,
203)の各グリッドを含む領域にはパターンが存在しな
い領域となる。
配線を行なった結果である。ここではグリッド(102,20
3),(103,204),(103,203),(103,202),(104,
203)の各グリッドを含む領域にはパターンが存在しな
い領域となる。
このようなパターンが存在しない領域を発生する従来
技術には大別して3つの問題点がある。第1の問題点
は、第1配線上の絶縁膜形状の制御性にある。第5図の
第2層配線グリッド201上の断面形状を第6図(a)
に、グリッド202上の断面形状を第6図(b)に示す。
一般に段差を有するウェハ表面への絶縁物の堆積におい
ては段差上部,側部,下部ともにほぼ等しい厚さに絶縁
膜が形成される。従って第6図(a)に示すように均一
パターン間スペースで第1層のパターンレイアウトが施
されている場合にはスペースの1/2以上の絶縁膜を堆積
することにより、配線と配線の間の溝部が絶縁膜によっ
て埋め込まれかなり平坦な絶縁物形状を得ることができ
る。
技術には大別して3つの問題点がある。第1の問題点
は、第1配線上の絶縁膜形状の制御性にある。第5図の
第2層配線グリッド201上の断面形状を第6図(a)
に、グリッド202上の断面形状を第6図(b)に示す。
一般に段差を有するウェハ表面への絶縁物の堆積におい
ては段差上部,側部,下部ともにほぼ等しい厚さに絶縁
膜が形成される。従って第6図(a)に示すように均一
パターン間スペースで第1層のパターンレイアウトが施
されている場合にはスペースの1/2以上の絶縁膜を堆積
することにより、配線と配線の間の溝部が絶縁膜によっ
て埋め込まれかなり平坦な絶縁物形状を得ることができ
る。
しかし第1層レイアウトパターン間のスペースが絶縁
膜によって溝を埋められる以上に広い場合は第6図
(b)に示すようなくぼみ62ができてしまい段差が発生
する。この部分の段差はほぼ垂直となるので、このまま
第2層配線を形成したのでは配線が断線してしまう。従
って、、絶縁膜3の平坦化工程が必要になる。この場合
も、第1層パターンが存在しない領域が広い場合と狭い
場合で溝部のアスペクト比が変わるため、最悪の場合を
考えると相当の平坦化工程が必要となるためコストの上
昇をまねいてしまう。
膜によって溝を埋められる以上に広い場合は第6図
(b)に示すようなくぼみ62ができてしまい段差が発生
する。この部分の段差はほぼ垂直となるので、このまま
第2層配線を形成したのでは配線が断線してしまう。従
って、、絶縁膜3の平坦化工程が必要になる。この場合
も、第1層パターンが存在しない領域が広い場合と狭い
場合で溝部のアスペクト比が変わるため、最悪の場合を
考えると相当の平坦化工程が必要となるためコストの上
昇をまねいてしまう。
ここではグリッド上に配線を行うレイアウト方式を想
定して説明したが、配線グリッドを使わないより一般的
方式においても同じ問題が発生する。第7図の一般的方
式の配線においても第一層配線パターン11,12が所定の
距離で配置されている場合は第8図(a)のように平坦
であるが、所定の距離以上離れている場合は第8図
(b)のように凸凹が出来てしまう問題が発生する。こ
のため第二層配線パターンの形成が困難となる。
定して説明したが、配線グリッドを使わないより一般的
方式においても同じ問題が発生する。第7図の一般的方
式の配線においても第一層配線パターン11,12が所定の
距離で配置されている場合は第8図(a)のように平坦
であるが、所定の距離以上離れている場合は第8図
(b)のように凸凹が出来てしまう問題が発生する。こ
のため第二層配線パターンの形成が困難となる。
第2の問題点は、第1層配線形成のエッチング時のロ
ーディング効果である。通常の異方性エッチングでは、
炭素,酸素及び弗素等からなるポリマー膜がエッチング
側部に付着し、これがエッチング保護膜となり、横方向
へのエッチングを阻止するため、垂直に近い形状が得ら
れるとされている。この場合、炭素はレジストから供給
されるので、レジストパターンの密な部分は問題ない
が、粗な部分では炭素が十分に供給されないため横方向
のエッチングが進行してしまう。特に、チップ周辺に近
い部分では、配線が孤立する可能性が大きく、最悪の場
合には配線が断線することがある。
ーディング効果である。通常の異方性エッチングでは、
炭素,酸素及び弗素等からなるポリマー膜がエッチング
側部に付着し、これがエッチング保護膜となり、横方向
へのエッチングを阻止するため、垂直に近い形状が得ら
れるとされている。この場合、炭素はレジストから供給
されるので、レジストパターンの密な部分は問題ない
が、粗な部分では炭素が十分に供給されないため横方向
のエッチングが進行してしまう。特に、チップ周辺に近
い部分では、配線が孤立する可能性が大きく、最悪の場
合には配線が断線することがある。
第3の問題点は、隣接する配線の有無によって配線の
容量値が変わってしまうことである。近年、半導体素子
の動作速度は、配線容量の値の大小により大きく変化す
るようになっている。この配線容量は大別すると、対地
容量と隣接配線容量とに分けられるが、素子の微細化に
伴い隣接配線間隔が狭まるにつれ、隣接配線容量の占め
る割合が大きくなっている。
容量値が変わってしまうことである。近年、半導体素子
の動作速度は、配線容量の値の大小により大きく変化す
るようになっている。この配線容量は大別すると、対地
容量と隣接配線容量とに分けられるが、素子の微細化に
伴い隣接配線間隔が狭まるにつれ、隣接配線容量の占め
る割合が大きくなっている。
従って、隣に配線が存在する場合と存在しない場合と
で、配線容量値が大きく変化し、素子の動作速度もこれ
によって大きく変化してしまう。この差を念頭において
半導体集積回路装置の設計を行う場合があるが、計算機
を用いた自動配置・配線プログラムを用いなければ設計
できないような大規模な集積回路の場合、このような配
慮は実質的に無理である。なお、隣接配線が存在して配
線容量が大きいものと、隣接配線が存在しなくて配線容
量が小さいものが混在しているより、むしろ容量値が揃
っている方が動作速度の見積りも楽であり、回路動作の
タイミングもとり易い。
で、配線容量値が大きく変化し、素子の動作速度もこれ
によって大きく変化してしまう。この差を念頭において
半導体集積回路装置の設計を行う場合があるが、計算機
を用いた自動配置・配線プログラムを用いなければ設計
できないような大規模な集積回路の場合、このような配
慮は実質的に無理である。なお、隣接配線が存在して配
線容量が大きいものと、隣接配線が存在しなくて配線容
量が小さいものが混在しているより、むしろ容量値が揃
っている方が動作速度の見積りも楽であり、回路動作の
タイミングもとり易い。
(発明が解決しようとする課題) このように従来、多層配線構造においては、下層配線
のグリッド上に配線パターンの存在しない領域がある
と、その上に形成する層間絶縁膜の平坦化が難しく、上
層配線の段切れを招く問題があった。また、下層の配線
パターン形成のためのエッチングに異常が発生したり、
隣接配線容量が変化する等の問題があった。
のグリッド上に配線パターンの存在しない領域がある
と、その上に形成する層間絶縁膜の平坦化が難しく、上
層配線の段切れを招く問題があった。また、下層の配線
パターン形成のためのエッチングに異常が発生したり、
隣接配線容量が変化する等の問題があった。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、下層配線上に形成する層間絶縁膜を
容易に平坦化することができ、上層配線の段切れを防止
し得る信頼性の高い半導体集積回路装置を提供すること
にある。
的とするところは、下層配線上に形成する層間絶縁膜を
容易に平坦化することができ、上層配線の段切れを防止
し得る信頼性の高い半導体集積回路装置を提供すること
にある。
(課題を解決するための手段) 本発明の骨子は、配線パターンの存在しない領域にダ
ミーパターンを設けることにより、層間絶縁膜の平坦化
を容易にすることにある。
ミーパターンを設けることにより、層間絶縁膜の平坦化
を容易にすることにある。
即ち本発明は、多層配線構造を有する半導体集積回路
装置において、下層配線のパターンを、接続すべき配線
のための配線パターンと、この配線パターンの存在しな
い領域に該配線パターンと離間して設けられたダミーパ
ターンとから構成するようにしたものである。
装置において、下層配線のパターンを、接続すべき配線
のための配線パターンと、この配線パターンの存在しな
い領域に該配線パターンと離間して設けられたダミーパ
ターンとから構成するようにしたものである。
(作用) 本発明によれば、下層の配線パターンが存在しない領
域にダミーパターンを設けることにより、下層のパター
ンをチップ上に大きな粗密なく分布させることができ
る。このようにすると、上記配線が通過する領域に沿っ
た下層配線間のスペースを略同じものとすることがで
き、これにより層間絶縁膜の平坦化を容易に行うことが
できる。
域にダミーパターンを設けることにより、下層のパター
ンをチップ上に大きな粗密なく分布させることができ
る。このようにすると、上記配線が通過する領域に沿っ
た下層配線間のスペースを略同じものとすることがで
き、これにより層間絶縁膜の平坦化を容易に行うことが
できる。
また、独立した配線がなくなるので、配線の異常エッ
チングがなくなる。さらに、いかなる配線も隣接配線を
有するようになるので、全ての配線の容量を一律に配線
の長さだけの関数として扱うことができ、回路設計が簡
単となり、且つ正確な動作タイミングが得られる。
チングがなくなる。さらに、いかなる配線も隣接配線を
有するようになるので、全ての配線の容量を一律に配線
の長さだけの関数として扱うことができ、回路設計が簡
単となり、且つ正確な動作タイミングが得られる。
(実施例) 実施例を説明する前に、本発明の基本原理について説
明する。
明する。
前述した問題点は、下層の配線がチップ上に一様に存
在していないことに起因する。特に、従来の最も大きな
問題点である層間絶縁膜の平坦化が難しいのは、下層配
線によって作られる段差のアスペクト比が一定でないこ
とに起因する。段差のアスペクト比を一定にするには、
上層配線が通過する領域上に下層配線同士が作るスペー
スを一様にしてやればよい。
在していないことに起因する。特に、従来の最も大きな
問題点である層間絶縁膜の平坦化が難しいのは、下層配
線によって作られる段差のアスペクト比が一定でないこ
とに起因する。段差のアスペクト比を一定にするには、
上層配線が通過する領域上に下層配線同士が作るスペー
スを一様にしてやればよい。
この点を考慮して本発明者等が鋭意研究を重ねた結
果、下層配線が存在しない領域に、いずれの配線にもつ
ながらないダミーパターンを配置することにより、上記
問題を解決できるのが判明した。即ち、ダミーパターン
の付加により、段差のアスペクト比を一定にすることが
でき、層間絶縁膜の平坦化を容易に行うことが可能とな
る。また、上層配線が通過する領域だけ上記措置を施せ
ばよいので、より実用的には、上層配線パターンの領域
から下層配線パターンと共通の部分領域を減じ、下層配
線パターンと所定寸法だけ隔間するように縮小したダミ
ーパターンを下層配線と共に形成しておけばよい。
果、下層配線が存在しない領域に、いずれの配線にもつ
ながらないダミーパターンを配置することにより、上記
問題を解決できるのが判明した。即ち、ダミーパターン
の付加により、段差のアスペクト比を一定にすることが
でき、層間絶縁膜の平坦化を容易に行うことが可能とな
る。また、上層配線が通過する領域だけ上記措置を施せ
ばよいので、より実用的には、上層配線パターンの領域
から下層配線パターンと共通の部分領域を減じ、下層配
線パターンと所定寸法だけ隔間するように縮小したダミ
ーパターンを下層配線と共に形成しておけばよい。
また、このようにダミーパターンを設けることによ
り、下層配線パターンの粗な部分にダミーパターンが存
在することにより、下層パターンの粗密がなくなり、配
線エッチングの異常が防止される。さらに、配線パター
ンの隣に必ず配線パターン若しくはダミーパターンが存
在することになり、隣接配線容量が配線の長さに比例し
たものとなり、回路動作の見積りが簡単になる。
り、下層配線パターンの粗な部分にダミーパターンが存
在することにより、下層パターンの粗密がなくなり、配
線エッチングの異常が防止される。さらに、配線パター
ンの隣に必ず配線パターン若しくはダミーパターンが存
在することになり、隣接配線容量が配線の長さに比例し
たものとなり、回路動作の見積りが簡単になる。
なお、本発明では、上層および下層の配線を実施した
後に計算機上にあるそのレイアウトデータを用いて層間
のレイアウトパターンに関する幾何学的図形演算および
パターンの寸法補正などを行うプログラムで処理するた
め自動的にダミーパターンを生成する事ができる。従っ
て、実際の配線を行った後、空き領域を捜して、この部
分にどこにも接続されない配線を配置する手間が全く必
要がないので、設計の工数が全く増えない利点がある。
後に計算機上にあるそのレイアウトデータを用いて層間
のレイアウトパターンに関する幾何学的図形演算および
パターンの寸法補正などを行うプログラムで処理するた
め自動的にダミーパターンを生成する事ができる。従っ
て、実際の配線を行った後、空き領域を捜して、この部
分にどこにも接続されない配線を配置する手間が全く必
要がないので、設計の工数が全く増えない利点がある。
次に、本発明の具体的実施例を図面を参照して説明す
る。第1図は本発明の実施例に係わる半導体集積回路装
置のパターン配置例を示す平面図である。図中11,12は
具体的な下層配線パターンのレイアウト例であり、図中
21,22が具体的な上層配線パターンのレイアウト例であ
る。この実施例が従来例と異なる点は、配線パターンに
関係の無い信号に無関係のダミーパターンを設けたとこ
にある。即ち、上層配線21の下の領域で下層配線の存在
しない領域にはダミーパターン310が形成されており、
上層配線22の下の領域で下層配線の存在しない領域には
ダミーパターン320が形成されている。ここでダミーパ
ターン31,32等は下層配線および上層配線と所定の設計
基準に合うように生成されており、パターン11,12,31,3
2の相互に対抗するパターン間の距離は所定の最小寸法
に略等しいようになっている。
る。第1図は本発明の実施例に係わる半導体集積回路装
置のパターン配置例を示す平面図である。図中11,12は
具体的な下層配線パターンのレイアウト例であり、図中
21,22が具体的な上層配線パターンのレイアウト例であ
る。この実施例が従来例と異なる点は、配線パターンに
関係の無い信号に無関係のダミーパターンを設けたとこ
にある。即ち、上層配線21の下の領域で下層配線の存在
しない領域にはダミーパターン310が形成されており、
上層配線22の下の領域で下層配線の存在しない領域には
ダミーパターン320が形成されている。ここでダミーパ
ターン31,32等は下層配線および上層配線と所定の設計
基準に合うように生成されており、パターン11,12,31,3
2の相互に対抗するパターン間の距離は所定の最小寸法
に略等しいようになっている。
なお、ダミーパターン310,320は配線パターン11,12と
同じ材料であり、配線パターン形成時に同時に形成され
る。即ち、配線パターン形成時に、導電体膜上に配線パ
ターン用のレジストマスクと共に、ダミーパターン用の
マスクを同時に形成しておく。そして、レジストマスク
を用いた選択エッチングにより導電体膜をパターンニン
グすることにより、配線パターン及びダミーパターンが
同時に形成されることになる。
同じ材料であり、配線パターン形成時に同時に形成され
る。即ち、配線パターン形成時に、導電体膜上に配線パ
ターン用のレジストマスクと共に、ダミーパターン用の
マスクを同時に形成しておく。そして、レジストマスク
を用いた選択エッチングにより導電体膜をパターンニン
グすることにより、配線パターン及びダミーパターンが
同時に形成されることになる。
このような構成であれば、下層配線及び上層配線の交
叉領域には配線パターン若しくはダミーパターンが必ず
存在することになり、上層配線が通過すべき全ての領域
において、下層配線のパターン間隔が一定となる。従っ
て、下層配線上に形成する層間絶縁膜の平坦化が簡単と
なり、製造コスト低域につながる。しかも、層間絶縁膜
の平坦化が可能であることから、上層配線の段切れを未
然に防止することができ、信頼性の向上をはかり得る。
また下層配線のパターンの粗密がなくなることから、配
線の異常エッチングや配線容量のアンバランス等を回避
することができる。
叉領域には配線パターン若しくはダミーパターンが必ず
存在することになり、上層配線が通過すべき全ての領域
において、下層配線のパターン間隔が一定となる。従っ
て、下層配線上に形成する層間絶縁膜の平坦化が簡単と
なり、製造コスト低域につながる。しかも、層間絶縁膜
の平坦化が可能であることから、上層配線の段切れを未
然に防止することができ、信頼性の向上をはかり得る。
また下層配線のパターンの粗密がなくなることから、配
線の異常エッチングや配線容量のアンバランス等を回避
することができる。
第2図は下層パターンデータ生成のプログラム処理を
示したものである。上層および下層のパターンデータは
数値化され計算機に格納される。この状態では上層およ
び下層のデータは明確に区別する事が可能となってい
る。まずダミーパターン生成のステップ(ST1)におい
ては上層パターンから下層パターンに含まれない領域を
抽出する。これらの領域をダミーパターンと呼ぶ事にす
る。次にダミーパターンの寸法補正のステップ(ST2)
においてダミーパターンを縮小する。ここで縮小すべき
寸法については所定の設計基準を満すように下層パター
ン間の所定の最小間隔に対応する最小寸法だけ縮小す
る。次のステップ(ST3)においてこれらの寸法補正さ
れたダミーパターンと下層パターンのデータを合併しこ
のデータをマスクアートワークデータとして下層パター
ンを生成する。
示したものである。上層および下層のパターンデータは
数値化され計算機に格納される。この状態では上層およ
び下層のデータは明確に区別する事が可能となってい
る。まずダミーパターン生成のステップ(ST1)におい
ては上層パターンから下層パターンに含まれない領域を
抽出する。これらの領域をダミーパターンと呼ぶ事にす
る。次にダミーパターンの寸法補正のステップ(ST2)
においてダミーパターンを縮小する。ここで縮小すべき
寸法については所定の設計基準を満すように下層パター
ン間の所定の最小間隔に対応する最小寸法だけ縮小す
る。次のステップ(ST3)においてこれらの寸法補正さ
れたダミーパターンと下層パターンのデータを合併しこ
のデータをマスクアートワークデータとして下層パター
ンを生成する。
第3図は本発明の他の実施例を説明するための平面図
である。なお、第1図と同一部分には同一符号を付し
て、その詳しい説明は省略する。
である。なお、第1図と同一部分には同一符号を付し
て、その詳しい説明は省略する。
この実施例が前述の実施例と異なる点は、ダミーパタ
ーンをダミーパターンが上層パターンと対向する部分と
下層パターンと対向する部分で異なった寸法で補正した
点にある。この場合、下層配線とダミーパターンは最大
限の領域をカバーし平坦化の効果をさらに大きくする事
ができる。第3図で示したようなダミーパターンも前述
の実施例と同様の計算機処理によって発生できる。第4
図は計算機処理手順の例である。
ーンをダミーパターンが上層パターンと対向する部分と
下層パターンと対向する部分で異なった寸法で補正した
点にある。この場合、下層配線とダミーパターンは最大
限の領域をカバーし平坦化の効果をさらに大きくする事
ができる。第3図で示したようなダミーパターンも前述
の実施例と同様の計算機処理によって発生できる。第4
図は計算機処理手順の例である。
なお、本発明は上述した各実施例に限定されるもので
はなく、その要旨を逸脱しない範囲で、種々変形して実
施することができる。
はなく、その要旨を逸脱しない範囲で、種々変形して実
施することができる。
以上説明したように本発明によれば、下層配線におけ
る配線パターンの存在しない領域にダミーパターンを設
けることにより、層間絶縁膜の平坦化を容易に行うこと
ができる。従って、層間絶縁膜平坦化のための製造コス
トの増大を招くことなく、上層配線の段切れを未然に防
止することができ、信頼性の向上をはかることができ
る。
る配線パターンの存在しない領域にダミーパターンを設
けることにより、層間絶縁膜の平坦化を容易に行うこと
ができる。従って、層間絶縁膜平坦化のための製造コス
トの増大を招くことなく、上層配線の段切れを未然に防
止することができ、信頼性の向上をはかることができ
る。
第1図は本発明の実施例に係わる半導体集積回路装置の
レイアウトパターン例を示す平面図、第2図は第1図で
示した実施例を実現するためのレイアウトパターン処理
手順のフローチャート、第3図は本発明の他の実施例を
説明するための平面図、第4図は第3図で示した実施例
を実現するためのレイアウトパターン処理手順のフロー
チャート、第5図は従来装置のレイアウトパターン例を
示す平面図、第6図は第5図の201,202の直線に沿った
断面構造を示す断面図、第7図はグリード上に配線する
方式の従来装置のレイアウトパターン例を示す平面図、
第8図は第7図の上層配線のグリッドに沿った断面を示
す構造図である。 10……ウェハ, 310,320,310a,320a……ダミーパターン, 11,12,21,22,31,32,41,42,51……配線パターン, 60……層間絶縁膜, 101〜105……下層配線のグリッド, 201〜205……上層配線のグリッド。
レイアウトパターン例を示す平面図、第2図は第1図で
示した実施例を実現するためのレイアウトパターン処理
手順のフローチャート、第3図は本発明の他の実施例を
説明するための平面図、第4図は第3図で示した実施例
を実現するためのレイアウトパターン処理手順のフロー
チャート、第5図は従来装置のレイアウトパターン例を
示す平面図、第6図は第5図の201,202の直線に沿った
断面構造を示す断面図、第7図はグリード上に配線する
方式の従来装置のレイアウトパターン例を示す平面図、
第8図は第7図の上層配線のグリッドに沿った断面を示
す構造図である。 10……ウェハ, 310,320,310a,320a……ダミーパターン, 11,12,21,22,31,32,41,42,51……配線パターン, 60……層間絶縁膜, 101〜105……下層配線のグリッド, 201〜205……上層配線のグリッド。
Claims (3)
- 【請求項1】多層配線構造を有する半導体集積回路装置
において、 相互に所定の間隔を保って設けられた複数の下層配線
と、 前記下層配線の形成されていない領域に設けられたダミ
ーパターンと、 前記下層配線及び前記ダミーパターンの上に設けられた
層間絶縁膜と、 前記層間絶縁膜上に形成された複数の上層配線と、 を備え、 前記ダミーパターンの内、前記上層配線の下に設けられ
た前記ダミーパターンは、 前記下層配線の形成されていない領域の内、前記上層配
線の真下の領域を、一様に前記下層配線同士の間隔と同
じ寸法以上だけ縮小して形成されている事を特徴とする
半導体集積回路装置。 - 【請求項2】多層配線構造を有する半導体集積回路装置
において、 相互に所定の間隔を保って設けられた複数の下層配線
と、 前記下層配線の形成されていない領域に設けられたダミ
ーパターンと、 前記下層配線及び前記ダミーパターンの上に設けられた
層間絶縁膜と、 前記層間絶縁膜上に形成された複数の上層配線と、 を備え、 前記ダミーパターンの内、前記上層配線の下に設けられ
た前記ダミーパターンは、 前記下層配線の形成されていない領域であって、前記上
層配線の真下の領域の前記下層配線と接する辺は、前記
下層配線同士の間隔と同じ寸法だけ縮小し、 接しない辺は、前記下層配線同士の間隔の半分以下、0
以上の寸法だけ縮小して形成される事を特徴とする半導
体集積回路装置。 - 【請求項3】前記上層配線の下に設けられた前記ダミー
パターンは、上層配線の領域に関する電子計算機上の上
層配線領域データと下層配線の領域に関する電子計算機
上の下層配線領域データとを減算して得られたパターン
を縮小する事により得られた結果データと、前記下層配
線データとの合併操作によって得られるパターンデータ
を用いて形成することを特徴とする請求項1又は2記載
の半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63065676A JP2695821B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体集積回路装置 |
DE3902693A DE3902693C2 (de) | 1988-01-30 | 1989-01-30 | Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen |
US07/302,960 US5032890A (en) | 1988-01-30 | 1989-01-30 | Semiconductor integrated circuit with dummy patterns |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63065676A JP2695821B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01239873A JPH01239873A (ja) | 1989-09-25 |
JP2695821B2 true JP2695821B2 (ja) | 1998-01-14 |
Family
ID=13293843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63065676A Expired - Lifetime JP2695821B2 (ja) | 1988-01-30 | 1988-03-22 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2695821B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100190365B1 (ko) * | 1996-04-26 | 1999-06-01 | 김영환 | 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 |
JP3159108B2 (ja) * | 1997-03-27 | 2001-04-23 | ヤマハ株式会社 | 半導体装置とその製造方法 |
JP2000349145A (ja) | 1999-04-02 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体装置 |
US6710443B1 (en) * | 2002-12-20 | 2004-03-23 | Texas Instruments Incorporated | Integrated circuit providing thermally conductive structures substantially horizontally coupled to one another within one or more heat dissipation layers to dissipate heat from a heat generating structure |
JP2005057003A (ja) * | 2003-08-01 | 2005-03-03 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60119749A (ja) * | 1983-12-02 | 1985-06-27 | Hitachi Ltd | 多層配線部材 |
JPS61276345A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-03-22 JP JP63065676A patent/JP2695821B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01239873A (ja) | 1989-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5032890A (en) | Semiconductor integrated circuit with dummy patterns | |
US5556805A (en) | Method for producing semiconductor device having via hole | |
JP2916905B2 (ja) | 半導体素子の配線形成方法 | |
JP2695821B2 (ja) | 半導体集積回路装置 | |
JP2002009161A (ja) | 半導体装置およびダミーパターンの配置方法 | |
JPS60119749A (ja) | 多層配線部材 | |
US6487712B1 (en) | Method of manufacturing mask for conductive wirings in semiconductor device | |
JP2752863B2 (ja) | 半導体装置 | |
JP2892352B2 (ja) | 半導体集積回路装置及びその配線パターンの設計方法 | |
JPH04218918A (ja) | 半導体装置及びその製造方法 | |
JP2924088B2 (ja) | 半導体装置 | |
US6094812A (en) | Dishing avoidance in wide soft metal wires | |
JP2508831B2 (ja) | 半導体装置 | |
JPH086231A (ja) | 半導体装置の製造方法 | |
US6724092B2 (en) | Semiconductor device having a wiring pattern and method for manufacturing the same | |
JP2551077B2 (ja) | 半導体集積回路装置 | |
JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2925025B2 (ja) | 半導体装置及びその製造方法 | |
JPS61239646A (ja) | 多層配線の形成方法 | |
JPH0234928A (ja) | 半導体装置の製造方法 | |
KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH05343546A (ja) | 半導体集積回路 | |
JPH03263855A (ja) | 多層配線構造 | |
JPS6235537A (ja) | 半導体装置及びその製造方法 | |
JPH0567608A (ja) | 半導体装置における配線パターン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |