JP3435317B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP3435317B2 JP3435317B2 JP23963697A JP23963697A JP3435317B2 JP 3435317 B2 JP3435317 B2 JP 3435317B2 JP 23963697 A JP23963697 A JP 23963697A JP 23963697 A JP23963697 A JP 23963697A JP 3435317 B2 JP3435317 B2 JP 3435317B2
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- upper layer
- wirings
- semiconductor device
- interlayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置に係り、特に、半導体装置の配線工
程おいて、下層配線の凹凸を利用して露光工程等を行わ
ずに上層配線の形成を行う半導体装置の製造方法及びこ
の製造方法により製造された半導体装置に関する。
方法及び半導体装置に係り、特に、半導体装置の配線工
程おいて、下層配線の凹凸を利用して露光工程等を行わ
ずに上層配線の形成を行う半導体装置の製造方法及びこ
の製造方法により製造された半導体装置に関する。
【０００２】
【従来の技術】図４及び図５に、従来の半導体装置の製
造方法の工程図を示す。
造方法の工程図を示す。
【０００３】まず、図４（Ａ）に示されるように、半導
体基板１０の上に下層配線２０を形成する。つぎに、図
４（Ｂ）に示されるように、下層配線２０を覆うように
層間膜３０を堆積する。つぎに、図４（Ｃ）に示される
ように、この層間膜３０の平坦性を向上させる工程を経
て、図４（Ｄ）のように、第２の層間膜４０を堆積す
る。
体基板１０の上に下層配線２０を形成する。つぎに、図
４（Ｂ）に示されるように、下層配線２０を覆うように
層間膜３０を堆積する。つぎに、図４（Ｃ）に示される
ように、この層間膜３０の平坦性を向上させる工程を経
て、図４（Ｄ）のように、第２の層間膜４０を堆積す
る。
【０００４】つぎに、上層配線を形成する工程を説明す
る。図５（Ａ）に示されるように、第２の層間膜４０の
上に上層配線材料５０を堆積する。つぎに、図５（Ｂ）
に示されるように、露光技術によりレジスト６０を形成
する。その後、図５（Ｃ）のようにエッチング工程を経
て、第２の層間膜４０の上に上層配線７０が形成され
る。図５（Ｄ）は、図５（Ｃ）について各配線の状態を
説明するための平面図である。
る。図５（Ａ）に示されるように、第２の層間膜４０の
上に上層配線材料５０を堆積する。つぎに、図５（Ｂ）
に示されるように、露光技術によりレジスト６０を形成
する。その後、図５（Ｃ）のようにエッチング工程を経
て、第２の層間膜４０の上に上層配線７０が形成され
る。図５（Ｄ）は、図５（Ｃ）について各配線の状態を
説明するための平面図である。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
技術においては、上層配線の形成が露光工程の影響を受
けやすく、上層配線のパターンがずれる可能性が高い。
技術においては、上層配線の形成が露光工程の影響を受
けやすく、上層配線のパターンがずれる可能性が高い。
【０００６】また、従来の技術においては、上層配線を
形成するために、配線材料堆積工程、露光によるレジス
ト形成工程及びエッチングによる配線形成工程などの各
工程が必要であり、工程が多岐にわたり、工程数が多
い。
形成するために、配線材料堆積工程、露光によるレジス
ト形成工程及びエッチングによる配線形成工程などの各
工程が必要であり、工程が多岐にわたり、工程数が多
い。
【０００７】本発明は、以上の点に鑑み、露光工程やエ
ッチング工程等の影響を受けずに、安定した上層配線を
形成することを目的とする。
ッチング工程等の影響を受けずに、安定した上層配線を
形成することを目的とする。
【０００８】また、本発明は、露光工程等を省略するこ
とにより、工程数を削減することを目的とする。
とにより、工程数を削減することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、主に、半導体
装置の製造方法における配線工程に関するものである。
一般に、多層配線の形成においては、下層配線上に上層
配線を形成する場合、少なからず下層配線の影響を受け
る。本発明においては、このようにな下層配線による凹
凸を利用して、露光工程やエッチング工程等を省略し
て、上層配線を形成するものである。
装置の製造方法における配線工程に関するものである。
一般に、多層配線の形成においては、下層配線上に上層
配線を形成する場合、少なからず下層配線の影響を受け
る。本発明においては、このようにな下層配線による凹
凸を利用して、露光工程やエッチング工程等を省略し
て、上層配線を形成するものである。
【００１０】本発明の第１の解決手段によると、半導体
基板上に下層配線を形成する工程と、前記下層配線の配
線間における上層配線形成領域以外の側壁に絶縁膜を形
成する工程と、前記下層配線の配線間における前記上層
配線形成領域に隙間領域が形成されるように、かつ、前
記上層配線形成領域以外は前記下層配線の配線間に隙間
ができないように層間膜を堆積する工程と、前記層間膜
の前記隙間領域内及び前記層間膜上に上層配線材料を堆
積する工程と、前記上層配線材料が前記隙間領域に残置
するように、前記上層配線材料をエッチングして上層配
線を形成する工程とを備えた半導体装置の製造方法を提
供する。
基板上に下層配線を形成する工程と、前記下層配線の配
線間における上層配線形成領域以外の側壁に絶縁膜を形
成する工程と、前記下層配線の配線間における前記上層
配線形成領域に隙間領域が形成されるように、かつ、前
記上層配線形成領域以外は前記下層配線の配線間に隙間
ができないように層間膜を堆積する工程と、前記層間膜
の前記隙間領域内及び前記層間膜上に上層配線材料を堆
積する工程と、前記上層配線材料が前記隙間領域に残置
するように、前記上層配線材料をエッチングして上層配
線を形成する工程とを備えた半導体装置の製造方法を提
供する。
【００１１】また、本発明の第２の解決手段によると、
半導体基板上に形成された下層配線と、前記下層配線の
配線間における上層配線形成領域以外の側壁に形成され
た絶縁膜と、前記下層配線の配線間における前記上層配
線形成領域に隙間領域が形成されるように、かつ、前記
上層配線形成領域以外は前記下層配線の配線間に隙間が
できないように堆積された層間膜と、前記層間膜の前記
隙間領域に埋設された上層配線とを備えた半導体装置を
提供する。
半導体基板上に形成された下層配線と、前記下層配線の
配線間における上層配線形成領域以外の側壁に形成され
た絶縁膜と、前記下層配線の配線間における前記上層配
線形成領域に隙間領域が形成されるように、かつ、前記
上層配線形成領域以外は前記下層配線の配線間に隙間が
できないように堆積された層間膜と、前記層間膜の前記
隙間領域に埋設された上層配線とを備えた半導体装置を
提供する。
【００１２】
【発明の実施の形態】図１及び図２に、本発明に係る半
導体装置の製造方法の工程図を示す。
導体装置の製造方法の工程図を示す。
【００１３】まず、図１（Ａ）に示されるように、半導
体基板１の上に下層配線２を形成する。つぎに、図１
（Ｂ）に示されるように、下層配線２の配線間に隙間領
域４が形成されるように層間膜３を堆積する。つぎに、
図１（Ｃ）に示されるように、層間膜３の隙間領域４内
及び層間膜３上に上層配線材料５を堆積する。この際、
上層配線材料５はガス状で堆積されるため、層間膜３の
隙間などを通して隙間領域４内にも堆積される。
体基板１の上に下層配線２を形成する。つぎに、図１
（Ｂ）に示されるように、下層配線２の配線間に隙間領
域４が形成されるように層間膜３を堆積する。つぎに、
図１（Ｃ）に示されるように、層間膜３の隙間領域４内
及び層間膜３上に上層配線材料５を堆積する。この際、
上層配線材料５はガス状で堆積されるため、層間膜３の
隙間などを通して隙間領域４内にも堆積される。
【００１４】さらに、図２（Ａ）に示されるように、上
層配線材料５が隙間領域４に残置されるように、上層配
線材料５をエッチングして上層配線６を形成する。この
エッチング工程では、層間膜３の上に堆積された上層配
線材料５は除去されるものの、隙間領域４の中に充填さ
れた上層配線材料５は残置されるようにする。図２
（Ｂ）は、図２（Ａ）について各配線の状態を説明する
ための平面図を示す。
層配線材料５が隙間領域４に残置されるように、上層配
線材料５をエッチングして上層配線６を形成する。この
エッチング工程では、層間膜３の上に堆積された上層配
線材料５は除去されるものの、隙間領域４の中に充填さ
れた上層配線材料５は残置されるようにする。図２
（Ｂ）は、図２（Ａ）について各配線の状態を説明する
ための平面図を示す。
【００１５】以上のようにして、簡単な工程で上層配線
６が形成される。
６が形成される。
【００１６】つぎに、図３に、本発明に係る半導体装置
の製造方法を応用した半導体装置の構成図を示す。これ
は、図２のように形成された半導体装置のさらに上に配
線８−１〜８−３を形成したものである。
の製造方法を応用した半導体装置の構成図を示す。これ
は、図２のように形成された半導体装置のさらに上に配
線８−１〜８−３を形成したものである。
【００１７】図３（Ａ）は、各配線の状態を説明するた
めの平面図を示す。図３（Ｂ）は、図３（Ａ）のＢ−
Ｂ’断面図を示す。図３（Ｃ）は、図３（Ａ）のＣ−
Ｃ’断面図を示す。図３（Ｄ）は、図３（Ａ）のＤ−
Ｄ’断面図を示す。
めの平面図を示す。図３（Ｂ）は、図３（Ａ）のＢ−
Ｂ’断面図を示す。図３（Ｃ）は、図３（Ａ）のＣ−
Ｃ’断面図を示す。図３（Ｄ）は、図３（Ａ）のＤ−
Ｄ’断面図を示す。
【００１８】つぎに、図３に示した本発明に係る半導体
装置の製造方法を説明する。
装置の製造方法を説明する。
【００１９】まず、図１（Ａ）に示されるた工程と同様
に、半導体基板１の上に下層配線２を形成する。ここ
で、下層配線２の配線間における上層配線形成領域以外
の側壁に絶縁膜７を形成する。そして、図１（Ｂ）で示
した工程と同様に、下層配線２の配線間における上層配
線形成領域に隙間領域４が形成されるように層間膜３を
堆積する。ただし、この場合、絶縁膜７が形成された部
分の配線間、即ち上層配線形成領域以外は、相互に隙間
ができないように層間膜３を堆積する。つぎに、図１
（Ｃ）に示された工程と同様に、層間膜３の隙間領域４
及び層間膜３の上に上層配線材料５を堆積する。この
際、上層配線材料５はガス状のため、隙間領域４内にも
堆積される。
に、半導体基板１の上に下層配線２を形成する。ここ
で、下層配線２の配線間における上層配線形成領域以外
の側壁に絶縁膜７を形成する。そして、図１（Ｂ）で示
した工程と同様に、下層配線２の配線間における上層配
線形成領域に隙間領域４が形成されるように層間膜３を
堆積する。ただし、この場合、絶縁膜７が形成された部
分の配線間、即ち上層配線形成領域以外は、相互に隙間
ができないように層間膜３を堆積する。つぎに、図１
（Ｃ）に示された工程と同様に、層間膜３の隙間領域４
及び層間膜３の上に上層配線材料５を堆積する。この
際、上層配線材料５はガス状のため、隙間領域４内にも
堆積される。
【００２０】さらに、図２（Ａ）に示されるように、上
層配線材料５が隙間領域４に残置されるように、上層配
線材料５をエッチングして上層配線６を形成する。この
エッチング工程では、層間膜３の上に堆積された上層配
線材料５は除去されるものの、隙間領域４の中に充填さ
れた上層配線材料５は残置されるようにする。
層配線材料５が隙間領域４に残置されるように、上層配
線材料５をエッチングして上層配線６を形成する。この
エッチング工程では、層間膜３の上に堆積された上層配
線材料５は除去されるものの、隙間領域４の中に充填さ
れた上層配線材料５は残置されるようにする。
【００２１】さらに、必要に応じて層間膜３の平坦性を
向上させる工程を経て、層間膜３の上に配線８−１〜８
−３を形成する。この際、上層配線６が、例えば配線８
−１と配線８−３とを接続するようにブリッジ配線を形
成する。
向上させる工程を経て、層間膜３の上に配線８−１〜８
−３を形成する。この際、上層配線６が、例えば配線８
−１と配線８−３とを接続するようにブリッジ配線を形
成する。
【００２２】以上のようにして、簡単な工程で上層配線
６及びブリッジ配線が形成される。
６及びブリッジ配線が形成される。
【００２３】
【発明の効果】以上のように、本発明によると、露光工
程やエッチング工程等の影響を受けずに、安定した上層
配線を形成することができる。
程やエッチング工程等の影響を受けずに、安定した上層
配線を形成することができる。
【００２４】また、本発明によると、露光工程等を省略
することが可能となり、工程数を削減することができ
る。
することが可能となり、工程数を削減することができ
る。
【図１】本発明に係る半導体装置の製造方法の工程図
（１）。
（１）。
【図２】本発明に係る半導体装置の製造方法の工程図
（２）。
（２）。
【図３】本発明に係る半導体装置の製造方法を応用した
半導体装置の構成図。
半導体装置の構成図。
【図４】従来の半導体装置の製造方法の工程図（１）。
【図５】従来の半導体装置の製造方法の工程図（２）。
１ 半導体基板
２ 下層配線
３ 層間膜
４ 隙間領域
５ 上層配線材料
６ 上層配線
フロントページの続き
(56)参考文献 特開 平９−120964（ＪＰ，Ａ)
特開 平２−114656（ＪＰ，Ａ)
特開 平６−232124（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205 - 21/3213
H01L 21/768
Claims (4)
- 【請求項１】半導体基板上に下層配線を形成する工程
と、 前記下層配線の配線間における上層配線形成領域以外の
側壁に絶縁膜を形成する工程と、 前記下層配線の配線間における前記上層配線形成領域に
隙間領域が形成されるように、かつ、前記上層配線形成
領域以外は前記下層配線の配線間に隙間ができないよう
に層間膜を堆積する工程と、 前記層間膜の前記隙間領域内及び前記層間膜上に上層配
線材料を堆積する工程と、 前記上層配線材料が前記隙間領域に残置するように、前
記上層配線材料をエッチングして上層配線を形成する工
程とを備えた半導体装置の製造方法。 - 【請求項２】前記層間膜の上にさらに複数の配線を形成
するとともに、前記複数の配線間を前記上層配線材料に
より相互接続することによりブリッジ配線を形成する工
程をさらに備えたことを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】半導体基板上に形成された下層配線と、 前記下層配線の配線間における上層配線形成領域以外の
側壁に形成された絶縁膜と、 前記下層配線の配線間における前記上層配線形成領域に
隙間領域が形成されるように、かつ、前記上層配線形成
領域以外は前記下層配線の配線間に隙間ができないよう
に堆積された層間膜と、 前記層間膜の前記隙間領域に埋設された上層配線とを備
えた半導体装置。 - 【請求項４】前記上層配線は、 前記層間膜の上に形成された複数の配線と接続され、前
記複数の配線間のブリッジ配線を構成することを特徴と
する請求項３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23963697A JP3435317B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23963697A JP3435317B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187347A JPH1187347A (ja) | 1999-03-30 |
| JP3435317B2 true JP3435317B2 (ja) | 2003-08-11 |
Family
ID=17047668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23963697A Expired - Fee Related JP3435317B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3435317B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104662442B (zh) | 2013-08-16 | 2018-02-09 | 飞利浦灯具控股公司 | 用于检测杆的物理变形的***和方法 |
-
1997
- 1997-09-04 JP JP23963697A patent/JP3435317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187347A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2924088B2 (ja) | 半導体装置 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPH0927491A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JP2705556B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3017179B1 (ja) | 半導体集積回路装置及びその製造方法並びにマスク | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JP3225289B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JP2002261160A (ja) | 半導体装置及びその製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPH01162349A (ja) | 半導体装置の製造方法 | |
| JPH02251144A (ja) | 半導体装置の製造方法 | |
| JPH02288356A (ja) | 半導体装置 | |
| JPS63204744A (ja) | 半導体装置の配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |