JP2692904B2 - ダイオードチップ内蔵型半導体装置とその製造方法 - Google Patents
ダイオードチップ内蔵型半導体装置とその製造方法Info
- Publication number
- JP2692904B2 JP2692904B2 JP63286932A JP28693288A JP2692904B2 JP 2692904 B2 JP2692904 B2 JP 2692904B2 JP 63286932 A JP63286932 A JP 63286932A JP 28693288 A JP28693288 A JP 28693288A JP 2692904 B2 JP2692904 B2 JP 2692904B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- diode
- semiconductor device
- transistor
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はSIP型半導体装置にトランジスタチップとダ
ンパダイオード用チップとを内蔵した半導体装置の構造
と製造方法に関する。
ンパダイオード用チップとを内蔵した半導体装置の構造
と製造方法に関する。
（ロ）従来の技術 CRT等の励振回路は第４図に示す如くL,Cを含んでお
り、のこぎり波で励振した場合、励振用トランジスタ
（１）がoffしてもLC中の電流振動は直ちには停止しな
いので、トランジスタ（１）のエミッタ・コレクタ間に
並列にダンパダイオード（２）を接続し、トランジスタ
（１）がoffする場合には、このダイパダイオード
（２）に順方向電流を流して振動を抑える手法が処され
ている。
り、のこぎり波で励振した場合、励振用トランジスタ
（１）がoffしてもLC中の電流振動は直ちには停止しな
いので、トランジスタ（１）のエミッタ・コレクタ間に
並列にダンパダイオード（２）を接続し、トランジスタ
（１）がoffする場合には、このダイパダイオード
（２）に順方向電流を流して振動を抑える手法が処され
ている。
従来、この種の回路に用いられる半導体装置は、ダン
パダイオード（２）が励振用トランジスタ（１）と同等
の高耐圧が要求されることから、パワートランジスタチ
ップを内蔵した半導体装置とダイオードチップを内蔵し
た半導体装置とを回路基板上で組み立てるか、又は特開
昭62−25447号公報に記載されているようなパワーモジ
ュールと称される半導体装置に収納していた。
パダイオード（２）が励振用トランジスタ（１）と同等
の高耐圧が要求されることから、パワートランジスタチ
ップを内蔵した半導体装置とダイオードチップを内蔵し
た半導体装置とを回路基板上で組み立てるか、又は特開
昭62−25447号公報に記載されているようなパワーモジ
ュールと称される半導体装置に収納していた。
（ハ）発明が解決しようとする課題 しかしながら、電子機器の小型化及びローコスト化の
要求から、前記パワートランジスタチップとダイオード
チップとを１つのパッケージ、しかもSIP型半導体装置
に搭載したい要求が強まってきた。その為本願は、SIP
型パッケージに両者を搭載するに際し、量産化に優れ安
価に且つ信頼性の高い装置を製造し得る構造と製造方法
を提供するものである。
要求から、前記パワートランジスタチップとダイオード
チップとを１つのパッケージ、しかもSIP型半導体装置
に搭載したい要求が強まってきた。その為本願は、SIP
型パッケージに両者を搭載するに際し、量産化に優れ安
価に且つ信頼性の高い装置を製造し得る構造と製造方法
を提供するものである。
（ニ）課題が解決するための手段 本発明は上記従来の課題に鑑み成されたもので、 まず第１に、複数個のダイオードチップ（11）を並列
接続して搭載することにより、限られたスペース内に効
率的に配置でき且つ既製のダイオードチップを利用し得
る構造を得るものである。
接続して搭載することにより、限られたスペース内に効
率的に配置でき且つ既製のダイオードチップを利用し得
る構造を得るものである。
第２に、エミッタパッド（18）を接続するボンディン
グワイヤ（16）の軌跡とダイオードを接続するボンディ
ングワイヤ（16）の軌跡を夫々リード（15）の延在方向
に対して平行となるように各チップ（11）（12）を配置
することにより、量産性に優れ且つトランジスタ（11）
及びダイオードチップ（12）共に既製のチップを利用で
きる構造と製造方法を提供するものである。
グワイヤ（16）の軌跡とダイオードを接続するボンディ
ングワイヤ（16）の軌跡を夫々リード（15）の延在方向
に対して平行となるように各チップ（11）（12）を配置
することにより、量産性に優れ且つトランジスタ（11）
及びダイオードチップ（12）共に既製のチップを利用で
きる構造と製造方法を提供するものである。
第３に、SIP型の短尺状リードフレームに両チップを
搭載するに際し、先ず全てのダイ部分（14）にトランジ
スタチップ（11）を固着し、続いてダイオードチップ
（12）を固着することにより、信頼性の高いダイボンド
が可能な製造方法を提供するものである。
搭載するに際し、先ず全てのダイ部分（14）にトランジ
スタチップ（11）を固着し、続いてダイオードチップ
（12）を固着することにより、信頼性の高いダイボンド
が可能な製造方法を提供するものである。
（ホ）作用 本発明によれば、第１に小さいサイズのダイオードチ
ップ（12）を複数個並列接続するので、チップ配置の設
計自由度が増し、ダイ部分（14）の余白に任意に配置で
きる。しかも、略正方形形状を成す既成のダイオードチ
ップ（12）を使用できるので、余白形状に合致したパタ
ーンのダイオードチップ（12）を新規製造せずに済む。
ップ（12）を複数個並列接続するので、チップ配置の設
計自由度が増し、ダイ部分（14）の余白に任意に配置で
きる。しかも、略正方形形状を成す既成のダイオードチ
ップ（12）を使用できるので、余白形状に合致したパタ
ーンのダイオードチップ（12）を新規製造せずに済む。
第２に、ボンディングワイヤ（16）の軌跡がリード
（15）に対して平行となるようにトランジスタチップ
（11）とダイオードチップ（12）を配置したので、夫々
のパッドとエミッタリード（15b）とを夫々ステッチボ
ンドするワイヤ（16）を極端に屈折させずに済む。
（15）に対して平行となるようにトランジスタチップ
（11）とダイオードチップ（12）を配置したので、夫々
のパッドとエミッタリード（15b）とを夫々ステッチボ
ンドするワイヤ（16）を極端に屈折させずに済む。
第３に、先にトランジスタチップ（11）のダイボンド
を行うので、１回目ダイボンドの熱処理によってダイ部
（14）表面が酸化する以前に厳しい信頼性を要するトラ
ンジスタチップ（11）の固着を終えることができる。
を行うので、１回目ダイボンドの熱処理によってダイ部
（14）表面が酸化する以前に厳しい信頼性を要するトラ
ンジスタチップ（11）の固着を終えることができる。
（へ）実施例 以下、本発明の最も好ましい一実施例を図面を参照し
ながら詳細に説明する。
ながら詳細に説明する。
第１図はパワー系のトランジスタチップ（11）と、２
個のダイオードチップ（12）とを固着した状態のリード
フレームの要部を示し、（13）は放熱用ヒートシンク、
（14）はヒートシンク（13）の主要面でチップ搭載部と
なるダイ部分、（15）は外部接続端子としてのリードで
ある。
個のダイオードチップ（12）とを固着した状態のリード
フレームの要部を示し、（13）は放熱用ヒートシンク、
（14）はヒートシンク（13）の主要面でチップ搭載部と
なるダイ部分、（15）は外部接続端子としてのリードで
ある。
リードフレームは、あらかじめ異る大きさのダイ部分
（14）を有する複数種類の規格化されたリードフレーム
のなかから、搭載するチップの大きさに鑑みて適当なダ
イ部分（14）の大きさと放熱特性を有するタイプのリー
ドフレームが選択される。前記規格化されたリードフレ
ームのダイ部分（14）は、更に規格化された外形寸法と
チップサイズの異る複数種類のチップを搭載できるよ
う、また限られた寸法の中で最大寸法のエリアを確保す
る為、リード（15）の延在方向に対して横方向に長い長
方形形状を有する。
（14）を有する複数種類の規格化されたリードフレーム
のなかから、搭載するチップの大きさに鑑みて適当なダ
イ部分（14）の大きさと放熱特性を有するタイプのリー
ドフレームが選択される。前記規格化されたリードフレ
ームのダイ部分（14）は、更に規格化された外形寸法と
チップサイズの異る複数種類のチップを搭載できるよ
う、また限られた寸法の中で最大寸法のエリアを確保す
る為、リード（15）の延在方向に対して横方向に長い長
方形形状を有する。
而して、パワートランジスタを構成するトランジスタ
チップ（11）は、高耐圧大電流容量を実現する為例えば
9.0×7.0mmの如き大きなチップサイズとなり、これをダ
イ部分（14）に配置すると残る余白部分はごく限られた
細長い領域となる。
チップ（11）は、高耐圧大電流容量を実現する為例えば
9.0×7.0mmの如き大きなチップサイズとなり、これをダ
イ部分（14）に配置すると残る余白部分はごく限られた
細長い領域となる。
本発明は上記限られた領域に対し、小サイズのダイオ
ードチップ（12）を並設し、ワイヤ（16）で並列接続す
ることによりダンパダイオードとして要求される電流容
量を達成する。ダイオードチップ（12）は一般に小型化
指向の為正方形に近い外観を有し、上記実施例において
も既製のチップサイズが4.0×4.0mmの如きダイオードチ
ップ（12）を使用する。この様な構成によれば、小サイ
ズのダイオードチップ（12）を利用するので、前記限ら
れた領域を有効利用でき、装置の大型化を防止できる。
また、既製のダイオードチップ（12）を利用できるの
で、チップの新規設計が不要である。
ードチップ（12）を並設し、ワイヤ（16）で並列接続す
ることによりダンパダイオードとして要求される電流容
量を達成する。ダイオードチップ（12）は一般に小型化
指向の為正方形に近い外観を有し、上記実施例において
も既製のチップサイズが4.0×4.0mmの如きダイオードチ
ップ（12）を使用する。この様な構成によれば、小サイ
ズのダイオードチップ（12）を利用するので、前記限ら
れた領域を有効利用でき、装置の大型化を防止できる。
また、既製のダイオードチップ（12）を利用できるの
で、チップの新規設計が不要である。
ここで既製のトランジスタチップ（11）と装置を第２
図を用いて説明する。同図に示す如く、規格化されたリ
ードフレームのダイ部分（14）にトランジスタチップ
（11）が固着されワイヤ（16）でワイヤボンディングが
成された後主要部を樹脂モールドして製造される。トラ
ンジスタチップ（11）は、規格化されたダイ部分（14）
の形状に対応して、及び寸法が近接して異る大きさの大
小複数種類の規格化リードフレームに搭載できるよう、
横長の長方形形状を有し且つ図示の如く横長に固着され
る。トランジスタチップ（11）の表面には周知のプロセ
ス技術によりトランジスタを構成する拡散領域が形成さ
れ、更にはアルミ層等のホトエッチングによって各電極
及びワイヤボンディング用のベースパッド（17）とエミ
ッタパッド（18）が設けられる。エミッタパッド（18）
は、トランジスタの動作状態を平均化する為パターンが
対称形状となるように複数箇所に設けられる。複数のパ
ッド（18）を同時ボンドする為にはアルミワイヤ（16）
と超音波ボンディングによるステッチボンドが有効であ
り、エミッタパッド（18）はステッチボンド対応の為に
リード（15）の延在方向に対して平行に並べられ、且つ
パッド形状は前記延在方向に縦長の形状を有する。この
様に配置することでトランジスタ特性及びステッチボン
ドによるワイヤボンダビリティを改善する。
図を用いて説明する。同図に示す如く、規格化されたリ
ードフレームのダイ部分（14）にトランジスタチップ
（11）が固着されワイヤ（16）でワイヤボンディングが
成された後主要部を樹脂モールドして製造される。トラ
ンジスタチップ（11）は、規格化されたダイ部分（14）
の形状に対応して、及び寸法が近接して異る大きさの大
小複数種類の規格化リードフレームに搭載できるよう、
横長の長方形形状を有し且つ図示の如く横長に固着され
る。トランジスタチップ（11）の表面には周知のプロセ
ス技術によりトランジスタを構成する拡散領域が形成さ
れ、更にはアルミ層等のホトエッチングによって各電極
及びワイヤボンディング用のベースパッド（17）とエミ
ッタパッド（18）が設けられる。エミッタパッド（18）
は、トランジスタの動作状態を平均化する為パターンが
対称形状となるように複数箇所に設けられる。複数のパ
ッド（18）を同時ボンドする為にはアルミワイヤ（16）
と超音波ボンディングによるステッチボンドが有効であ
り、エミッタパッド（18）はステッチボンド対応の為に
リード（15）の延在方向に対して平行に並べられ、且つ
パッド形状は前記延在方向に縦長の形状を有する。この
様に配置することでトランジスタ特性及びステッチボン
ドによるワイヤボンダビリティを改善する。
斯様な既製のトランジスタチップ（11）を本発明装置
に搭載する場合も、第１図に示すようにチップ（11）の
向きは第２図と同様の向きで固着する。更に、トランジ
スタチップ（11）はベース端子用リード（15a）に近い
側へシフトして配置し、ダイオードチップ（12）はエミ
ッタ端子用リード（15b）に近い側へ縦に並べて配置す
る。この様にすれば、リード（15）の延在方向に対し
て、エミッタパッド（18）を結ぶラインとダイオードチ
ップ（12）の夫々のボンディングエリア（パッド）を結
ぶラインを平行に配置でき、その為ワイヤ（16）を極端
に屈折せずに済むのでボンダビリティを損わずにワイヤ
ボンドできる。トランジスタチップ（11）を90度傾けれ
ば、ダイ部分（14）に対してスペースの有効利用ができ
るが、これではアルミワイヤ（16）を90度以上屈折させ
てワイヤボンドすることになるので、ボンダビリティが
極めて劣化する。また、上記配置とすることにより、ベ
ース用のワイヤ（16）とエミッタ用のワイヤ（16）を交
差させずに済む。
に搭載する場合も、第１図に示すようにチップ（11）の
向きは第２図と同様の向きで固着する。更に、トランジ
スタチップ（11）はベース端子用リード（15a）に近い
側へシフトして配置し、ダイオードチップ（12）はエミ
ッタ端子用リード（15b）に近い側へ縦に並べて配置す
る。この様にすれば、リード（15）の延在方向に対し
て、エミッタパッド（18）を結ぶラインとダイオードチ
ップ（12）の夫々のボンディングエリア（パッド）を結
ぶラインを平行に配置でき、その為ワイヤ（16）を極端
に屈折せずに済むのでボンダビリティを損わずにワイヤ
ボンドできる。トランジスタチップ（11）を90度傾けれ
ば、ダイ部分（14）に対してスペースの有効利用ができ
るが、これではアルミワイヤ（16）を90度以上屈折させ
てワイヤボンドすることになるので、ボンダビリティが
極めて劣化する。また、上記配置とすることにより、ベ
ース用のワイヤ（16）とエミッタ用のワイヤ（16）を交
差させずに済む。
以下本発明の製造方法について説明する。本願構成の
装置を製造する場合、トランジスタ用SIP型リードフレ
ームを利用するので、トランジスタチップ（11）が単体
で搭載される他機種と同じボンディング装置を利用する
のが簡便である。この様なボンディング装置は１回のフ
ローで１サイズのチップを搭載する能力しか持たないの
が一般的であり、多チップ同時搭載能力を有する装置を
利用するには新たな設備投資を要する。
装置を製造する場合、トランジスタ用SIP型リードフレ
ームを利用するので、トランジスタチップ（11）が単体
で搭載される他機種と同じボンディング装置を利用する
のが簡便である。この様なボンディング装置は１回のフ
ローで１サイズのチップを搭載する能力しか持たないの
が一般的であり、多チップ同時搭載能力を有する装置を
利用するには新たな設備投資を要する。
一方、リードフレームの素材は放熱性、価格等の点
で、銅系又は鉄系の如きリードフレームが用いられ、濡
れ性改善の為にその表面にNi等の金属メッキを処したも
のが多い。この様なリードフレームに対し、半田等の材
料でダイボンディングを行うべく数百℃の加熱処理を処
すと、露出した表面が酸化しこれが次のチップの接着性
信頼性を損う要因となる。
で、銅系又は鉄系の如きリードフレームが用いられ、濡
れ性改善の為にその表面にNi等の金属メッキを処したも
のが多い。この様なリードフレームに対し、半田等の材
料でダイボンディングを行うべく数百℃の加熱処理を処
すと、露出した表面が酸化しこれが次のチップの接着性
信頼性を損う要因となる。
従って本発明の製造方法は先ず第３図Ａに示す如く、
同じパターンが多数繰り返された短尺状のリードフレー
ム（20）をダイボンド装置のステージ上に載置し、ヒー
タブロックで加熱しながらトランジスタチップ（11）を
半田付けし、これを反復して全てのダイ部分（14）にト
ランジスタチップ（11）を固着し、装置のステージ上か
らリードフレーム（20）を取り出す。次に第３図Ｂに示
す様に、チップ吸着コレット等の設定が異るダイボンデ
ィング装置のステージ上にリードフレーム（20）を移
し、ダイオードチップ（12）を余白ダイ部分（14）に半
田付けし、同様種・同サイズのチップであればもう一度
吸着コレットを動作させて２つのダイオードチップ（1
2）を固着する。続いて第３図Ｃに示すように、ワイヤ
ボンディングを行った後図示せぬ樹脂で主要部を封止し
て製造される。
同じパターンが多数繰り返された短尺状のリードフレー
ム（20）をダイボンド装置のステージ上に載置し、ヒー
タブロックで加熱しながらトランジスタチップ（11）を
半田付けし、これを反復して全てのダイ部分（14）にト
ランジスタチップ（11）を固着し、装置のステージ上か
らリードフレーム（20）を取り出す。次に第３図Ｂに示
す様に、チップ吸着コレット等の設定が異るダイボンデ
ィング装置のステージ上にリードフレーム（20）を移
し、ダイオードチップ（12）を余白ダイ部分（14）に半
田付けし、同様種・同サイズのチップであればもう一度
吸着コレットを動作させて２つのダイオードチップ（1
2）を固着する。続いて第３図Ｃに示すように、ワイヤ
ボンディングを行った後図示せぬ樹脂で主要部を封止し
て製造される。
この構成による方法によれば、ダイ部分（14）表面が
まだ酸化されないうちにトランジスタチップ（11）をダ
イボンドするので、放熱性を重視するトランジスタチッ
プ（11）を高信頼性で接着することができる。一方、ダ
イオードチップ（12）はトランジスタチップ（11）より
は放熱性を重視せずに済むので、前記酸化膜形成が容認
できる。従って、全体として高い信頼性を持つ装置を組
み立てることができる。
まだ酸化されないうちにトランジスタチップ（11）をダ
イボンドするので、放熱性を重視するトランジスタチッ
プ（11）を高信頼性で接着することができる。一方、ダ
イオードチップ（12）はトランジスタチップ（11）より
は放熱性を重視せずに済むので、前記酸化膜形成が容認
できる。従って、全体として高い信頼性を持つ装置を組
み立てることができる。
（ト）発明の効果 以上説明した如く本発明によれば、まず第１に小さい
サイズのダイオードチップ（12）を並列接続するので、
設計自由度を大きくでき、トランジスタチップ（11）に
より制限されたダイ部分（14）の余白にダイオードチッ
プ（12）を効率的に無駄なく配置できる利点を有する。
従って、所望の耐圧と電流容量を達成したダンパダイオ
ードを効率的に１パッケージ化できる。
サイズのダイオードチップ（12）を並列接続するので、
設計自由度を大きくでき、トランジスタチップ（11）に
より制限されたダイ部分（14）の余白にダイオードチッ
プ（12）を効率的に無駄なく配置できる利点を有する。
従って、所望の耐圧と電流容量を達成したダンパダイオ
ードを効率的に１パッケージ化できる。
第２に、エミッタパッド（18）を結ぶラインとダイオ
ードチップ（12）を結ぶラインとをリード（15）の延在
方向に対して夫々平行となるように各チップを配置した
ので、ボンダビリティを損うこと無くワイヤボンドがで
きる利点を有する。
ードチップ（12）を結ぶラインとをリード（15）の延在
方向に対して夫々平行となるように各チップを配置した
ので、ボンダビリティを損うこと無くワイヤボンドがで
きる利点を有する。
第３に、トランジスタチップ（11）を先にダイボンド
することにより、全体として接着信頼性の高い装置を製
造できる利点をも有する。
することにより、全体として接着信頼性の高い装置を製
造できる利点をも有する。
さらに本発明によれば、トランジスタチップ（11）、
ダイオードチップ（12）、リードフレーム（20）、更に
はボンディング装置までをも既製の製品を利用できるの
で、新規設備投資が全く必要無く、即生産態勢に移行で
きる利点をも有する。
ダイオードチップ（12）、リードフレーム（20）、更に
はボンディング装置までをも既製の製品を利用できるの
で、新規設備投資が全く必要無く、即生産態勢に移行で
きる利点をも有する。
第１図は本発明を説明する為の平面図、第２図は既製品
を説明する為の平面図、第３図Ａ乃至第３図Ｃは本発明
を説明する為の平面図、第４図は従来例を説明する為の
回路図である。
を説明する為の平面図、第３図Ａ乃至第３図Ｃは本発明
を説明する為の平面図、第４図は従来例を説明する為の
回路図である。
Claims (2)
- 【請求項１】SIP型半導体装置の共通ダイ部分にトラン
ジスタチップと複数個のダイオードチップとを載置した
半導体装置であって、 前記トランジスタチップの表面に同一電位に接続すべき
複数個のボンディングパッドが設けられ、且つ前記複数
個のボンディングパッドがリードの延在方向と平行に並
ぶような向きに前記トランジスタチップを固着し、 前記ダイオードチップの夫々の表面に前記同一電位に接
続すべきボンディングパッドが設けられ、且つ前記ダイ
部分の前記同一電位に対応するリードに近接した位置に
前記リードの延在方向と平行に並ぶようにして前記複数
個のダイオードチップを固着し、 前記トランジスタチップの複数個のボンディングパッド
と前記同一電位に対応するリードとを１本のワイヤで接
続し、 前記ダイオードチップの夫々のボンディングパッドと前
記同一電位に対応するリードとを前記トランジスタチッ
プのワイヤとは独立した１本のワイヤで接続し、 主要部を樹脂モールドしたことを特徴とするダイオード
チップ内蔵型半導体装置。 - 【請求項２】前記トランジスタチップ及びダイオードチ
ップは単体封止される他機種のものと同一パターンを有
するチップであり且つ前記トランジスタチップはリード
の延在方向に対して他機種のものと同じ向きで固着する
ことを特徴とする請求項第１項に記載のダイオードチッ
プ内蔵型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286932A JP2692904B2 (ja) | 1988-11-14 | 1988-11-14 | ダイオードチップ内蔵型半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286932A JP2692904B2 (ja) | 1988-11-14 | 1988-11-14 | ダイオードチップ内蔵型半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132849A JPH02132849A (ja) | 1990-05-22 |
| JP2692904B2 true JP2692904B2 (ja) | 1997-12-17 |
Family
ID=17710826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63286932A Expired - Fee Related JP2692904B2 (ja) | 1988-11-14 | 1988-11-14 | ダイオードチップ内蔵型半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692904B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288454A (ja) * | 1985-06-17 | 1986-12-18 | Sharp Corp | マルチチツプ搭載半導体デバイスのリ−ドフレ−ム |
| JPS63142844A (ja) * | 1986-12-06 | 1988-06-15 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-11-14 JP JP63286932A patent/JP2692904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02132849A (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US20140167238A1 (en) | Semiconductor die package and method for making the same | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH09326452A (ja) | 半導体パッケージ | |
| JPH06132453A (ja) | 半導体装置及びその製造方法 | |
| JPH07312405A (ja) | 半導体装置 | |
| KR0178623B1 (ko) | 반도체 장치 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| JP2692904B2 (ja) | ダイオードチップ内蔵型半導体装置とその製造方法 | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| GB2272104A (en) | Tape automated bonding | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| JP3473525B2 (ja) | クアッドフラットパッケージ | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JPH0555452A (ja) | 半導体集積回路装置 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |