JP2692590B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2692590B2 JP2692590B2 JP6148068A JP14806894A JP2692590B2 JP 2692590 B2 JP2692590 B2 JP 2692590B2 JP 6148068 A JP6148068 A JP 6148068A JP 14806894 A JP14806894 A JP 14806894A JP 2692590 B2 JP2692590 B2 JP 2692590B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- silicide film
- titanium nitride
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 95
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 74
- 229910021332 silicide Inorganic materials 0.000 claims description 60
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 25
- 229910045601 alloy Inorganic materials 0.000 claims description 23
- 239000000956 alloy Substances 0.000 claims description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 238000005546 reactive sputtering Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 36
- 230000008569 process Effects 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
製造方法に関し、特にチタンシリサイド膜を用いた低抵
抗配線もしくは電極とその形成方法に関する。
は電極を有する半導体装置とその製造方法について、ま
ずMOSトランジスタのゲート電極(DRAMのメモリ
アレーなどではワード線を兼ねている)を例にあげて説
明する。
リコン基板400上に厚さ500nmのフィールド酸化
膜401を形成して区画された素子形成領域に厚さ8n
mのゲート酸化膜402を形成し、次に、全面にリンが
ドープされた厚さ50nmの多結晶シリコン膜403を
形成する。
リコン膜403上に厚さ100nmのチタンシリサイド
膜405をチタンシリサイド合金ターゲットを用いたス
パッタ法により形成する。チタンシリサイド膜404は
ゲート電極を低抵抗化するための主導電膜である。
ソグラフィー技術及びドライエッチング技術を用いてパ
ターニングすることにより所望の位置にチタンシリサイ
ド膜404及び多結晶シリコン膜403により構成され
るゲート電極406を形成する。次に、N型不純物拡散
層407−1,407−2を形成するためのイオン注入
を行なう。
に、層間絶縁膜408を形成し、ゲート電極406また
はそれを延長したゲート電極配線(メモリのワード線な
ど)に達する接続孔409を設け、タングステンプラグ
410を設け、Al−Si−Cu膜などからなる上層配
線411を形成する。
ば、N型不純物拡散層407−1,407−2を形成す
るための活性化処理(850〜1000℃)などの高温
熱処理工程において多結晶シリコン膜とチタンシリサイ
ド膜との間で、チタン、シリコン及び多結晶シリコン膜
中のドーパントであるリンの相互拡散を生じるため、安
定した電気的特性を得ることが難しい。例えば、Tiが
ゲート酸化膜に達すると耐圧が劣化するし、Siがチタ
ンシリサイド膜中に拡散してSi結晶粒が生じると配線
抵抗が大きくなる。また、接続孔409を形成するとき
のドライエッチング(例えばCF4 やCHF3 を使用)
でチタンシリサイド膜405もエッチングされる。図示
した接続孔409より深い接続孔(例えばN型不純物拡
散層に達するコンタクト孔)を同時に形成する場合は特
に問題となる。そのような場合はまた、N型不純物拡散
層表面の自然酸化膜を除去するための希フッ酸処理によ
り接続孔409部でチタンシリサイド膜405にサイド
エッチが入るという問題もある。このエッチングに伴な
う問題は、チタンシリサイド膜からなる単層配線におい
てもおこる。
に説明する。
型のシリコン基板500上に厚さ500nmのフィール
ド酸化膜501を形成して区画された素子形成領域に厚
さ8nmのゲート酸化膜502を形成し、全面にリンが
ドープされた厚さ50nmの多結晶シリコン膜503を
形成する。
リコン膜503上にチタンターゲットを用いた反応性ス
パッタ法を用いて厚さ50nmの窒化チタン膜512を
形成し、続いて窒化チタン膜512上に厚さ100nm
のチタンシリサイド膜505をチタンシリサイド合金タ
ーゲットを用いたスパッタ法により形成する。窒化チタ
ン膜512は、多結晶シリコン膜503とチタンシリサ
イド膜505の間において、チタン、シリコン及び多結
晶シリコン膜中のドーパントであるリンの相互拡散を抑
制し安定した電気的特性を得るために設けられたバリア
層である。チタンシリサイド膜505はゲート電極を低
抵抗化するための主導電膜である。
ソグラフィー技術及びドライエッチング技術を用いてパ
ターニングすることにより、所望の位置にチタンシリサ
イド膜505、窒化チタン膜512及び多結晶シリコン
膜503により構成されるゲート電極506を形成す
る。
膜508を形成し、接続孔509、タングステンプラグ
510および上層配線を形成する。
接続孔形成に伴う前述の問題は解決されない。また、チ
タンターゲットとチタンシリサイド合金ターゲットの2
種類のターゲットを必要とするので工程が複雑になる。
この後者は、バリア層を有するコンタクト電極の形成に
おいても同様に問題となる。
ばP型のシリコン基板600の表面にフィールド酸化膜
601を形成して素子形成領域を区画し、ゲート酸化膜
602を形成し、図示しないゲート電極を形成し、ソー
ス・ドレイン領域(N型不純物拡散層607)を形成
し、層間絶縁膜608を形成し、コンタクト用の接続孔
609を形成する。次に、チタンシリサイド合金ターゲ
ットを用いたスパッタ法により、図6(b)に示すよう
に、厚さ50nmのチタンシリサイド膜605を形成
し、次にチタンターゲットを用いたスパッタ法により厚
さ50nmの窒化チタン膜612を形成する。
テン膜を堆積しエッチバックを行なってタングステンプ
ラグ610を形成し、上層配線611を形成する。
(yは1前後)なる組成を有しているが、酸化し易い。
従ってチタンシリサイド膜と窒化チタン膜とを有する配
線もしくは電極の側面に露出している窒化チタン膜が特
にCVD法による酸化シリコン膜の形成時などに酸化さ
れるので再現性が悪いもしくは成長温度などに制限を受
け工程適合性に難点があるという問題がある。
シリサイド膜を用いた配線もしくは電極には次のような
問題点がある。
ンシリサイド膜を有しているものでは、上層配線との接
続孔を形成する場合にエッチングされ特に希フッ酸処理
でサイドエッチが入り半導体装置の信頼性が損なわれる
恐れがある。
するものは酸化シリコン膜などの形成時に酸化されるの
で工程適合性に難点があり、更に製造時に2種類のスパ
ッタ用ターゲットを必要とするので工程が複雑になると
いう問題がある。
グ工程で信頼性の損なわれる恐れのない、チタンシリサ
イド膜を構成要素として含む配線もしくは電極を有する
半導体装置およびその製造方法を提供することにある。
く容易に形成可能な、チタンシリサイド膜と併用される
バリア膜とその形成方法を提供することにある。
は、半導体基板上の所定の絶縁膜を選択的に被覆するチ
タンシリサイド膜および前記チタンシリサイド膜に積層
された窒化チタンシリサイド膜からなる配線もしくは電
極を有するというものである。
導体基板上の所定の絶縁膜を被覆して、チタンシリサイ
ド合金ターゲットを用いたスパッタ法および反応性スパ
ッタ法によりそれぞれチタンシリサイド膜および窒化チ
タンシリサイド膜を順次に堆積しパターニングして配線
もしくは電極を形成する工程を有するというものであ
る。
の所定の絶縁膜を選択的に被覆し、所定の不純物がドー
ピングされた多結晶シリコン膜、前記多結晶シリコン膜
に積層された窒化チタンシリサイド膜および前記窒化チ
タンシリサイド膜に積層されたチタンシリサイド膜から
なる配線もしくは電極を有するというものである。
導体基板上の所定の絶縁膜を被覆して、所定の不純物が
ドーピングされた多結晶シリコン膜を形成した後チタン
シリサイド合金ターゲットを用いた反応性スパッタ法お
よびスパッタ法によりそれぞれ窒化チタンシリサイド膜
およびチタンシリサイド膜を順次に堆積しパターニング
して配線もしくは電極を形成する工程を有するというも
のである。
の所定の絶縁膜を選択的に被覆し、所定の不純物がドー
ピングされた多結晶ポリシリコン膜、前記多結晶シリコ
ン膜に積層された第1の窒化チタンシリサイド膜、前記
第1の窒化チタンシリサイド膜に積層されたチタンシリ
サイド膜および前記チタンシリサイド膜に積層された第
2の窒化チタンシリサイド膜からなる配線もしくは電極
を有するというものである。
導体基板の所定の絶縁膜を被覆して、所定の不純物がド
ーピングされた多結晶シリコン膜を形成した後、チタン
シリサイド合金ターゲットを用いた反応性スパッタ法、
スパッタ法および反応性スパッタ法によりそれぞれ第1
の窒化チタンシリサイド膜、チタンシリサイド膜および
第2の窒化チタンシリサイド膜を順次に堆積しパターニ
ングして配線もしくは電極を形成する工程を有するとい
うものである。
の所定の絶縁膜を貫通して設けられ前記半導体基板の表
面部に形成された不純物拡散層に達する接続孔と、前記
接続孔部で前記不純物拡散層に接触するチタンシリサイ
ド膜と、前記チタンシリサイド膜に接触する窒化チタン
シリサイド膜と、前記窒化チタンシリサイド膜に接触す
る導電膜とを有するというものである。
導体基板上の所定の絶縁膜を貫通し、前記半導体基板の
表面部に形成された不純物拡散層に達する接続孔を形成
する工程と、チタンシリサイド合金ターゲットを用いた
スパッタ法および反応性スパッタ法によりそれぞれチタ
ンシリサイド膜および窒化チタンシリサイド膜を順次に
堆積する工程と、導電膜を堆積する工程とを有するとい
うものである。
イド膜はその下のチタンシリサイド膜がエッチングされ
るのを防止する保護層である。またチタンシリサイド膜
と多結晶シリコン膜またはその他の導電膜との間に設け
られた窒化チタンシリサイド膜はバリア層である。窒化
チタンシリサイド膜は窒化チタンより酸化され難く、ま
たチタンシリサイド合金ターゲットを用いて反応性スパ
ッタ法で形成でき工程が簡略になる。
照して説明する。
型のシリコン基板100上に厚さ500nmのフィール
ド酸化膜101を形成して区画された素子形成領域に厚
さ8nmのゲート酸化膜102を形成し、全面にリンが
ドープされた厚さ50nmの多結晶シリコン膜103を
形成する。
コン膜103上にTiSix (x=2〜3)からなるチ
タンシリサイド合金ターゲットを用いた反応性スパッタ
法により、窒素とアルゴンの流量比が0.1〜2、圧力
0.27〜0.67Pa、パワー1〜4kW、基板温度
25〜500℃の条件の下で厚さ50nmの窒化チタン
シリサイド膜104を形成する。続いて、窒化チタンシ
リサイド膜104上にチタンシリサイド合金ターゲット
を用いたスパッタ法により、すなわち、同一チャンバ内
で、窒素とアルゴンの供給を止めて排気したのち再びア
ルゴンを導入して圧力0.27〜0.67Pa、パワー
1〜4kW、基板温度25〜500℃の条件の下で厚さ
50nmのチタンシリサイド膜105を形成する。
シリコン膜103とチタンシリサイド膜105の間にお
いて、チタン、シリコン及び多結晶シリコン膜103中
のドーパントであるリンの相互拡散を抑制し安定した電
気的特性を得るために設けられたバリア層である。チタ
ンシリサイド膜105はゲート電極を低抵抗化するため
の主導電膜である。
グラフィー技術及びHBrとBCl3 の混合ガスを用い
たドライエッチング技術を用いてパターニングし所望の
位置にチタンシリサイド層105、窒化チタンシリサイ
ド膜104及び多結晶シリコン膜103より構成される
ゲート電極106(DRAMのメモリアレーなどではワ
ード線を兼ねる。以下同様。)を形成する。次に、N型
不純物拡散層107−1,107−2を形成するための
イオン注入を行なう。
膜108,接続孔109,タングステンプラグ110お
よびAl−Si−Cu膜などの上層配線111を形成す
る。
層の活性化処理などの高温熱処理工程においてチタンシ
リサイド膜と多結晶シリコン膜との間のチタン、シリコ
ン及びリンの相互拡散が窒化チタンシリサイド膜によっ
て抑制されており安定した電気的特性を得ることができ
る。TiとNの結合エネルギーは大きくSiの存在によ
って結合が切れないと考えられるので窒化チタンシリサ
イド膜はバリア作用を有している。
105とバリア層である窒化チタンシリサイド膜104
を同一のスパッタターゲットを用いて同一チャンバ内で
形成できるため、従来技術に比べて工程を簡略化する事
が可能とする。更に、窒化チタンシリサイド膜104は
窒化チタン膜に比べるとSiを含有しているだけ酸化し
難く酸化シリコン膜形成などとの工程適合性がよい。
参照して説明する。
型のシリコン基板200上に厚さ500nmのフィール
ド酸化膜201を形成して区画された素子形成領域に厚
さ8nmのゲート酸化膜202を形成し、全面にリンが
ドープされた厚さ50nmの多結晶シリコン膜203を
形成する。
リコン膜203上にTiSix (x=2〜3)からなる
チタンシリサイド合金ターゲットを用いた反応性スパッ
タ法により、窒素とアルゴンの流量比が0.1〜2、圧
力0.27〜0.67Pa、パワー1〜4kW、基板温
度25〜500℃の条件の下で厚さ50nmの窒化チタ
ンシリサイド膜204aを形成する。続いて、第1の実
施例と同様に、窒素とアルゴンの供給を止めて排気した
のち再びアルゴンを導入して、前述のチタンシリサイド
合金ターゲットを用いたスパッタ法により、圧力0.2
7〜0.67Pa、パワー1〜4kW、基板温度25〜
500℃の条件の下で厚さ50nmのチタンシリサイド
膜205を形成する。さらに、窒化チタンシリサイド膜
204aと同様に、チタンシリサイド膜205上にチタ
ンシリサイド合金ターゲットを用いた反応性スパッタ法
により窒化チタンシリサイド膜204bを形成する。
ソグラフィー技術及びHBrとBCl3 の混合ガスを用
いたドライエッチング技術を用いて所望の位置に窒化チ
タンシリサイド膜204b、チタンシリサイド膜205
及び窒化チタンシリサイド膜204aにより構成される
ゲート電極206を形成する。次に、N型不純物拡散層
207−1,207−2を形成するためのイオン注入を
行なう。
206、ゲート酸化膜202及びフィールド酸化膜20
1上にCVD法により層間絶縁膜208を形成する。次
に、フォトリソグラフィー技術及びCF4 やCHF3 を
用いたドライエッチング技術を用いてゲート電極206
上の層間絶縁膜208に接続孔209を形成し、窒化チ
タンシリサイド膜204bを露出させる。
の主導電膜であるチタンシリサイド膜205は窒化チタ
ンシリサイド膜204bにより保護されている。また、
前述のように、接続孔209とN型不純物拡散層に達す
るコンタクト孔とを同時に形成する場合などは続いて希
フッ酸処理を行なうが、チタンシリサイド膜205は窒
化チタンシリサイド膜204bにより保護される。バリ
ア層として使用される窒化チタン膜にもこのような保護
作用があると言われているが、発明者の実験によると殆
んど効果はなかった。窒化チタンシリサイド膜204b
は窒化チタン膜に比較するとSiを含有しているため希
フッ酸に溶け難いといえよう。
し、Al−Si−Cu膜などの上層配線211を形成す
る。
た電気的特性が得られること、工程が簡略であること、
工程適合性がよいことのほか、接続孔形成時にチタンシ
リサイド膜205が窒化チタンシリサイド膜204bで
保護されているので半導体装置の信頼性が一層改善され
る利点がある。
形成する場合にも、主導電膜であるチタンシリサイド膜
上に保護膜である窒化チタンシリサイド膜を形成した積
層配線とする事により同様の信頼性の向上が得られる。
る。
型のシリコン基板300の表面にフィールド酸化膜30
1を形成して素子形成領域を区画し、ゲート酸化膜30
2を形成し、図示しないゲート電極を形成し、ソース・
ドレイン領域(N型不純物拡散層307)を形成し、厚
さ2μmの層間絶縁膜308を形成し、0.3〜0.6
μm径の接続孔309を形成する。
膜308上及び接続孔309上に、チタンシリサイド合
金ターゲットを用いたスパッタ法により圧力0.27〜
0.67Pa、パワー1〜4kW、基板温度25〜50
0℃の条件の下で厚さ50nmのチタンシリサイド膜3
05を形成する。続いて、チタンシリサイド膜305上
にチタンシリサイド合金ターゲットを用いた反応性スパ
ッタ法により、窒素とアルゴンの流量比が0.1〜2、
圧力0.27〜0.67Pa、パワー1〜4kW、基板
温度25〜500℃の条件の下で厚さ50nmの窒化チ
タンシリサイド膜304を形成する。チタンシリサイド
膜305はN型不純物拡散層307に対して低い接触抵
抗を有する。窒化チタンシリサイド膜304は上層導電
膜と拡散層との間のバリア層である。
タングステンプラグ10により接続孔を埋設しなどの上
層配線311を形成しても良い。
は拡散層に対して低い接触抵抗を有し、窒化チタンシリ
サイド膜は上層導電膜と拡散層との間のバリア性をもつ
ので、拡散層接続部に窒化チタンシリサイド膜/チタン
シリサイド膜を用いることにより安定した電気的特性を
得ることができる。また、同一チャンバ内で同一のター
ゲットを用いて形成できるので工程が簡略であるのは第
1,第2の実施例と同様である。
護層として窒化チタンシリサイド膜で被覆された主導電
膜としてチタンシリサイド膜を含む配線もしくは電極を
有する半導体装置とその製造方法が得られ、その保護層
を被覆する層間絶縁膜に接続孔を形成するとき主導電膜
がエッチングされて信頼性を損なうのを防止することが
できるという効果がある。
間にバリア層として窒化チタンシリサイド膜を含む配線
もしくは電極を有する半導体装置とその製造方法が得ら
れ、安定した電気的特性の半導体装置が得られる効果が
ある。
窒化チタンシリサイド膜は比較的に酸化し難いので酸化
シリコン膜などを形成する工程との適合性がよくブロセ
ス設計の自由度が大きい。また、同じチタンシリサイド
合金ターゲットを用いて同一チャンバ内で形成できるの
で工程が簡略であり低価格化に有利であるという効果も
ある。
分図して示す工程順断面図である。
分図して示す工程順断面図である。
分図して示す工程順断面図である。
図して示す工程順断面図である。
図して示す工程順断面図である。
図して示す工程順断面図である。
シリコン基板 101,201,301,401,501,601
フィールド酸化膜 102,202,302,402,502,602
ゲート酸化膜 103,203,403,503 多結晶シリコン膜 104,204a,204b,304 窒化チタンシ
リサイド膜 105,205,305,405,505,605
チタンシリサイド膜 106,206,406,506 ゲート電極 107−1,107−2,207−1,207−2,3
07,407−1,40−2,507−1,507−
2,607 N型不純物拡散層 108,208,308,408,508,608
層間絶縁膜 109,209,309,409,509,609
接続孔 110,210,310,410,510,610
タングステンプラグ 111,211,311,411,511,611
上層配線 512,612 窒化チタン膜
Claims (12)
- 【請求項1】 半導体基板上の所定の絶縁膜を選択的に
被覆するチタンシリサイド膜および前記チタンシリサイ
ド膜に積層された窒化チタンシリサイド膜からなる配線
もしくは電極を有することを特徴とする半導体装置。 - 【請求項2】 半導体基板上の所定の絶縁膜を被覆し
て、チタンシリサイド合金ターゲットを用いたスパッタ
法および反応性スパッタ法によりそれぞれチタンシリサ
イド膜および窒化チタンシリサイド膜を順次に堆積しパ
ターニングして配線もしくは電極を形成する工程を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項3】 半導体基板上の所定の絶縁膜を選択的に
被覆し、所定の不純物がドーピングされた多結晶シリコ
ン膜、前記多結晶シリコン膜に積層された窒化チタンシ
リサイド膜および前記窒化チタンシリサイド膜に積層さ
れたチタンシリサイド膜からなる配線もしくは電極を有
することを特徴とする半導体装置。 - 【請求項4】 半導体基板上の所定の絶縁膜を被覆し
て、所定の不純物がドーピングされた多結晶シリコン膜
を形成した後チタンシリサイド合金ターゲットを用いた
反応性スパッタ法およびスパッタ法によりそれぞれ窒化
チタンシリサイド膜およびチタンシリサイド膜およびチ
タンシリサイド膜を順次に堆積しパターニングして配線
もしくは電極を形成する工程を有することを特徴とする
半導体装置の製造方法。 - 【請求項5】 半導体基板上の所定の絶縁膜を選択に被
覆し、所定の不純物がドーピングされた多結晶ポリシリ
コン膜、前記多結晶シリコン膜に積層された第1の窒化
チタンシリサイド膜、前記第1の窒化チタンシリサイド
膜に積層されたチタンシリサイド膜および前記チタンシ
リサイド膜に積層された第2の窒化チタンシリサイド膜
からなる配線もしくは電極を有することを特徴とする半
導体装置。 - 【請求項6】 半導体基板の所定の絶縁膜を被覆して、
所定の不純物がドーピングされた多結晶シリコン膜を形
成した後、チタンシリサイド合金ターゲットを用いた反
応性スパッタ法、スパッタ法および反応性スパッタ法に
よりそれぞれ第1の窒化チタンシリサイド膜、チタンシ
リサイド膜および第2の窒化チタンシリサイド膜を順次
に堆積しパターニングして配線もしくは電極を形成する
工程を有することを特徴とする半導体装置の製造方法。 - 【請求項7】 半導体基板上の所定の絶縁膜を貫通して
設けられ前記半導体基板の表面部に形成された不純物拡
散層に達する接続孔と、前記接続孔部で前記不純物拡散
層に接触するチタンシリサイド膜と、前記チタンシリサ
イド膜に接触する窒化チタンシリサイド膜と、前記窒化
チタンシリサイド膜に接触する導電膜とを有することを
特徴とする半導体装置。 - 【請求項8】 半導体基板上に所定の絶縁膜を貫通し、
前記半導体基板の表面部に形成された不純物拡散層に達
する接続孔を形成する工程と、チタンシリサイド合金タ
ーゲットを用いたスパッタ法および反応性スパッタ法に
よりそれぞれチタンシリサイド膜および窒化チタンシリ
サイド膜を順次に堆積する工程と、導電膜を堆積する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項9】 チタンシリサイド合金がTiSiX (X
=2〜3)であり、チタンシリサイド膜および窒化チタ
ンシリサイド膜の形成を同一チャンバ内で連続的に行う
請求項2,4または8記載の半導体装置の製造方法。 - 【請求項10】 窒素とアルゴンを0.1〜2の割合で
混合したガスをチャンバに導入しつつ圧力を0.27〜
0.67Paに調整してスパッタを行ない窒化チタンシ
リサイド膜を形成する請求項9記載の半導体装置の製造
方法。 - 【請求項11】 チタンシリサイド合金がTiSi X
(X=2〜3)であり、第1の窒化チタンシリサイド
膜、チタンシリサイド膜及び第2の窒化チタンシリサイ
ド膜の形成を同一チャンバ内で連続的に行なう請求項6
記載の半導体装置の製造方法。 - 【請求項12】 窒素とアルゴンを0.1〜2の割合で
混合したガスをチャンバに導入しつつ圧力を0.27〜
0.67Paに調整してスパッタを行ない第1の窒化チ
タンシリサイド膜及び第2の窒化チタンシリサイド膜を
形成する請求項11記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6148068A JP2692590B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置およびその製造方法 |
US08/496,370 US5559047A (en) | 1994-06-29 | 1995-06-29 | Method of reliably manufacturing a semiconductor device having a titanium silicide nitride |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6148068A JP2692590B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0818028A JPH0818028A (ja) | 1996-01-19 |
JP2692590B2 true JP2692590B2 (ja) | 1997-12-17 |
Family
ID=15444495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6148068A Expired - Lifetime JP2692590B2 (ja) | 1994-06-29 | 1994-06-29 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5559047A (ja) |
JP (1) | JP2692590B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
US5770520A (en) * | 1996-12-05 | 1998-06-23 | Lsi Logic Corporation | Method of making a barrier layer for via or contact opening of integrated circuit structure |
US6153519A (en) * | 1997-03-31 | 2000-11-28 | Motorola, Inc. | Method of forming a barrier layer |
US6084279A (en) * | 1997-03-31 | 2000-07-04 | Motorola Inc. | Semiconductor device having a metal containing layer overlying a gate dielectric |
US5958508A (en) * | 1997-03-31 | 1999-09-28 | Motorlola, Inc. | Process for forming a semiconductor device |
US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
US6221792B1 (en) * | 1997-06-24 | 2001-04-24 | Lam Research Corporation | Metal and metal silicide nitridization in a high density, low pressure plasma reactor |
TW322608B (en) * | 1997-07-31 | 1997-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned salicide |
US5846871A (en) * | 1997-08-26 | 1998-12-08 | Lucent Technologies Inc. | Integrated circuit fabrication |
US6001718A (en) * | 1997-09-30 | 1999-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device having a ternary compound low resistive electrode |
EP0936667A1 (en) * | 1998-01-20 | 1999-08-18 | Lucent Technologies Inc. | Lattice matched barrier for dual doped polysilicon gates |
US6156649A (en) * | 1998-04-14 | 2000-12-05 | Advanced Micro Devices, Inc. | Method of forming uniform sheet resistivity salicide |
US5998258A (en) * | 1998-04-22 | 1999-12-07 | Motorola, Inc. | Method of forming a semiconductor device having a stacked capacitor structure |
JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | TiSiN薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにTiSiN薄膜の成膜装置 |
US6103607A (en) * | 1998-09-15 | 2000-08-15 | Lucent Technologies | Manufacture of MOSFET devices |
JP3988342B2 (ja) * | 1998-12-29 | 2007-10-10 | 株式会社ハイニックスセミコンダクター | 半導体素子のゲート電極形成方法 |
TW444257B (en) * | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
WO2001042529A1 (en) * | 1999-12-09 | 2001-06-14 | Tokyo Electron Limited | METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM |
JP2001223268A (ja) * | 2000-02-07 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6423632B1 (en) | 2000-07-21 | 2002-07-23 | Motorola, Inc. | Semiconductor device and a process for forming the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758364A (en) * | 1980-09-25 | 1982-04-08 | Nec Corp | Semiconductor integrated circuit device |
US4760369A (en) * | 1985-08-23 | 1988-07-26 | Texas Instruments Incorporated | Thin film resistor and method |
KR920002350B1 (ko) * | 1987-05-21 | 1992-03-21 | 마쯔시다덴기산교 가부시기가이샤 | 반도체장치의 제조방법 |
US5106786A (en) * | 1989-10-23 | 1992-04-21 | At&T Bell Laboratories | Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide |
US5164333A (en) * | 1990-06-19 | 1992-11-17 | Siemens Aktiengesellschaft | Method for manufacturing a multi-layer gate electrode for a mos transistor |
JP3082161B2 (ja) * | 1991-10-07 | 2000-08-28 | 日本電信電話株式会社 | 配線層形成法 |
US5252518A (en) * | 1992-03-03 | 1993-10-12 | Micron Technology, Inc. | Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane |
US5364803A (en) * | 1993-06-24 | 1994-11-15 | United Microelectronics Corporation | Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure |
-
1994
- 1994-06-29 JP JP6148068A patent/JP2692590B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-29 US US08/496,370 patent/US5559047A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0818028A (ja) | 1996-01-19 |
US5559047A (en) | 1996-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2692590B2 (ja) | 半導体装置およびその製造方法 | |
JP2953404B2 (ja) | 半導体装置及びその製造方法 | |
JPS63205951A (ja) | 安定な低抵抗コンタクト | |
JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
US6531749B1 (en) | Field effect transistor having a two layered gate electrode | |
JP3175721B2 (ja) | 半導体装置の製造方法 | |
JP3102405B2 (ja) | 半導体装置の製造方法 | |
US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
JP4376490B2 (ja) | 半導体装置の製造方法 | |
JPH10233447A (ja) | 半導体装置及びその製造方法 | |
KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
US6107190A (en) | Method of fabricating semiconductor device | |
US6087259A (en) | Method for forming bit lines of semiconductor devices | |
JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
JP2000183349A (ja) | シリコン製fetの製造方法 | |
US6489198B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3065395B2 (ja) | 半導体素子の製造方法 | |
JP3623682B2 (ja) | 半導体装置の製造方法 | |
KR20000043055A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
JP3381550B2 (ja) | 配線形成法 | |
JP2563317B2 (ja) | 半導体装置の製造方法 | |
JPH09293781A (ja) | 半導体装置の製造方法 | |
JP3505191B2 (ja) | 半導体装置の製造方法 | |
JP2840675B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 16 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |