JP2692387B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2692387B2 JP2692387B2 JP363991A JP363991A JP2692387B2 JP 2692387 B2 JP2692387 B2 JP 2692387B2 JP 363991 A JP363991 A JP 363991A JP 363991 A JP363991 A JP 363991A JP 2692387 B2 JP2692387 B2 JP 2692387B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- special function
- conversion
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、Ａ／Ｄ変換ユニット
等の特殊機能ユニットを有するプログラマブルコントロ
ーラに関する。
等の特殊機能ユニットを有するプログラマブルコントロ
ーラに関する。
【０００２】
【従来の技術】図４は、従来のプログラマブルコントロ
ーラの一例のブロック構成図である。（１０）はプログ
ラマブルコントローラである。
ーラの一例のブロック構成図である。（１０）はプログ
ラマブルコントローラである。
【０００３】（１）はＣＰＵユニット，（１ａ）はマイ
クロプロセッサ，（１ｂ）はデータメモリ，（１ｃ）は
システムバスインターフェース回路，（１ｄ）は内部バ
ス，（１ｅ）はシーケンスプログラムメモリである。
クロプロセッサ，（１ｂ）はデータメモリ，（１ｃ）は
システムバスインターフェース回路，（１ｄ）は内部バ
ス，（１ｅ）はシーケンスプログラムメモリである。
【０００４】（３）は第１特殊機能ユニット、例えば、
Ａ／Ｄ変換ユニットである。Ａ／Ｄ変換ユニット（３）
は入力されたアナログ電圧やアナログ電流をデジタル値
に変換する。（３ａ）はマイクロプロセッサ，（３ｂ）
は前記ＣＰＵユニット（１）との間でデータの受け渡し
をするデュアルポートメモリ，（３ｃ）はシステムバス
インターフェース回路，（３ｄ）は内部バス，（３ｅ）
はＡ／Ｄ変換回路である。
Ａ／Ｄ変換ユニットである。Ａ／Ｄ変換ユニット（３）
は入力されたアナログ電圧やアナログ電流をデジタル値
に変換する。（３ａ）はマイクロプロセッサ，（３ｂ）
は前記ＣＰＵユニット（１）との間でデータの受け渡し
をするデュアルポートメモリ，（３ｃ）はシステムバス
インターフェース回路，（３ｄ）は内部バス，（３ｅ）
はＡ／Ｄ変換回路である。
【０００５】（４）は第２特殊機能ユニット、例えば、
データ収集ユニットである。（４ａ）はマイクロプロセ
ッサ，（４ｂ）は前記ＣＰＵユニット（１）との間でデ
ータの受け渡しをするデュアルポートメモリ，（４ｃ）
はシステムバスインターフェース回路，（４ｄ）は内部
バス，（４ｅ）はデータメモリである。
データ収集ユニットである。（４ａ）はマイクロプロセ
ッサ，（４ｂ）は前記ＣＰＵユニット（１）との間でデ
ータの受け渡しをするデュアルポートメモリ，（４ｃ）
はシステムバスインターフェース回路，（４ｄ）は内部
バス，（４ｅ）はデータメモリである。
【０００６】（２）は、前記ＣＰＵユニット（１），Ａ
／Ｄ変換ユニット（３），データ収集ユニット（４）な
どのユニットを装着するベースユニットである。（２
ａ）はシステムバスである。
／Ｄ変換ユニット（３），データ収集ユニット（４）な
どのユニットを装着するベースユニットである。（２
ａ）はシステムバスである。
【０００７】図５は、ＣＰＵユニット（１）のシーケン
スプログラムメモリ（１ｅ）に格納されているシーケン
スプログラムの一部である。シーケンスプログラムは、
０ステップ〜ＥＮＤステップまでを逐次繰り返しスキャ
ンし、演算している。
スプログラムメモリ（１ｅ）に格納されているシーケン
スプログラムの一部である。シーケンスプログラムは、
０ステップ〜ＥＮＤステップまでを逐次繰り返しスキャ
ンし、演算している。
【０００８】（６）は、ＣＰＵユニット（１）がＡ／Ｄ
変換ユニット（３）のデュアルポートメモリ（３ｂ）か
らデータを読み出す命令である。「ＦＲＯＭ」という宣
言は、データ読み出し要求を表す。次の「Ｈ０」は、Ｃ
ＰＵユニット（１）から数えて何番目のユニットから読
み出すかというユニット指定を表し、この場合はＡ／Ｄ
変換ユニット（３）となる。次の「Ｋ１０」は、Ａ／Ｄ
変換ユニット（３）のデュアルポートメモリ（３ｂ）の
どこから読み出すかというアドレス指定を表わす。次の
「Ｄ０」は、Ａ／Ｄ変換ユニット（３）のデュアルポー
トメモリ（３ｂ）から読み出したデータをＣＰＵユニッ
ト（１）のデータメモリ（１ｂ）のどこに格納するかと
いうアドレス指定を表す。次の「Ｋ１０」は、データを
いくつ読み出すかというデータ数指定を表す。
変換ユニット（３）のデュアルポートメモリ（３ｂ）か
らデータを読み出す命令である。「ＦＲＯＭ」という宣
言は、データ読み出し要求を表す。次の「Ｈ０」は、Ｃ
ＰＵユニット（１）から数えて何番目のユニットから読
み出すかというユニット指定を表し、この場合はＡ／Ｄ
変換ユニット（３）となる。次の「Ｋ１０」は、Ａ／Ｄ
変換ユニット（３）のデュアルポートメモリ（３ｂ）の
どこから読み出すかというアドレス指定を表わす。次の
「Ｄ０」は、Ａ／Ｄ変換ユニット（３）のデュアルポー
トメモリ（３ｂ）から読み出したデータをＣＰＵユニッ
ト（１）のデータメモリ（１ｂ）のどこに格納するかと
いうアドレス指定を表す。次の「Ｋ１０」は、データを
いくつ読み出すかというデータ数指定を表す。
【０００９】（７）は、ＣＰＵユニット（１）のデータ
メモリ（１ｂ）からデータ収集ユニット（４）のデュア
ルポートメモリ（４ｂ）にデータを書き込む命令であ
る。「ＴＯ」という宣言は、データ書き込み要求を表
す。次の「Ｈ１」は、ＣＰＵユニット（１）から数えて
何番目のユニットにデータを書き込むかというユニット
指定を表す。次の「Ｋ０」は、データ収集ユニット
（４）のデュアルポートメモリ（４ｂ）のどこにデータ
を書き込むかというアドレス指定を表す。次の「Ｄ０」
は、データ収集ユニット（４）のデュアルポートメモリ
（４ｂ）に書き込むデータをＣＰＵユニット（１）のデ
ータメモリ（１ｂ）のどこから読み出すかというアドレ
ス指定を表す。次の「Ｋ１０」は、データをいくつ書き
込むかというデータ数指定を表す。
メモリ（１ｂ）からデータ収集ユニット（４）のデュア
ルポートメモリ（４ｂ）にデータを書き込む命令であ
る。「ＴＯ」という宣言は、データ書き込み要求を表
す。次の「Ｈ１」は、ＣＰＵユニット（１）から数えて
何番目のユニットにデータを書き込むかというユニット
指定を表す。次の「Ｋ０」は、データ収集ユニット
（４）のデュアルポートメモリ（４ｂ）のどこにデータ
を書き込むかというアドレス指定を表す。次の「Ｄ０」
は、データ収集ユニット（４）のデュアルポートメモリ
（４ｂ）に書き込むデータをＣＰＵユニット（１）のデ
ータメモリ（１ｂ）のどこから読み出すかというアドレ
ス指定を表す。次の「Ｋ１０」は、データをいくつ書き
込むかというデータ数指定を表す。
【００１０】次に、Ａ／Ｄ変換ユニット（３）に入力さ
れるアナログ電圧またはアナログ電流のデジタル値をデ
ータ収集ユニット（４）に収集する場合の動作を説明す
る。
れるアナログ電圧またはアナログ電流のデジタル値をデ
ータ収集ユニット（４）に収集する場合の動作を説明す
る。
【００１１】まず、外部から入力されるアナログ電圧ま
たはアナログ電流を、Ａ／Ｄ変換ユニット（３）のＡ／
Ｄ変換回路（３ｅ）がデジタル値に変換する。そのデジ
タル値を、マイクロプロセッサ（３ａ）が、内部バス
（３ｄ）を通して読み、デュアルポートメモリ（３ｂ）
の所定のアドレスに転送する。Ａ／Ｄ変換ユニット
（３）は、以上の動作を繰り返し、刻々と変化するアナ
ログ電圧またはアナログ電流のデジタル値をデュアルポ
ートメモリ（３ｂ）に格納，更新している。
たはアナログ電流を、Ａ／Ｄ変換ユニット（３）のＡ／
Ｄ変換回路（３ｅ）がデジタル値に変換する。そのデジ
タル値を、マイクロプロセッサ（３ａ）が、内部バス
（３ｄ）を通して読み、デュアルポートメモリ（３ｂ）
の所定のアドレスに転送する。Ａ／Ｄ変換ユニット
（３）は、以上の動作を繰り返し、刻々と変化するアナ
ログ電圧またはアナログ電流のデジタル値をデュアルポ
ートメモリ（３ｂ）に格納，更新している。
【００１２】ＣＰＵユニット（１）は、シーケンスプロ
グラムメモリ（１ｅ）に格納されているシーケンスプロ
グラムを０ステップからＥＮＤステップまで逐次繰り返
しスキャンし、演算している。
グラムメモリ（１ｅ）に格納されているシーケンスプロ
グラムを０ステップからＥＮＤステップまで逐次繰り返
しスキャンし、演算している。
【００１３】シーケンスプログラムの命令（６）が実行
された時、Ａ／Ｄ変換ユニット（３）のデュアルポート
メモリ（３ｂ）のデータの１０〜１９番地のデータ１０
個が、Ａ／Ｄ変換ユニット（３）のシステムバスインタ
ーフェース回路（３ｃ），システムバス（２ａ），ＣＰ
Ｕユニット（１）のシステムバスインターフェース回路
（１ｃ），ＣＰＵユニット（１）の内部バス（１ｄ）を
通して、ＣＰＵユニット（１）のデータメモリ（１ｂ）
の０〜９番地へ転送される。
された時、Ａ／Ｄ変換ユニット（３）のデュアルポート
メモリ（３ｂ）のデータの１０〜１９番地のデータ１０
個が、Ａ／Ｄ変換ユニット（３）のシステムバスインタ
ーフェース回路（３ｃ），システムバス（２ａ），ＣＰ
Ｕユニット（１）のシステムバスインターフェース回路
（１ｃ），ＣＰＵユニット（１）の内部バス（１ｄ）を
通して、ＣＰＵユニット（１）のデータメモリ（１ｂ）
の０〜９番地へ転送される。
【００１４】次に、シーケンスプログラムの命令（７）
が実行された時、ＣＰＵユニット（１）のデータメモリ
（１ｂ）の０〜９番地のデータ１０個が、ＣＰＵユニッ
ト（１）の内部バス（１ｄ），ＣＰＵユニット（１）の
システムバスインターフェース回路（１ｃ），システム
バス（２ａ），データ収集ユニット（４）のシステムバ
スインターフェース回路（４ｃ）を通して、データ収集
ユニット（４）のデュアルポートメモリ（４ｂ）の０〜
９番地へ転送される。
が実行された時、ＣＰＵユニット（１）のデータメモリ
（１ｂ）の０〜９番地のデータ１０個が、ＣＰＵユニッ
ト（１）の内部バス（１ｄ），ＣＰＵユニット（１）の
システムバスインターフェース回路（１ｃ），システム
バス（２ａ），データ収集ユニット（４）のシステムバ
スインターフェース回路（４ｃ）を通して、データ収集
ユニット（４）のデュアルポートメモリ（４ｂ）の０〜
９番地へ転送される。
【００１５】データ収集ユニット（４）のマイクロプロ
セッサ（４ａ）は、デュアルポートメモリ（４ｂ）の０
〜９番地のデータを、内部バス（４ｄ）を通して読み、
データメモリ（４ｅ）の所定のアドレスに転送する。か
くして、Ａ／Ｄ変換ユニット（３）に入力されたアナロ
グ電圧またはアナログ電流のデジタル値がデータ収集ユ
ニット（４）に収集されることとなる。
セッサ（４ａ）は、デュアルポートメモリ（４ｂ）の０
〜９番地のデータを、内部バス（４ｄ）を通して読み、
データメモリ（４ｅ）の所定のアドレスに転送する。か
くして、Ａ／Ｄ変換ユニット（３）に入力されたアナロ
グ電圧またはアナログ電流のデジタル値がデータ収集ユ
ニット（４）に収集されることとなる。
【００１６】
【発明が解決しようとする課題】従来のプログラマブル
コントローラは、特殊機能ユニット間で直接にデータの
送信・受信を行うことが出来ず、図４の例のように、Ｃ
ＰＵユニット（１）がシステムバスおよびシステムバス
インターフェース回路を介して送信側の特殊機能ユニッ
トからデータを読み出し、次にＣＰＵユニット（１）が
システムバスおよびシステムバスインターフェース回路
を介して受信側の特殊機能ユニットにデータを送るとい
う動作を行っていた。
コントローラは、特殊機能ユニット間で直接にデータの
送信・受信を行うことが出来ず、図４の例のように、Ｃ
ＰＵユニット（１）がシステムバスおよびシステムバス
インターフェース回路を介して送信側の特殊機能ユニッ
トからデータを読み出し、次にＣＰＵユニット（１）が
システムバスおよびシステムバスインターフェース回路
を介して受信側の特殊機能ユニットにデータを送るとい
う動作を行っていた。
【００１７】このため、特殊機能ユニット間でのデータ
交信のためのシーケンスプログラムを作成する必要があ
り、煩雑となる課題があった。また、ＣＰＵユニット
（１）におけるシーケンスプログラムのスキャン時間に
よりデータ交信が行われる時間が決められてしまい、任
意の時刻にデータ交信を行うことが出来ない課題があっ
た。また、サンプリング周期を特殊機能ユニット側で決
めることが出来ない課題があった。
交信のためのシーケンスプログラムを作成する必要があ
り、煩雑となる課題があった。また、ＣＰＵユニット
（１）におけるシーケンスプログラムのスキャン時間に
よりデータ交信が行われる時間が決められてしまい、任
意の時刻にデータ交信を行うことが出来ない課題があっ
た。また、サンプリング周期を特殊機能ユニット側で決
めることが出来ない課題があった。
【００１８】この発明は、上記のような課題を解決する
ためになされたもので、特殊機能ユニット間でのデータ
交信のためのシーケンスプログラムを作成する必要がな
く、また、任意の時刻にデータ交信を行うことが可能で
あり、さらに、サンプリング周期を特殊機能ユニット側
で決めることが出来るようにしたプログラマブルコント
ローラを提供することを目的とする。
ためになされたもので、特殊機能ユニット間でのデータ
交信のためのシーケンスプログラムを作成する必要がな
く、また、任意の時刻にデータ交信を行うことが可能で
あり、さらに、サンプリング周期を特殊機能ユニット側
で決めることが出来るようにしたプログラマブルコント
ローラを提供することを目的とする。
【００１９】
【課題を解決するための手段】この発明に係るプログラ
マブルコントローラは、Ａ／Ｄ変換ユニット等の第１特
殊機能ユニットと、第１特殊機能ユニットの出力データ
を参照可能に第１特殊機能ユニットに接続され所定のシ
ーケンスプログラムを繰り返し実行するＣＰＵ ユニット
と、所定の起動指令が与えられると予め設定されたサン
プリング周期で第１特殊機能ユニットの出力データをＣ
ＰＵユニットの処理機能に依存せずに取り込むとともに
所定の処理を行う動作を予め設定されたサンプリング回
数実行する第２特殊機能ユニットと、を備えるようにし
たものである。
マブルコントローラは、Ａ／Ｄ変換ユニット等の第１特
殊機能ユニットと、第１特殊機能ユニットの出力データ
を参照可能に第１特殊機能ユニットに接続され所定のシ
ーケンスプログラムを繰り返し実行するＣＰＵ ユニット
と、所定の起動指令が与えられると予め設定されたサン
プリング周期で第１特殊機能ユニットの出力データをＣ
ＰＵユニットの処理機能に依存せずに取り込むとともに
所定の処理を行う動作を予め設定されたサンプリング回
数実行する第２特殊機能ユニットと、を備えるようにし
たものである。
【００２０】
【作用】この発明によるプログラマブルコントローラに
おけるＣＰＵユニットは、Ａ／Ｄ変換ユニット等の第１
特殊機能ユニットの出力データを参照可能に第１特殊機
能ユニットに接続され所定のシーケンスプログラムを繰
り返し実行し、第２特殊機能ユニットは、所定の起動指
令が与えられると予め設定されたサンプリング周期で第
１特殊機能ユニットの出力データをＣＰＵユニットの処
理機能に依存せずに取り込むとともに所定の処理を行う
動作を予め設定されたサンプリング回数実行する。
おけるＣＰＵユニットは、Ａ／Ｄ変換ユニット等の第１
特殊機能ユニットの出力データを参照可能に第１特殊機
能ユニットに接続され所定のシーケンスプログラムを繰
り返し実行し、第２特殊機能ユニットは、所定の起動指
令が与えられると予め設定されたサンプリング周期で第
１特殊機能ユニットの出力データをＣＰＵユニットの処
理機能に依存せずに取り込むとともに所定の処理を行う
動作を予め設定されたサンプリング回数実行する。
【００２１】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。図１において、（１０）はプログラマブルコ
ントローラである。
説明する。図１において、（１０）はプログラマブルコ
ントローラである。
【００２２】（１）はＣＰＵユニット，（１ａ）はマイ
クロプロセッサ，（１ｂ）はデータメモリ，（１ｃ）は
システムバスインターフェース回路，（１ｄ）は内部バ
ス，（１ｅ）はシーケンスプログラムメモリである。
クロプロセッサ，（１ｂ）はデータメモリ，（１ｃ）は
システムバスインターフェース回路，（１ｄ）は内部バ
ス，（１ｅ）はシーケンスプログラムメモリである。
【００２３】（３）は入力されるアナログ電圧やアナロ
グ電流をデジタル値に変換するＡ／Ｄ変換ユニット，
（３ａ）はマイクロプロセッサ，（３ｂ）は前記ＣＰＵ
ユニット（１）との間でデータの受け渡しをするデュア
ルポートメモリ，（３ｃ）はシステムバスインターフェ
ース回路，（３ｄ）は内部バス，（３ｅ）はＡ／Ｄ変換
回路，（３ｆ）はデータ交信用インターフェース回路，
（３ｇ）はバッファ回路，（３ｈ）はデータラッチ回路
である。
グ電流をデジタル値に変換するＡ／Ｄ変換ユニット，
（３ａ）はマイクロプロセッサ，（３ｂ）は前記ＣＰＵ
ユニット（１）との間でデータの受け渡しをするデュア
ルポートメモリ，（３ｃ）はシステムバスインターフェ
ース回路，（３ｄ）は内部バス，（３ｅ）はＡ／Ｄ変換
回路，（３ｆ）はデータ交信用インターフェース回路，
（３ｇ）はバッファ回路，（３ｈ）はデータラッチ回路
である。
【００２４】（４）はデータ収集ユニット，（４ａ）は
マイクロプロセッサ，（４ｂ）は前記ＣＰＵユニット
（１）との間でデータの受け渡しをするデュアルポート
メモリ，（４ｃ）はシステムバスインターフェース回
路，（４ｄ）は内部バス，（４ｅ）はデータメモリ，
（４ｆ）はデータ交信用インターフェース回路である。
マイクロプロセッサ，（４ｂ）は前記ＣＰＵユニット
（１）との間でデータの受け渡しをするデュアルポート
メモリ，（４ｃ）はシステムバスインターフェース回
路，（４ｄ）は内部バス，（４ｅ）はデータメモリ，
（４ｆ）はデータ交信用インターフェース回路である。
【００２５】（２）は、前記ＣＰＵユニット（１），Ａ
／Ｄ変換ユニット（３），データ収集ユニット（４）な
どのユニットを装着するベースユニットである。（２
ａ）は、システムバスである。
／Ｄ変換ユニット（３），データ収集ユニット（４）な
どのユニットを装着するベースユニットである。（２
ａ）は、システムバスである。
【００２６】（５）は、前記Ａ／Ｄ変換ユニット（３）
のデータ交信用インターフェース回路（３ｆ）と前記デ
ータ収集ユニット（４）のデータ交信用インターフェー
ス回路（４ｆ）を接続するケーブルである。
のデータ交信用インターフェース回路（３ｆ）と前記デ
ータ収集ユニット（４）のデータ交信用インターフェー
ス回路（４ｆ）を接続するケーブルである。
【００２７】次に、データ収集ユニット（４）がＡ／Ｄ
変換ユニット（３）からＡ／Ｄ変換データを収集する動
作を説明する。
変換ユニット（３）からＡ／Ｄ変換データを収集する動
作を説明する。
【００２８】まず、外部から入力されるアナログ電圧ま
たはアナログ電流を、Ａ／Ｄ変換ユニット（３）のＡ／
Ｄ変換回路（３ｅ）がＡ／Ｄ変換し、バッファ回路（３
ｇ）に格納する。そのバッファ回路（３ｇ）に格納した
Ａ／Ｄ変換データは、マイクロプロセッサ（３ａ）が、
内部バス（３ｄ）を通して読み、デュアルポートメモリ
（３ｂ）の所定のアドレスに転送する。Ａ／Ｄ変換ユニ
ット（３）は、以上の動作を繰り返し、刻々と変化する
アナログ電圧またはアナログ電流のＡ／Ｄ変換データを
デュアルポートメモリ（３ｂ）に格納，更新している。
たはアナログ電流を、Ａ／Ｄ変換ユニット（３）のＡ／
Ｄ変換回路（３ｅ）がＡ／Ｄ変換し、バッファ回路（３
ｇ）に格納する。そのバッファ回路（３ｇ）に格納した
Ａ／Ｄ変換データは、マイクロプロセッサ（３ａ）が、
内部バス（３ｄ）を通して読み、デュアルポートメモリ
（３ｂ）の所定のアドレスに転送する。Ａ／Ｄ変換ユニ
ット（３）は、以上の動作を繰り返し、刻々と変化する
アナログ電圧またはアナログ電流のＡ／Ｄ変換データを
デュアルポートメモリ（３ｂ）に格納，更新している。
【００２９】データ収集ユニット（４）のマイクロプロ
セッサ（４ａ）は、データ交信用インターフェース回路
（４ｆ），ケーブル（５），Ａ／Ｄ変換ユニット（３）
のデータ交信用インターフェース回路（３ｆ）を介し、
Ａ／Ｄ変換ユニット（３）のデータラッチ回路（３ｈ）
に、Ａ／Ｄ変換データのラッチ指令を出力する。ラッチ
指令を受けたデータラッチ回路（３ｈ）は、Ａ／Ｄ変換
回路（３ｅ）から出力されるＡ／Ｄ変換データを保持す
る。
セッサ（４ａ）は、データ交信用インターフェース回路
（４ｆ），ケーブル（５），Ａ／Ｄ変換ユニット（３）
のデータ交信用インターフェース回路（３ｆ）を介し、
Ａ／Ｄ変換ユニット（３）のデータラッチ回路（３ｈ）
に、Ａ／Ｄ変換データのラッチ指令を出力する。ラッチ
指令を受けたデータラッチ回路（３ｈ）は、Ａ／Ｄ変換
回路（３ｅ）から出力されるＡ／Ｄ変換データを保持す
る。
【００３０】データ収集ユニット（４）のマイクロプロ
セッサ（４ａ）は、Ａ／Ｄ変換ユニット（３）のデータ
ラッチ回路（３ｈ）に保持されたＡ／Ｄ変換データを、
Ａ／Ｄ変換ユニット（３）のデータ交信用インターフェ
ース回路（３ｆ），ケーブル（５），データ収集ユニッ
ト（４）のデータ交信用インターフェース回路（４ｆ）
を介して、読み込み、データメモリ（４ｅ）の所定のア
ドレスに格納する。図２は、以上の動作を流れ図で表わ
したものである。
セッサ（４ａ）は、Ａ／Ｄ変換ユニット（３）のデータ
ラッチ回路（３ｈ）に保持されたＡ／Ｄ変換データを、
Ａ／Ｄ変換ユニット（３）のデータ交信用インターフェ
ース回路（３ｆ），ケーブル（５），データ収集ユニッ
ト（４）のデータ交信用インターフェース回路（４ｆ）
を介して、読み込み、データメモリ（４ｅ）の所定のア
ドレスに格納する。図２は、以上の動作を流れ図で表わ
したものである。
【００３１】図３は、データ収集ユニット（４）におけ
るＯＳプログラムとＡ／Ｄ変換データ収集の動作の関係
を示す説明図である。データ収集ユニット（４）のマイ
クロプロセッサ（４ａ）は、図示せぬＯＳＲＯＭに格納
されているＯＳプログラムにて動作している。或る時に
Ａ／Ｄ変換データ収集の起動がかかると、予め設定され
たサンプリング周期で、予め設定されたサンプル数だ
け、上述のＡ／Ｄ変換データ収集の動作を実行する。
るＯＳプログラムとＡ／Ｄ変換データ収集の動作の関係
を示す説明図である。データ収集ユニット（４）のマイ
クロプロセッサ（４ａ）は、図示せぬＯＳＲＯＭに格納
されているＯＳプログラムにて動作している。或る時に
Ａ／Ｄ変換データ収集の起動がかかると、予め設定され
たサンプリング周期で、予め設定されたサンプル数だ
け、上述のＡ／Ｄ変換データ収集の動作を実行する。
【００３２】
【発明の効果】以上説明したように本発明におけるプロ
グラマブルコントローラのＣＰＵユニットは、Ａ／Ｄ変
換ユニット等の第１特殊機能ユニットの出力データを参
照可能に第１特殊機能ユニットに接続され所定のシーケ
ンスプログラムを繰り返し実行し、第２特殊機能ユニッ
トは、所定の起動指令が与えられると予め設定されたサ
ンプリング周期で第１特殊機能ユニットの出力データを
ＣＰＵユニットの処理機能に依存せずに取り込むととも
に所定の処理を行う動作を予め設定されたサンプリング
回数実行する。したがって、特殊機能ユニット間でデー
タ交信を直接的に行うことができ、ＣＰＵユニットを介
在させる必要がなくなるため、特殊機能ユニット間での
データ交信のためのシーケンスプログラムを作成する必
要がなくなる。
グラマブルコントローラのＣＰＵユニットは、Ａ／Ｄ変
換ユニット等の第１特殊機能ユニットの出力データを参
照可能に第１特殊機能ユニットに接続され所定のシーケ
ンスプログラムを繰り返し実行し、第２特殊機能ユニッ
トは、所定の起動指令が与えられると予め設定されたサ
ンプリング周期で第１特殊機能ユニットの出力データを
ＣＰＵユニットの処理機能に依存せずに取り込むととも
に所定の処理を行う動作を予め設定されたサンプリング
回数実行する。したがって、特殊機能ユニット間でデー
タ交信を直接的に行うことができ、ＣＰＵユニットを介
在させる必要がなくなるため、特殊機能ユニット間での
データ交信のためのシーケンスプログラムを作成する必
要がなくなる。
【００３３】また、ＣＰＵユニットにおけるシーケンス
プログラムのスキャン時間と関係なく、任意の時刻に特
殊機能ユニット間でデータ交信を行うことが出来るよう
になり、データの即時性を得られるようになる。
プログラムのスキャン時間と関係なく、任意の時刻に特
殊機能ユニット間でデータ交信を行うことが出来るよう
になり、データの即時性を得られるようになる。
【００３４】また、サンプリング周期を特殊機能ユニッ
ト側で任意に決めることが出来るようになる。
ト側で任意に決めることが出来るようになる。
【図１】この発明のプログラマブルコントローラの一実
施例を示す構成図である。
施例を示す構成図である。
【図２】この発明に係るデータ収集の動作を示すフロー
図である。
図である。
【図３】この発明に係るデータ収集動作とＯＳプログラ
ムの関係を示す説明図である。
ムの関係を示す説明図である。
【図４】従来のプログラマブルコントローラを示す構成
図である。
図である。
【図５】従来のデータ交信のためのシーケンスプログラ
ムの要部説明図である。
ムの要部説明図である。
１ ＣＰＵユニット ２ ベースユニット ２ａ システムバス ３ Ａ／Ｄ変換ユニット ３ｃ システムバスインターフェース回路 ３ｆ データ交信用インターフェース回路 ４ データ収集ユニット ４ｃ システムバスインターフェース回路 ４ｆ データ交信用インターフェース回路 ５ ケーブル １０ プログラマブルコントローラ
Claims (1)
- 【請求項１】 Ａ／Ｄ変換ユニット等の第１特殊機能ユ
ニットと、上記第１特殊機能ユニットの出力データを参
照可能に上記第１特殊機能ユニットに接続され所定のシ
ーケンスプログラムを繰り返し実行するＣＰＵユニット
と、所定の起動指令が与えられると予め設定されたサン
プリング周期で上記第１特殊機能ユニットの出力データ
を上記ＣＰＵユニットの処理機能に依存せずに取り込む
とともに所定の処理を行う動作を予め設定されたサンプ
リング回数実行する第２特殊機能ユニットと、を備えた
プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP363991A JP2692387B2 (ja) | 1991-01-17 | 1991-01-17 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP363991A JP2692387B2 (ja) | 1991-01-17 | 1991-01-17 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04260903A JPH04260903A (ja) | 1992-09-16 |
| JP2692387B2 true JP2692387B2 (ja) | 1997-12-17 |
Family
ID=11563057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP363991A Expired - Lifetime JP2692387B2 (ja) | 1991-01-17 | 1991-01-17 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692387B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4538713B2 (ja) * | 2003-10-22 | 2010-09-08 | オムロン株式会社 | データ収集ユニットおよび表示システム |
| DE112012006775B4 (de) | 2012-10-26 | 2018-12-27 | Mitsubishi Electric Corporation | Analogwandlungsvorrichtung und System einer programmierbaren Steuereinheit |
-
1991
- 1991-01-17 JP JP363991A patent/JP2692387B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04260903A (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01502708A (ja) | 情報伝達方法とその装置 | |
| JP2692387B2 (ja) | プログラマブルコントローラ | |
| CN1020813C (zh) | 可编程中断控制器 | |
| EP0910014A2 (en) | Program loading method and apparatus | |
| CN115632903B (zh) | 一种虚拟外设通信总线控制方法、装置及计算机设备 | |
| JPH0430217B2 (ja) | ||
| CN1234550B (zh) | 一种输入／输出总线*** | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| WO1994007202A1 (en) | Data processing apparatus | |
| JPH08316836A (ja) | 信号処理回路 | |
| JP3265026B2 (ja) | 入出力データ交換方式 | |
| JP2005301665A (ja) | データ処理装置、及び、データ処理方法 | |
| JPH0664517B2 (ja) | ホールド型アナログ入力データの取込方式 | |
| JP3505551B2 (ja) | データ転送制御装置とデータ転送制御システム | |
| JPH07110018B2 (ja) | シリアル通信装置 | |
| JPH05120167A (ja) | データ形式変換装置 | |
| JPS61117941A (ja) | プラントプロセス信号伝送方法 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JP4633378B2 (ja) | 昇降機制御情報伝送制御回路 | |
| JPS62282352A (ja) | バスアクセス制御装置 | |
| JPS63191224A (ja) | ビツト順序反転回路 | |
| JPS63219026A (ja) | マイクロコンピユ−タ | |
| JPH06250955A (ja) | 通信インタフェース回路 | |
| JPH06189098A (ja) | 画像読取装置 | |
| JPS62232060A (ja) | デ−タ処理装置 |