CN115632903B - 一种虚拟外设通信总线控制方法、装置及计算机设备 - Google Patents

一种虚拟外设通信总线控制方法、装置及计算机设备 Download PDF

Info

Publication number
CN115632903B
CN115632903B CN202211160011.7A CN202211160011A CN115632903B CN 115632903 B CN115632903 B CN 115632903B CN 202211160011 A CN202211160011 A CN 202211160011A CN 115632903 B CN115632903 B CN 115632903B
Authority
CN
China
Prior art keywords
channel
input
data
output
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211160011.7A
Other languages
English (en)
Other versions
CN115632903A (zh
Inventor
刘文峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202211160011.7A priority Critical patent/CN115632903B/zh
Publication of CN115632903A publication Critical patent/CN115632903A/zh
Application granted granted Critical
Publication of CN115632903B publication Critical patent/CN115632903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)

Abstract

本发明提供了一种虚拟外设通信总线控制方法、装置及计算机设备，所述方法包括获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；当第一通道满足置位条件时，第一通道通过公共接口处理引擎进行数据传输，所述第一通道为所述通信接口对应的任一通道。本发明提供的方法能够使用户根据应用需要自行扩展通信接口数量，自行定义通信引脚位置，在减少IP核数量和芯片面积的前提下增加通信接口，提升微控制器的通信性能，降低通信成本。

Description

一种虚拟外设通信总线控制方法、装置及计算机设备
技术领域
本申请涉及通信技术领域，特别涉及一种虚拟外设通信总线控制方法、装置及计算机设备。
背景技术
微控制器为了实现与外部设备的通信，需要多路异步串行接口或同步串行接口，常用的接口包括通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)接口、串行外设接口(Serial Peripheral Interface，SPI)接口、以及两线式串行总线(Inter-Integrated Circuit，I2C)接口等。为了对接口传输的数据进行处理，通常要为每路通信接口设计一个知识产权(Intellectual Property，IP)核，从而实现同时处理多个通信接口的输入输出数据。
如果用户需要的通信接口数量大于微控制器包含的通信接口数量，则通常要采用软件或定时器来捕获输入引脚电平及控制输出引脚电平，以模拟通信接口。此类方法不但使用不便，还会浪费处理器的处理能力及定时器资源。若采用增加多路通信IP核的方法，则会增大芯片面积，且会造成成本上升的情况。
发明内容
为解决现有的微控制器扩展接口时使用不便成本高的问题，本申请提供一种虚拟外设通信总线控制方法、装置及计算机设备，从而能够在不增加芯片面积的前提下提升微控制器的通信性能。
一方面，提供了一种虚拟外设通信总线控制方法，所述方法包括：
获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；
当第一通道满足置位条件时，第一通道通过接口处理引擎进行数据传输，所述第一通道为所述通信接口对应的任一通道。
另一方面，提供了一种虚拟外设通信总线控制装置，所述装置包括：
映射关系获取模块，用于获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；
数据传输模块，用于当第一通道满足置位条件时，第一通道通过接口处理引擎进行数据传输，所述第一通道为所述通信接口对应的任一通道。
另一方面，提供了一种计算机设备，计算机设备包括处理器和存储器，存储器中存储有至少一条指令、至少一段程序、代码集或指令集，处理器可加载并执行至少一条指令、至少一段程序、代码集或指令集，以实现上述申请实施例中提供的虚拟外设通信总线控制方法。
另一方面，提供了一种微控制器，包括如上所述的计算机设备。
另一方面，提供了一种计算机可读存储介质，可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，处理器可加载并执行至少一条指令、至少一段程序、代码集或指令集，以实现上述本申请实施例中提供的虚拟外设通信总线控制方法。
另一方面，提供了一种计算机程序产品或计算机程序，该计算机程序产权或计算机程序包括计算机程序指令，该计算机程序指令存储于计算机可读存储介质中。处理器从计算机可读存储介质读取该计算机指令，并执行该计算机指令，使得该计算机设备执行上述实施例中任一所述的虚拟外设通信总线控制方法。
本申请提供的技术方案带来的有益效果至少包括：本发明实施例提供了一种虚拟外设通信总线控制方法、装置及计算机设备，所述方法包括获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；当第一通道满足置位条件时，第一通道通过接口处理引擎进行数据传输，所述第一通道为所述通信接口对应的任一通道。本发明实施例提供的方法能够使用户根据应用需要自行扩展通信接口数量，自行定义通信引脚位置，在减少IP核数量和芯片面积的前提下增加通信接口，提升微控制器的通信性能，降低通信成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法的流程图；
图2示出了本申请一个示例性实施例提供的虚拟外设通信总线控制方法对应的通信接口控制器示意图；
图3示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法又一的流程图；
图4示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法另一的流程图；
图5示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法再一的流程图；
图6示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制装置的结构图；
图7示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法对应的计算机设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将接合附图对本申请实施方式作进一步地详细描述。
本申请提供的虚拟外设通信总线控制方法，可以使用户根据应用需要自行扩展通信接口数量，自行定义通信引脚位置，在减少IP核数量和芯片面积的前提下增加通信接口，提升微控制器的通信性能，降低通信成本。
实施例一、
图1示出了本发明实施例提供的一种虚拟外设通信总线控制方法的实现流程示意图。
参见图1，本发明实施例提供的虚拟外设通信总线控制方法可以包括步骤101和步骤102。
步骤101：获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个。
本发明实施例提供的虚拟外设通信总线控制方法通过引脚映射矩阵使得外部通信通道的引脚可以被映射到任何通用输入输出引脚，便于用户根据需要进行对应关系的定义，以增加引脚配置的灵活性。
在一些实施例中，每个通信接口通道有独立的时钟分频器，即每个通道的采样频率/输出频率是可独立配置的，且可由用户进行更改。
在一些实施例中，每个所述通道对应独立的输出先入先出(First Input FirstOutput，FIFO)队列和独立的输入先入先出队列。所述输出先入先出队列用于缓存输出数据、命令序列和配置序列中的至少一种；所述输入先入先出队列用于缓存输入数据或状态序列中的至少一种。
本发明实施例提供的虚拟外设通信总线控制方法将每个通道以独立的输出缓冲FIFO和输入缓冲FIFO连接，并分别存储所需数据序列。
步骤102：当第一通道满足置位条件时，第一通道通过接口处理引擎进行数据传输，所述第一通道为所述通信接口对应的任一通道。
在一些实施例中，所述置位条件包括输入置位条件，所述输入置位条件包括所述通道的输入采样数达到预设阈值；
所述当第一通道满足置位条件时，第一通道进行数据传输，包括：
当所述第一通道的输入采样数达到所述预设阈值时，所述第一通道的输入任务位置位，第一通道进行数据输入。
在一些实施例中，所述置位条件包括输出置位条件，所述输出置位条件包括内部总线向所述通道输出数据；
所述当第一通道满足置位条件时，第一通道进行数据传输，包括：
当所述内部总线向所述第一通道输出数据时，所述第一通道的输出任务位置位，第一通道进行数据输出。
在一些实施例中，内部总线可以包括AHB、APB、AXI总线中的至少一种。
在一些实施例中，所述第一通道进行数据传输操作，包括：
基于接口处理引擎按照预设顺序控制所有满足置位条件的所述第一通道进行数据传输。
本发明实施例提供的虚拟外设通信总线控制方法中，高速接口数据引擎根据用户定义的优先顺序或先进先出顺序处理任务位置位的所有通道的输入输出数据。
在一些实施例中，所述第一通道进行数据传输操作，包括：
接口处理引擎获取所述第一通道的输入缓冲先入先出队列中的采样电平，将所述采样电平转换为输入数据，并将所述输入数据存放至装置静态随机存取存储器(StaticRandom Access Memory，SRAM)；
和/或接口处理引擎获取所述第一通道的输入缓冲先入先出队列中的状态序列，将所述状态序列转换为所述第一通道的状态位，并将所述状态位数据存放至装置静态随机存取存储器。
本发明实施例提供的虚拟外设通信总线控制方法将每个虚拟通信IP的配置和状态数据都集中放在SRAM中，当切换一个虚拟通道时，也同时对应切换配置和状态数据，以实现虚拟通道的正确运行。
具体的，对于输出而言，由接口处理引擎将输出任务位置位，通知通道将数据输出，通道处理完成后清除输出任务位。对于输入而言，由通道将输入任务位置位，通知接口处理引擎处理输入数据，引擎处理完毕后，清除输入任务位。
可选的，输入输出任务位也可由输入输出FIFO的状态位代替。
具体的，高速接口处理引擎将输出数据转换成输出电平序列放在对应通道的输出缓冲FIFO中，对于较复杂的通信接口，如I2C接口，可将输出数据按照I2C协议转换成命令序列，放在对应通道的输出缓冲FIFO中。
在一些实施例中，高速接口处理引擎从对应通道的输入输出缓冲FIFO中取出采样电平，并转换成输入数据放置在数据SRAM中，接口处理引擎也可从对应通道的输入缓冲FIFO取出状态序列，转换成对应通道的状态位放置在状态SRAM中。
在一些实施例中，外设总线控制器与微控制器的处理器或直接内存存取(DirectMemory Access，DMA)引擎通信，传递输入输出数据。
本发明实施例提供的虚拟外设通信总线控制方法能够实现虚拟多路通信，可以在一个通信IP核上扩展出多路通信IP，从用户使用的角度上，每个通信IP是独立的，从而可以同时处理各自输入输出引脚的收发数据。本方法可以实现接口处理引擎的共享，将引擎进行分时切换，通过切换多路通道以处理各个通道的输入输出数据。
实施例二、
图2示出了本申请一个示例性实施例提供的虚拟外设通信总线控制方法对应的通信接口控制器示意图。
参见图2，在一个具体示例中，虚拟多路外设通信接口控制器分为接口时钟域、数据处理时钟域与总线时钟域三部分。其中，接口时钟域包括引脚映射功能、通道选择功能和引脚电平输入输出功能；数据处理时钟域包括高速接口处理引擎处理与SRAM配置功能；总线时钟域包括内部总线控制处理功能。
本发明实施例提供的虚拟外设通信总线控制方法将时钟域划分为通信接口时钟域、高速数据处理时钟域以及总线控制时钟域，能够实现跨3个时钟域的输入输出数据传递。
在一些实施例中，通信接口时钟域、高速数据处理时钟域和总线控制时钟域可以视为三个异步时钟域，也可以将高速数据处理和总线控制合并为一个时钟域，合并后的时钟也是通信接口各通道的时钟源。
在一些实施例中，通过引脚映射矩阵将多组通用输入输出引脚与通信接口的某一组通道连接。
在一些实施例中，所有虚拟设备的配置、状态和数据寄存器可以实现为配置SRAM及数据/状态SRAM，也可以实现为寄存器堆。
具体的，通过引脚映射矩阵将多组通用输入输出引脚与通信接口的某一组通道连接，通道可以包括数个采样/IO缓冲通道。将选中的通道与高速接口处理引擎相连接，并进行配置SRAM或状态/数据SRAM的选择，最终连接内部总线控制引擎，实现数据传输功能。
图3示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法又一的流程图。
在进行输入输出通道配置之前，首先通过引脚映射矩阵将多组通用输入输出引脚与通信接口的某一组通道相连。
参见图3，本申请中输入输出通道的工作流程具体包括如下步骤。
步骤一配置时钟源和分频系数等参数。
具体的，通过输出缓冲FIFO中的配置序列来设置每个扩展通道的时钟源和时钟分频值。
步骤二按照输出缓冲的数据或命令序列控制总线信号电平。
具体的，当对应通道的输出任务位置位时，对应通道取出缓冲FIFO中的输出数据或命令序列，按照用户设置的时钟频率控制通信总线信号引脚电平，完成之后将该通道的输出任务位复位。
步骤三按照时钟采样输入引脚电平放入输入缓冲。
具体的，对应通过按照用户设置的时钟频率对输入引脚进行采样，并将采样电平值放在输入采样缓冲FIFO中。
步骤四令输入缓冲达到固定阈值则设置对应通道状态的任务位。
具体的，当输入采样缓冲FIFO中电平值的数量达到阈值时，对应通道状态的输入任务位置位，使得高速接口数据引擎开始处理输入数据。
循环执行以上步骤二至步骤四，以实现输入输出通道的控制。
图4示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法另一的流程图。
参见图4，本申请中高速接口处理引擎的工作流程具体包括以下步骤
将输出数据转换成电平序列或命令序列放在输出缓冲FIFO。
具体的，高速接口处理引擎将输出数据转换成输出电平放在对应通道的输出缓冲FIFO中，对于较复杂的通信接口，可以将输出数据按照总线协议转换成总线状态机的命令序列放在对应通道的输出缓冲FIFO中，并置位对应通道的输出任务位。
具体的，如果所有通道状态的输入任务位有一个置位，则高速接口处理引擎开始处理通信接口输入数据。
若任一通道输入任务位置位，则按照优先级顺序或先进先出顺序选择置位通道。
具体的，高速接口处理引擎在所有输入任务位置位的通道中，根据用户定义的优先顺序或先进先出顺序选择一个通道。
从输入缓冲FIFO中取出输入电平转换成输入数据放在数据SRAM。
从输入缓冲FIFO中取出状态序列放在状态SRAM。
具体的，高速接口处理引擎从对应通道的输入缓冲FIFO中取出采样电平，并转换成输入数据放置在数据SRAM中。接口处理引擎也可以从对应通道的输入缓冲FIFO取出状态序列，转换成对应通道的状态位放置在状态SRAM中。
最终通知内部总线控制引擎接收输入数据并将通道输入任务位复位。
具体的，高速接口处理引擎通知内部总线控制引擎接收输入数据，并将对应通道状态的输入任务位复位。
循环执行以上步骤，当进行完当前通道后继续处理下一通道。
图5示出了本申请一个示例性实施例提供的一种虚拟外设通信总线控制方法再一的流程图。
参见图5，本申请中内部总线控制引擎的工作流程如下。
步骤一：接收对指定通道指定配置寄存器的读写请求。
具体的，内部总线控制引擎接收微控制器处理器对指定通道的指定配置寄存器的读写请求。
步骤二：从配置、数据和状态SRAM读写对应寄存器并返回结果。
具体的，内部总线控制引擎从配置SRAM及状态/数据SRAM中读写对应寄存器，并向微控制器处理器传递结果，其中配置SRAM和状态/数据SRAM均是双端口SRAM。
步骤三：接收输出数据放在数据SRAM并通知接口处理引擎处理输出数据。
具体的，当接收到处理器或DMA发送来的输出数据之后，使高速接口处理引擎开始处理输出数据。
步骤四：从接口处理引擎接收输入数据并传送给DMA引擎。
具体的，当接收高速接口处理引擎发送来的输入数据后，向DMA发送输入数据。
循环执行步骤二至步骤四，以实现内部总线控制引擎过程。
综上所述，本发明实施例提供的虚拟外设通信总线控制方法能够使用户根据应用需要自行扩展通信接口数量，自行定义通信引脚位置，在减少IP核数量和芯片面积的前提下增加通信接口，提升微控制器的通信性能，降低通信成本。
实施例三、
图6示出了本发明实施例提供的虚拟外设通信总线控制装置的结构示意图。
参见图6，本发明实施例提供的虚拟外设通信总线控制装置可以包括：
映射关系获取模块201，用于获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；
数据传输模块202，用于当第一通道满足置位条件时，第一通道通过接口处理引擎进行数据传输，所述第一通道为所述通信接口对应的任一通道。
在一些实施例中，每个所述通道对应独立的输出先入先出队列和独立的输入先入先出队列；
所述输出先入先出队列用于缓存输出数据、命令序列和配置序列中的至少一种；
所述输入先入先出队列用于缓存输入数据或状态序列中的至少一种。
所述置位条件包括输入置位条件，所述输入置位条件包括所述通道的输入采样数达到预设阈值；在一些实施例中，数据传输模块202具体用于：
当所述第一通道的输入采样数达到所述预设阈值时，所述第一通道的输入任务位置位，第一通道进行数据输入。
所述置位条件包括输出置位条件，所述输出置位条件包括内部总线向所述通道输出数据；在一些实施例中，数据传输模块202具体用于：
当所述内部总线向所述第一通道输出数据时，所述第一通道的输出任务位置位，第一通道进行数据输出。
在一些实施例中，数据传输模块202具体用于：
接口处理引擎按照预设顺序控制所有满足置位条件的所述第一通道进行数据传输。
在一些实施例中，数据传输模块202具体用于：
接口处理引擎从所述第一通道的输入缓冲先入先出队列中获取采样电平，将所述采样电平转换为输入数据，并将所述输入数据存放至装置静态随机存取存储器；
和/或接口处理引擎获取所述第一通道的输入缓冲先入先出队列中获取状态序列，将所述状态序列转换为所述第一通道的状态位，并将所述状态位数据存放至装置静态随机存取存储器。
综上所述，本发明实施例提供的虚拟外设通信总线控制装置能够使用户根据应用需要自行扩展通信接口数量，自行定义通信引脚位置，在减少IP核数量和芯片面积的前提下增加通信接口，提升微控制器的通信性能，降低通信成本。
实施例四、
图7示出了本申请一个示例性实施例提供的计算机设备的结构示意图，该计算机设备包括：
处理器301，包括一个或者一个以上处理核心，处理器301通过运行软件程序以及模块，从而执行各种功能应用以及数据处理。
接收器302和发射器303可以实现为一个通信组件，该通信组件可以是一块通信芯片。可选地，该通信组件可以实现包括信号传输功能。也即，发射器303可以用于发射控制信号至图像采集设备以及扫描设备中，接收器302可以用于接收对应的反馈指令。
存储器304通过总线305与处理器301相连。
存储器304可用于存储至少一个指令，处理器301用于执行该至少一个指令，以实现上述虚拟外设通信总线控制方法实施例中的步骤101至步骤102。
实施例五、
本申请实施例还提供一种微控制器，包括如上所述的计算机设备。
实施例六、
本申请实施例还提供一种计算机可读存储介质，该可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，以由处理器加载并执行以实现上述虚拟外设通信总线控制方法。
实施例七、
本申请还提供一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行给计算机指令，使得该计算机设备执行上述实施例中任一所述的虚拟外设通信总线控制方法。
可选地，该计算机可读存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM,Random Access Memory)、固态硬盘(SSD,Solid State Drives)或光盘等。其中，随机存取记忆体可以包括电阻式随机存取记忆体(ReRAM,Resistance RandomAccess Memory)和动态随机存取存储器(DRAM,Dynamic Random Access Memory)。上述本申请实施例序号仅仅为了描述，不代表实施的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
上述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种虚拟外设通信总线控制方法，其特征在于，所述方法包括：
获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；
当第一通道满足置位条件时，第一通道基于接口处理引擎进行与所述输入输出引脚对应的数据传输，所述第一通道为所述通信接口的任一通道；
所述置位条件包括输入置位条件，所述输入置位条件包括所述通道的输入采样数达到预设阈值；
所述当第一通道满足置位条件时，第一通道基于接口处理引擎进行与所述输入输出引脚对应的数据传输，包括：
当所述第一通道的输入采样数达到所述预设阈值时，所述第一通道的输入任务位置位，第一通道进行数据输入；
所述置位条件包括输出置位条件，所述输出置位条件包括内部总线向所述通道输出数据；
所述当第一通道满足置位条件时，第一通道基于接口处理引擎进行与所述输入输出引脚对应的数据传输，包括：
当所述内部总线向所述第一通道输出数据时，所述第一通道的输出任务位置位，第一通道进行数据输出。
2.根据权利要求1所述的方法，其特征在于，每个所述通道对应独立的输出先入先出队列和独立的输入先入先出队列；
所述输出先入先出队列用于缓存输出数据、命令序列和配置序列中的至少一种；
所述输入先入先出队列用于缓存输入数据或状态序列中的至少一种。
3.根据权利要求1至2任一项所述的方法，其特征在于，所述第一通道基于接口处理引擎进行与所述输入输出引脚对应的数据传输，包括：
基于接口处理引擎按照预设顺序控制所有满足置位条件的所述第一通道进行数据传输。
4.根据权利要求1至2任一项所述的方法，其特征在于，所述第一通道基于接口处理引擎进行与所述输入输出引脚对应的数据传输操作，包括：
所述接口处理引擎获取所述第一通道的输入缓冲先入先出队列中获取采样电平，将所述采样电平转换为输入数据，并将所述输入数据存放至装置静态随机存取存储器；
和/或所述接口处理引擎获取所述第一通道的输入缓冲先入先出队列中获取状态序列，将所述状态序列转换为所述第一通道的状态位，并将所述状态位数据存放至装置静态随机存取存储器。
5.一种虚拟外设通信总线控制装置，其特征在于，所述装置包括：
映射关系获取模块，用于获取输入输出引脚与通信接口的通道映射关系，所述通信接口对应的通道数量大于一个；
数据传输模块，用于当第一通道满足置位条件时，第一通道基于接口处理引擎进行与所述输入输出引脚对应的数据传输，所述第一通道为所述通信接口的任一通道；
所述置位条件包括输入置位条件，所述输入置位条件包括所述通道的输入采样数达到预设阈值；
所述数据传输模块具体用于：
当所述第一通道的输入采样数达到所述预设阈值时，所述第一通道的输入任务位置位，第一通道进行数据输入；
所述置位条件包括输出置位条件，所述输出置位条件包括内部总线向所述通道输出数据；
所述数据传输模块具体用于：
当所述内部总线向所述第一通道输出数据时，所述第一通道的输出任务位置位，第一通道进行数据输出。
6.一种计算机设备，其特征在于，所述计算机设备包括处理器和存储器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由所述处理器加载并执行以实现如权利要求1至4任一项所述的虚拟外设通信总线控制方法。
7.一种微控制器，其特征在于，包括如权利要求6所述的计算机设备。
8.一种计算机可读存储介质，其特征在于，所述可读存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、至少一段程序、代码集或指令集由处理器加载并执行以实现如权利要求1至4任一项所述的虚拟外设通信总线控制方法。
CN202211160011.7A 2022-09-22 2022-09-22 一种虚拟外设通信总线控制方法、装置及计算机设备 Active CN115632903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211160011.7A CN115632903B (zh) 2022-09-22 2022-09-22 一种虚拟外设通信总线控制方法、装置及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211160011.7A CN115632903B (zh) 2022-09-22 2022-09-22 一种虚拟外设通信总线控制方法、装置及计算机设备

Publications (2)

Publication Number Publication Date
CN115632903A CN115632903A (zh) 2023-01-20
CN115632903B true CN115632903B (zh) 2024-05-31

Family

ID=84903225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211160011.7A Active CN115632903B (zh) 2022-09-22 2022-09-22 一种虚拟外设通信总线控制方法、装置及计算机设备

Country Status (1)

Country Link
CN (1) CN115632903B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116795755B (zh) * 2023-08-28 2023-12-08 上海移芯通信科技股份有限公司 一种基于物联网芯片的设备管理方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1556956A (zh) * 2001-09-21 2004-12-22 ض� 用于器件间通信的多通道接口
CN111147340A (zh) * 2019-12-26 2020-05-12 山东超越数控电子股份有限公司 一种对can总线接口进行网络化访问的方法、设备及介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241946B2 (en) * 2017-01-18 2019-03-26 Nxp Usa, Inc. Multi-channel DMA system with command queue structure supporting three DMA modes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1556956A (zh) * 2001-09-21 2004-12-22 ض� 用于器件间通信的多通道接口
CN111147340A (zh) * 2019-12-26 2020-05-12 山东超越数控电子股份有限公司 一种对can总线接口进行网络化访问的方法、设备及介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于AMBA协议的双通道以太网MAC的设计与实现;霍卫涛;郭蒙;廖寅龙;;信息通信;20180215(02);全文 *

Also Published As

Publication number Publication date
CN115632903A (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及***
JP2678283B2 (ja) データ通信制御装置
CN112540952B (zh) 具有片内并行接口的片上***
CN110781119B (zh) 一种i2c总线扩展接口及其控制方法、片上***
CN1570907B (zh) 多处理器***
CN110109847A (zh) Apb总线多个主设备的仲裁方法、***及存储介质
CN115632903B (zh) 一种虚拟外设通信总线控制方法、装置及计算机设备
CN112256615B (zh) Usb转换接口装置
CN111290986A (zh) 一种基于神经网络的总线互联***
CN112988647A (zh) 一种TileLink总线到AXI4总线转换***及方法
CN115470163A (zh) Dma传输的控制方法、控制装置、控制设备及存储介质
CN111221769B (zh) 单线读写通讯方法
CN219574799U (zh) 一种基于amba总线的多总线桥接器及其片上***
CN112256426A (zh) 具有总线仲裁器的主从通信***及通信方法
CN114185830A (zh) 基于mailbox的多处理器通信方法、设备、***和存储介质
CN109992539B (zh) 双主机协同工作装置
JP2006236395A (ja) コンピュータ用バスインタフェース
CN113064833A (zh) 一种单片机仿真方法、***、装置、设备及存储介质
CN109684245B (zh) 一种apb总线访问spi flash的方法及装置
JP3206567B2 (ja) マイクロコンピュータ
US20030041190A1 (en) System and method for efficiently performing a command swapping procedure
CN213365509U (zh) 基于fpga片上***的接口转换装置
CN115103032B (zh) 通信协议控制电路和芯片
Cingel et al. Characteristics of SPI drivers in RTOS environment
CN112732604B (zh) 一种lvds转usb3.0多功能适配器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant