JP2986200B2 - Inverter device - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータ装置に関し、特に携帯用の交流電
源装置等に使用される、パルス幅変調方式のインバータ
装置に関する。Description: TECHNICAL FIELD The present invention relates to an inverter device, and more particularly to a pulse width modulation type inverter device used for a portable AC power supply or the like.

（従来の技術） 近年、携帯用の交流電源装置には，出力周波数を安定
化させるためにインバータ装置を使用することが多くな
ってきており、例えばエンジンで駆動される交流発電機
によって商用周波数の交流電力を出力する携帯用電源装
置においては、エンジンを回転数の高い領域にて運転さ
せて発電機から高出力の交流電源を得、この交流電流を
一旦直流に変換した後、インバータ装置により商用周波
数の交流に変換して出力するようにした装置が、実開昭
59−132398号公報等によって知られている。(Prior Art) In recent years, an inverter device has been increasingly used in a portable AC power supply device to stabilize an output frequency. For example, an AC generator driven by an engine has a commercial frequency. In a portable power supply device that outputs AC power, a high-power AC power supply is obtained from a generator by operating an engine in a high-speed region, and this AC current is once converted to DC, and then commercialized by an inverter device. A device that converts the frequency into AC and outputs it is
This is known from JP-A-59-132398.

ところで、このような交流電源装置において、その使
用用途によっては出力波形をできるだけ正弦波に近似し
たものにしたいという要請があり、この要請に応えるべ
く上記インバータ装置にパルス幅変調（PWM）方式を採
用した交流電源装置も検討され始めている（特開昭60−
82098号公報）。By the way, in such an AC power supply device, there is a demand that the output waveform be approximated to a sine wave as much as possible depending on the use application. In order to meet this demand, a pulse width modulation (PWM) method is adopted for the inverter device. AC power supplies have also been studied (Japanese Patent Application Laid-Open No. 60-1985).
82098).

この公報に開示されているように、この種のパルス幅
変調方式は、出力周波数及び出力電圧を決定する正弦波
と変調搬送用の三角波とがコンパレータ（比較器）で比
較され、その比較結果に応じたパルス幅を有するパルス
幅変調信号が前記インバータ装置に供給されてスイッチ
ング制御が行われる。As disclosed in this publication, in this type of pulse width modulation method, a comparator (comparator) compares a sine wave for determining an output frequency and an output voltage with a triangular wave for modulating and carrying, and compares the comparison result. A pulse width modulation signal having a corresponding pulse width is supplied to the inverter device to perform switching control.

（発明が解決しようとする課題） しかしながら、上記PWM方式を採用した交流電源装置
の出力波形を正弦波に近付けるには変調周波数（三角形
の周波数）をできるだけ高くする必要があるが、上記イ
ンバータ装置においては動作速度が前記コンパレータの
応答時間に制約され、例えば通常１μsec程に制約され
てしまうので、高い変調周波数を得にくく、従って出力
波形を正弦波に近付けにくいという問題があった。(Problems to be Solved by the Invention) However, it is necessary to make the modulation frequency (triangular frequency) as high as possible in order to make the output waveform of the AC power supply device adopting the PWM method close to a sine wave. Since the operating speed is limited by the response time of the comparator, for example, usually about 1 μsec, there is a problem that it is difficult to obtain a high modulation frequency, and therefore it is difficult to make the output waveform close to a sine wave.

本発明は上記事情に鑑みなされたもので、より正弦波
に近い波形の交流電力を出力できるようにしたインバー
タ装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an inverter device capable of outputting AC power having a waveform closer to a sine wave.

（課題を解決するための手段） 上記目的を達成するために本発明によれば、直流電源
回路の出力をスイッチング制御するスイッチング装置
と、このスイッチング装置のスイッチング動作に基づい
て交流電力を出力する出力回路とを有するインバータ装
置において、所定周波数の正弦波信号を形成し出力する
正弦波形成回路と、この正弦波信号よりも高い周波数の
三角波信号を形成し出力する三角波形成回路と、前記正
弦波形成回路及び三角波形成回路の各出力信号を重畳し
て重畳信号を形成し出力する重畳信号形成回路と、この
重畳信号形成回路からの重畳信号に基づいてパルス幅変
調信号を形成し出力するパルス幅変調回路とを備え、前
記パルス幅変調回路は、ゲート端子入力に対してＣ−MO
Sゲートのスレッシュホールドレベルを有する、しきい
値固定のバッファ用ICで前記重畳信号を増幅することに
より、前記パルス幅変調信号を形成する構成にすると共
に、前記スイッチング装置は、前記パルス幅変調回路か
らのパルス幅変調信号に基づいて前記スイッチング動作
を行い、前記出力回路から前記所定周波数を有する交流
電力を出力するように構成したことを特徴とするインバ
ータ装置が提供される。According to an embodiment of the present invention, there is provided a switching device that controls switching of an output of a DC power supply circuit, and an output that outputs AC power based on a switching operation of the switching device. A sine wave forming circuit for forming and outputting a sine wave signal having a predetermined frequency, a triangular wave forming circuit for forming and outputting a triangular wave signal having a frequency higher than the sine wave signal, and the sine wave forming circuit. A superimposed signal forming circuit that superimposes the output signals of the circuit and the triangular wave forming circuit to form and output a superimposed signal, and a pulse width modulation that forms and outputs a pulse width modulated signal based on the superimposed signal from the superimposed signal forming circuit A pulse width modulation circuit, wherein a C-MO
The pulse width modulation signal is formed by amplifying the superimposed signal with a buffer IC having a fixed threshold and an S gate threshold level, and the switching device includes the pulse width modulation circuit. Wherein the switching operation is performed based on the pulse width modulation signal from the controller and the output circuit outputs AC power having the predetermined frequency.

好ましくは、前記インバータ装置は、前記出力回路の
出力電圧から直流分シフト量を検出するシフト量検出回
路と、前記正弦波形成回路に接続され、前記シフト量検
出回路で検出されたシフト量に応じて前記正弦波信号の
基準レベルを変更して前記直流分シフト量が減少するよ
うに前記パルス幅変調信号をフィードバック制御するシ
フト量フィードバック制御回路とを備える。Preferably, the inverter device is connected to a shift amount detection circuit that detects a DC component shift amount from an output voltage of the output circuit, and is connected to the sine wave forming circuit, and is responsive to the shift amount detected by the shift amount detection circuit. A shift amount feedback control circuit that feedback-controls the pulse width modulation signal so as to reduce the DC component shift amount by changing a reference level of the sine wave signal.

（作用） 正弦波信号とこの正弦波信号より高い周波数の三角波
信号との重畳信号を、例えばインバータバッファアンプ
等から成るしきい値固定のバッファ用ICのスレッシュホ
ールドレべルを利用して増幅することによってパルス幅
変調信号を形成し、このパルス幅変調信号に基づき直流
電力をスイッチング制御して、所定周波数を有する交流
電力を出力するようにする。(Function) A superimposed signal of a sine wave signal and a triangular wave signal having a higher frequency than the sine wave signal is amplified by using a threshold level of a buffer IC having a fixed threshold, such as an inverter buffer amplifier. Thus, a pulse width modulation signal is formed, and DC power is switching-controlled based on the pulse width modulation signal to output AC power having a predetermined frequency.

更に、出力された交流電圧の中から０電位を基準とし
た場合についての交流出力波形全体としての直流シフト
量を検出し、このシフト量に応じて前記正弦波信号の基
準レベルを変更して出力交流電圧に含まれる直流シフト
量が減少するように前記パルス幅変調信号をフィードバ
ック制御する。Further, a DC shift amount as an entire AC output waveform in the case where 0 potential is set as a reference from the output AC voltages is detected, and a reference level of the sine wave signal is changed according to the shift amount and output. The pulse width modulation signal is feedback-controlled so that the DC shift amount included in the AC voltage is reduced.

（実施例） 以下、本発明の実施例を添付図面を参照して説明す
る。Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

第１図は、本発明に係るインバータ装置を使用した携
帯用交流電源装置の全体構成図であり、第１図（ａ）中
１、２はそれぞれ交流発電機の固定子に独立して巻装さ
れた出力巻線であり、１は三相出力巻線、２は単相補助
巻線である。また回転子（図示せず）には多極の永久磁
石の磁極が形成されており、エンジン（図示せず）によ
って回転駆動されるように構成されている。三相出力巻
線１の出力端は３つのサイリスタと３つのダイオードと
で構成されるブリッジ整流回路３に接続され、ブリッジ
整流回路３の出力端は平滑回路４に接続される。そして
このブリッジ整流回路３と平滑回路４とで直流電源回路
が構成されている。FIG. 1 is an overall configuration diagram of a portable AC power supply device using an inverter device according to the present invention. In FIG. 1 (a), reference numerals 1 and 2 are independently wound around a stator of an AC generator, respectively. 1 is a three-phase output winding, and 2 is a single-phase auxiliary winding. Further, a rotor (not shown) is formed with magnetic poles of a multi-pole permanent magnet, and is configured to be rotationally driven by an engine (not shown). The output terminal of the three-phase output winding 1 is connected to a bridge rectifier circuit 3 including three thyristors and three diodes, and the output terminal of the bridge rectifier circuit 3 is connected to a smoothing circuit 4. The bridge rectifier circuit 3 and the smoothing circuit 4 constitute a DC power supply circuit.

単相補助巻線２の出力端は、正負両極出力端子E,Fを
有する定電圧供給装置５に接続される。定電圧供給装置
５は２組の整流回路、平滑回路、定電圧回路5aから成
り，単相補助巻線２からの一の方向の電流に対しては一
方の組の各回路が働き、反対の方向の電流に対しては他
方の組の各回路が働き、これによって出力端子E,Fに夫
々正負の定電圧が出力される。The output terminal of the single-phase auxiliary winding 2 is connected to a constant voltage supply device 5 having positive and negative bipolar output terminals E and F. The constant voltage supply device 5 includes two sets of rectifier circuits, a smoothing circuit, and a constant voltage circuit 5a. With respect to the current in the direction, each circuit of the other set works, whereby positive and negative constant voltages are output to the output terminals E and F, respectively.

６はサイリスタ制御回路であり、電源入力側の一端が
定電圧供給装置５の正極出力端子Ｅに接続され、他端が
平滑回路４の正極側端子とともに接地される。サイリス
タ制御回路６の信号入力端は平滑回路４の負極側端子
に、信号出力端はブリッジ整流回路３の各サイリスタの
ゲート入力回路に接続される。Reference numeral 6 denotes a thyristor control circuit. One end on the power input side is connected to the positive output terminal E of the constant voltage supply device 5, and the other end is grounded together with the positive terminal on the smoothing circuit 4. The signal input terminal of the thyristor control circuit 6 is connected to the negative terminal of the smoothing circuit 4, and the signal output terminal is connected to the gate input circuit of each thyristor of the bridge rectifier circuit 3.

従って、三相出力巻線１から出力された三相交流電力
はブリッジ整流回路３で整流され、続く平滑回路４で平
滑されて直流電力に変換されると共に、平滑回路４での
直流電圧の変動がサイリスタ制御回路６で検出され、そ
の検出信号に基づいてブリッジ整流回路３の各サイリス
タのオン，オフを制御することにより平滑回路４の出力
電圧が安定に維持されるようなフィードバック制御が行
われている。Accordingly, the three-phase AC power output from the three-phase output winding 1 is rectified by the bridge rectifier circuit 3, smoothed by the smoothing circuit 4 and converted into DC power, and the fluctuation of the DC voltage in the smoothing circuit 4. Is detected by the thyristor control circuit 6, and on / off of each thyristor of the bridge rectifier circuit 3 is controlled based on the detection signal, thereby performing feedback control such that the output voltage of the smoothing circuit 4 is stably maintained. ing.

以上のサイリスタ制御回路による制御動作に関する詳
細な説明は、本出願人による特願平１−230908号及び実
願平１−85360号に開示されているのでここでは省略す
る。The detailed description of the control operation by the thyristor control circuit is disclosed in Japanese Patent Application No. 1-230908 and Japanese Patent Application No. 1-85360 filed by the present applicant, and will not be described here.

次にインバータ装置について説明する。 Next, the inverter device will be described.

平滑回路４の出力端はインバータ７に接続される。イ
ンバータ７は、スイッチング装置である４つのFET（電
界効果トランジスタ）Q1〜Q4から成るブリッジ回路で構
成される。FETQ1〜Q4の各ゲート端子に接続される駆動
信号回路に関しては後述する。The output terminal of the smoothing circuit 4 is connected to the inverter 7. The inverter 7 is configured by a bridge circuit including four FETs (field effect transistors) Q1 to Q4, which are switching devices. A drive signal circuit connected to each gate terminal of the FETs Q1 to Q4 will be described later.

インバータ７の出力端（FETQ1、Q4の接続点及びFETQ
2、Q3の接続点）は出力回路であるローパスフィルタ８
を介して負荷（図示せず）が接続される出力端子９、
９′に接続される。ローパスフィルタ８は、負荷に対し
てコイルL1,L2が直列になるように、コンデンサC1が並
列になるように接続され、インバータ７の出力のうちの
低周波分（本実施例では商用周波数）の交流電流を通過
させることにより、出力端子9,9′から負荷へ商用周波
数の電力を供給するように構成されている。Output terminal of inverter 7 (connection point of FETQ1 and Q4 and FETQ
2, connection point of Q3) is a low-pass filter 8 which is an output circuit
An output terminal 9 to which a load (not shown) is connected via
9 '. The low-pass filter 8 is connected so that the coils L1 and L2 are connected in series with the load and the capacitor C1 is connected in parallel. By passing an alternating current, power at a commercial frequency is supplied from the output terminals 9, 9 'to the load.

ローパスフィルタ８のコンデンサC1の両端Ｇは、夫々
第１図（ｂ）に示した抵抗R1,R2の直列回路及び抵抗R3,
R4の直列回路の各一端に接続される。一方これら抵抗直
列回路の各他端は定電圧供給装置５の正極出力端子Ｅに
接続される。抵抗R1,R2の接続点及び抵抗R3,R4の接続点
は夫々抵抗R10,R11を介して差動アンプ101のプラス側入
力端子及びマイナス側入力端子に接続されるとともに、
上記２つの接続点間には高周波成分カット用のコンデン
サC2が接続される。差動アンプ101を構成するオペアン
プのプラス側入力端子は高周波成分カット用のコンデン
サC3を介して接地される。Both ends G of the capacitor C1 of the low-pass filter 8 are connected to the series circuit of the resistors R1 and R2 and the resistors R3 and R3 shown in FIG.
Connected to each end of the series circuit of R4. On the other hand, the other ends of these resistance series circuits are connected to the positive output terminal E of the constant voltage supply device 5. The connection point of the resistors R1 and R2 and the connection point of the resistors R3 and R4 are connected to the positive input terminal and the negative input terminal of the differential amplifier 101 via the resistors R10 and R11, respectively.
A high frequency component cutting capacitor C2 is connected between the two connection points. The positive input terminal of the operational amplifier constituting the differential amplifier 101 is grounded via a high frequency component cutting capacitor C3.

102は商用周波数、例えば50Hzまたは60Hzの正弦波を
発生する正弦波発振器である。この正弦波発振器102の
出力及び差動アンプ101の出力は夫々差動アンプ103のマ
イナス側入力端子及びプラス側入力端子に接続される。A sine wave oscillator 102 generates a sine wave of a commercial frequency, for example, 50 Hz or 60 Hz. The output of the sine wave oscillator 102 and the output of the differential amplifier 101 are connected to the minus input terminal and the plus input terminal of the differential amplifier 103, respectively.

104は矩形波発振器であり、この矩形波発振器104で発
振される矩形波の周期は、後述のインバータバッファ10
6の応答時間である約50nsecより大きい値に設定する。
この約50nsecというのはインバータバッファ106の追従
できる限界値を示しており、このように約50nsecに制限
されたとしてもこの値で示される周期は従来のコンパレ
ータの応答時間、約１μsecに比べ格段に速いものであ
り、従って当該矩形波の周波数は従来のPWM搬送波（三
角波）の周波数よりも格段に高く設定することができ
る。Reference numeral 104 denotes a rectangular wave oscillator. The period of the rectangular wave oscillated by the rectangular wave oscillator 104 is determined by an inverter buffer 10 described later.
Set to a value greater than the response time of about 50 nsec.
The value of about 50 nsec indicates a limit value at which the inverter buffer 106 can follow. Even if the value is limited to about 50 nsec, the cycle indicated by this value is much faster than the response time of the conventional comparator, which is about 1 μsec. Therefore, the frequency of the rectangular wave can be set much higher than the frequency of the conventional PWM carrier (triangular wave).

矩形波発振器104の出力端は積分回路105に接続され
る。積分回路105の出力端と差動アンプ103の出力端とは
互いに接続されて重畳信号形成回路を構成し、インバー
タバッファ106に接続される。インバータバッファ106は
所定のしきい値（スレッシュホルドレベル）を有する増
幅器であり、当該しきい値を越えたレベルの信号が入力
したときは低レベルの信号を出力し、一方当該しきい値
以下のレベルの信号が入力したときは高レベルの信号を
出力するものであり、ゲート端子からの入力信号に対し
てＣ−MOSゲートのスレッシュホールドレベルを有す
る、しきい値固定のバッファ用ICで構成する。The output terminal of the square wave oscillator 104 is connected to the integration circuit 105. The output terminal of the integration circuit 105 and the output terminal of the differential amplifier 103 are connected to each other to form a superimposed signal forming circuit, and are connected to the inverter buffer 106. The inverter buffer 106 is an amplifier having a predetermined threshold (threshold level), and outputs a low-level signal when a signal having a level exceeding the threshold is input, while outputting a signal having a low level or less. When a level signal is input, it outputs a high-level signal, and is constituted by a buffer IC with a fixed threshold having a threshold level of a C-MOS gate for an input signal from a gate terminal. .

インバータバッファ106の出力端はNAND回路107の一方
の入力端に接続される。An output terminal of the inverter buffer 106 is connected to one input terminal of the NAND circuit 107.

矩形波発振器104の出力端は、更にインバータバッフ
ァ108を介して微分回路110に、及び２連のインバータバ
ッファ109を介して微分回路111に夫々接続される。微分
回路110は、入力端と出力端との間に設けたカップリン
グ用のコンデンサC4と、このコンデンサC4の出力端と定
電圧供給装置５の負極出力端子Ｆとの間に設けた、ダイ
オードD1（アノードを負極出力端子Ｆ側に向けた）と抵
抗R5との並列回路から構成される。なお、微分回路111
も微分回路110と全く同様に配置されたカップリング用
のコンデンサC5、ダイオードD2、抵抗R6とから構成され
ている。The output terminal of the rectangular wave oscillator 104 is further connected to a differentiating circuit 110 via an inverter buffer 108 and to a differentiating circuit 111 via two inverter buffers 109, respectively. The differentiating circuit 110 includes a coupling capacitor C4 provided between the input terminal and the output terminal, and a diode D1 provided between the output terminal of the capacitor C4 and the negative output terminal F of the constant voltage supply device 5. (The anode is directed to the negative output terminal F side) and a resistor R5. Note that the differentiating circuit 111
The differential circuit 110 also includes a coupling capacitor C5, a diode D2, and a resistor R6 that are arranged in exactly the same manner as the differentiating circuit 110.

微分回路110の出力端はインバータバッファ112を経て
NAND回路107の入力端に接続される。NAND回路107の出力
端はNAND回路114の一方の入力端に接続される。微分回
路111の出力端はインバータバッファ113を経てNAND回路
114の他方の入力端に接続される。The output terminal of the differentiating circuit 110 passes through the inverter buffer 112
Connected to the input terminal of NAND circuit 107. An output terminal of the NAND circuit 107 is connected to one input terminal of the NAND circuit 114. The output terminal of the differentiating circuit 111 is passed through an inverter buffer 113 to a NAND circuit.
Connected to the other input of 114.

NAND回路114の出力端は２連のインバータバッファ115
を経て、トランジスタQ5,Q6から成るプッシュプル増幅
器116に接続される。プッシュプル増幅器116のトランジ
スタQ5のコレクタは定電圧供給装置５の正極出力端子Ｅ
に、トランジスタQ6のコレクタは定電圧供給装置５の負
極出力端子Ｆに接続される。The output terminal of the NAND circuit 114 is a double inverter buffer 115
Is connected to a push-pull amplifier 116 composed of transistors Q5 and Q6. The collector of the transistor Q5 of the push-pull amplifier 116 is the positive output terminal E of the constant voltage supply device 5.
The collector of the transistor Q6 is connected to the negative output terminal F of the constant voltage supply device 5.

プッシュプル増幅器116の出力端（トランジスタQ5,Q6
のエミッタどうしの接続点）はダイオードD3のアノード
とダイオードD4のカソードとの接続点に接続される。ダ
イオードD3のカソードは定電圧供給装置５の正極出力端
子Ｅに、ダイオードD4のアノードは定電圧供給装置５の
負極出力端子Ｆに接続される。ダイオードD3、D4は後述
のパルストランスで発生するサージを吸収するためのも
のである。Output terminal of push-pull amplifier 116 (transistors Q5 and Q6
Is connected to a connection point between the anode of the diode D3 and the cathode of the diode D4. The cathode of the diode D3 is connected to the positive output terminal E of the constant voltage supply device 5, and the anode of the diode D4 is connected to the negative output terminal F of the constant voltage supply device 5. The diodes D3 and D4 are for absorbing a surge generated by a pulse transformer described later.

ダイオードD3のアノードとダイオードD4のカソードと
の接続点は、低周波成分カット用のコンデンサC6を介し
てパルストランスA,Cの一次側コイルL3,L4の各一端に接
続される。これら一次側コイルL3,L4の各他端は定電圧
供給装置５の負極出力端子Ｆに接続される。コンデンサ
C6は、周波数の高いPWM搬送周波数信号のみを通し、低
周波成分は通さないような定数値に設定される。A connection point between the anode of the diode D3 and the cathode of the diode D4 is connected to one end of each of primary coils L3, L4 of the pulse transformers A, C via a capacitor C6 for cutting low frequency components. The other ends of these primary coils L3, L4 are connected to the negative output terminal F of the constant voltage supply device 5. Capacitor
C6 is set to a constant value that allows only the high frequency PWM carrier frequency signal and does not allow the low frequency component to pass.

またNAND回路114の出力端はインバータバッファ117を
経た後、上記同様、トランジスタQ7,Q8から成るプッシ
ュプル増幅器118に接続され、プッシュプル増幅器118の
出力端はダイオードD5のアノードとダイオードD6のカソ
ードとの接続点に接続される。この接続点は、上述のコ
ンデンサC6と同様にPWM搬送周波数信号のみを通し、低
周波成分は通さないような定数値に設定されたコンデン
サC7を介してパルストランスB,Dの一次側コイルL5,L6の
各一端に接続される。Further, the output terminal of the NAND circuit 114 is connected to a push-pull amplifier 118 composed of transistors Q7 and Q8 in the same manner as described above after passing through the inverter buffer 117. Is connected to the connection point. This connection point passes only the PWM carrier frequency signal as in the case of the above-described capacitor C6, and the primary coil L5 of the pulse transformers B and D via the capacitor C7 set to a constant value that does not allow the low frequency component to pass. Connected to each end of L6.

第１図（ａ）に戻って、FETQ1〜Q4の各ゲート端子に
接続される駆動信号回路について説明する。パルストラ
ンスＡの二次側の一端は、抵抗R7、復調用のコンデンサ
C8、抵抗R8とダイオードD7との並列回路を経てFETQ1の
ゲート端子に接続され、一方パルストランスＡの二次側
の他端はFETQ1のソース端子に接続される。コンデンサC
8と、抵抗R8、ダイオードD7から成る並列回路との接続
点は、ツェナーダイオードD8,D9を介してパルストラン
スＡの二次側の前記他端に接続される。ダイオードD7は
アノードがFETQ1のゲート端子側になるように、またツ
ェナーダイオードD8,D9は互いのアノードどうしが向き
合うように接続される。Returning to FIG. 1A, a drive signal circuit connected to each gate terminal of the FETs Q1 to Q4 will be described. One end of the secondary side of the pulse transformer A is a resistor R7 and a capacitor for demodulation.
C8 is connected to the gate terminal of the FET Q1 via a parallel circuit of the resistor R8 and the diode D7, while the other end on the secondary side of the pulse transformer A is connected to the source terminal of the FET Q1. Capacitor C
The connection point between the resistor 8 and the parallel circuit including the resistor R8 and the diode D7 is connected to the other end on the secondary side of the pulse transformer A via zener diodes D8 and D9. The diode D7 is connected so that the anode is on the gate terminal side of the FET Q1, and the zener diodes D8 and D9 are connected such that the anodes face each other.

各パルストランスB,C,Dの二次側と、対応する各FETQ2
〜Q4のゲート端子との間にも、パルストランスＡの二次
側とFETQ1のゲート端子との間に設けられた回路と全く
同様な回路が設けられる。The secondary side of each pulse transformer B, C, D and the corresponding FET Q2
A circuit exactly the same as the circuit provided between the secondary side of the pulse transformer A and the gate terminal of the FET Q1 is also provided between the gate terminal of Q4 and the gate terminal of Q4.

以上のように構成されたインバータ装置（インバータ
７、ローパスフィルタ８、及び第１図（ｂ）の回路装
置）の作動を第２図乃至第５図に示す信号波形を参照し
て以下に詳述する。The operation of the inverter device configured as described above (the inverter 7, the low-pass filter 8, and the circuit device of FIG. 1B) will be described in detail below with reference to signal waveforms shown in FIGS. I do.

インバータ７のFETQ1,Q3及びFETQ2,Q4のゲート端子に
は後述するパルス幅変調（PWM）信号が入力され、このP
WM信号に応じてFETQ1,Q3及びFETQ2,Q4を交互に導通させ
ることにより平滑回路４の出力をスイッチング制御して
ローパスフィルタ８へ出力する。ローパスフィルタ８は
高周波成分をカットして商用周波数の交流電力を出力端
子9,9′から負荷に供給する。The gate terminals of the FETs Q1 and Q3 and the FETs Q2 and Q4 of the inverter 7 are supplied with a pulse width modulation (PWM) signal to be described later.
By switching the FETs Q1 and Q3 and the FETs Q2 and Q4 alternately in response to the WM signal, the output of the smoothing circuit 4 is switching-controlled and output to the low-pass filter 8. The low-pass filter 8 cuts high-frequency components and supplies AC power of a commercial frequency to the load from output terminals 9, 9 '.

出力端子９に現れる出力電圧の波形と出力端子９′に
現れる出力電圧の波形は、それぞれが電圧分割抵抗R1,R
2及びR3,R4を経た後、差動アンプ101にて比較され、そ
の差、即ち出力電圧の波形の歪みあるいはオフセット成
分を検出し、この検出信号を増幅して差動アンプ103に
出力する。出力端子9,9′に現れる出力電圧の波形どう
しを比較するため出力電圧の波形の歪みが精度よく検出
できる。なお、コンデンサC2,C3により当該差信号から
高周波成分が除かれるとともに、コンデンサC3は差動ア
ンプ103に加わる外乱をも除去する。The waveform of the output voltage appearing at the output terminal 9 and the waveform of the output voltage appearing at the output terminal 9 'are respectively voltage dividing resistors R1, R
After passing through 2 and R3, R4, they are compared by the differential amplifier 101, and the difference, that is, the distortion or offset component of the output voltage waveform is detected, and this detection signal is amplified and output to the differential amplifier 103. Since the waveforms of the output voltages appearing at the output terminals 9, 9 'are compared with each other, the distortion of the waveform of the output voltage can be accurately detected. The capacitors C2 and C3 remove high frequency components from the difference signal, and the capacitor C3 also removes disturbance applied to the differential amplifier 103.

差動アンプ103は正弦波発振器102から入力される商用
周波数の正弦波信号と差動アンプ101から入力される直
流分のフィードバック信号とを比較し、フィードバック
信号によって振幅基準レベルを補正された商用周波数の
正弦波信号（第２図ｂ″）を出力する。この補正された
正弦波信号に基づき後述のようにPWM信号をつくるた
め、インバータバッファ106のしきい値のバラツキ、各
種構成部品の温度特性のバラツキ等に起因して発生する
前記出力電圧の波形の歪み及びオフセット成分を減少さ
せることが可能となる。The differential amplifier 103 compares the commercial frequency sine wave signal input from the sine wave oscillator 102 with the DC feedback signal input from the differential amplifier 101, and corrects the amplitude reference level with the feedback signal. (FIG. 2 b). In order to generate a PWM signal based on the corrected sine wave signal as described later, variations in the threshold value of the inverter buffer 106 and temperature characteristics of various components It is possible to reduce the distortion and the offset component of the waveform of the output voltage generated due to the variation of the output voltage.

矩形波発振器104から出力された矩形波信号（第３図
ａ）は積分回路105で積分されて三角波信号（第２図
ｂ′及び第３図ｂ′）が形成される。この三角波信号
ｂ′と差動アンプ103からの補正された正弦波信号ｂ″
とが重畳されて重畳信号（第２図ｂ）が形成され、イン
バータバッファ106に入力される。インバータバッファ1
06では、しきい値（第２図ｂに示す破線）を越えるレベ
ルの信号が入力したときには低レベルの信号を出力し、
一方しきい値以下のレベルの信号が入力したときには高
レベルの信号を出力する（第２図ｃ）。この出力パルス
列信号ｃは、三角波信号ｂ′を搬送波とし、正弦波信号
ｂ″によりパルス幅変調されたパルス幅変調（PWM）信
号となる。次に、このパルス幅変調信号ｃからNAND回路
114の出力信号ｉにいたるまでの説明をする。なお、こ
の部分の説明においてはこのPWM信号を簡略化して第３
図ｃに示すように同一のパルス幅にて示している。The rectangular wave signal (FIG. 3A) output from the rectangular wave oscillator 104 is integrated by the integrating circuit 105 to form a triangular wave signal (FIGS. 2B 'and 3B'). The triangular wave signal b ′ and the corrected sine wave signal b ″ from the differential amplifier 103
Are superimposed to form a superimposed signal (FIG. 2b), which is input to the inverter buffer 106. Inverter buffer 1
At 06, when a signal having a level exceeding a threshold value (broken line shown in FIG. 2B) is input, a low-level signal is output,
On the other hand, when a signal having a level lower than the threshold is input, a high-level signal is output (FIG. 2c). The output pulse train signal c is a pulse width modulation (PWM) signal obtained by using the triangular wave signal b 'as a carrier wave and performing pulse width modulation by the sine wave signal b ".
The description up to the output signal i at 114 will be described. In the description of this part, the PWM signal is simplified to
The same pulse width is shown as shown in FIG.

矩形波発振器104から出力された矩形波信号（第３図
ａ）は、インバータバッファ108で反転された後、微分
回路110で微分処理され、第３図ｄに示すような信号に
なる。即ち、矩形波信号（第３図ａ）の立上がり時には
抵抗R5を経てコンデンサC4が充電されて第３図ｄに示す
正側の微分出力立上がり時にはダイオードD1を経てコン
デンサC4が放電されて負側の微分出力が現れる。The square wave signal (FIG. 3A) output from the square wave oscillator 104 is inverted by the inverter buffer 108, and then differentiated by the differentiating circuit 110 to become a signal as shown in FIG. 3D. That is, when the square wave signal (FIG. 3a) rises, the capacitor C4 is charged via the resistor R5, and when the positive differential output shown in FIG. 3d rises, the capacitor C4 is discharged via the diode D1 to discharge the negative side. Differential output appears.

微分回路110からの出力信号はインバータバッファ112
で、しきい値（第３図ｄに示す破線）を基準に反転増幅
されて第３図ｅに示すような信号となる。このインバー
タバッファ112の出力信号（第３図ｅ）とインバータバ
ッファ106の出力信号（第３図ｃ）とがNAND回路107に入
力され、NAND回路107は第３図ｈに示す信号を出力す
る。An output signal from the differentiating circuit 110 is supplied to an inverter buffer 112.
Then, the signal is inverted and amplified with reference to the threshold value (broken line shown in FIG. 3d) to become a signal as shown in FIG. 3e. The output signal of the inverter buffer 112 (FIG. 3e) and the output signal of the inverter buffer 106 (FIG. 3c) are input to the NAND circuit 107, and the NAND circuit 107 outputs the signal shown in FIG. 3h.

更に、矩形波発振器104から出力された矩形波信号
（第３図ａ）は、２連のインバータバッファ109を経た
後、微分回路111で微分処理され、第３図ｆに示すよう
な信号になる。この微分処理された信号はインバータバ
ッファ113でしきい値（第３図ｆに示す破線）を基準に
反転増幅されて第３図ｇに示すような信号となる。微分
回路111及びインバータバッファ113での信号処理動作は
前述の微分回路110及びインバータバッファ112での動作
と同様である。Further, the square wave signal (FIG. 3A) output from the square wave oscillator 104 passes through two inverter buffers 109 and is then subjected to a differentiation process by a differentiating circuit 111 to become a signal as shown in FIG. 3F. . The signal subjected to the differential processing is inverted and amplified by the inverter buffer 113 with reference to a threshold value (broken line shown in FIG. 3f) to become a signal as shown in FIG. 3g. The signal processing operation in the differentiating circuit 111 and the inverter buffer 113 is the same as the operation in the differentiating circuit 110 and the inverter buffer 112 described above.

NAND回路114へは、NAND回路107の出力信号（第３図
ｈ）とインバータバッファ113の出力信号（第３図ｇ）
とが入力し、NAND回路114は第３図ｉに示すような信号
を出力する。The output signal of the NAND circuit 107 (FIG. 3H) and the output signal of the inverter buffer 113 (FIG. 3G) are supplied to the NAND circuit 114.
And the NAND circuit 114 outputs a signal as shown in FIG.

ところで、前述のように、出力端子9,9′に接続され
る負荷の影響等に起因して出力電圧波形に歪みが発生し
た場合等においては、この出力波形を正弦波に近付ける
ようなフィードバック制御がかけられのであるが、電動
機負荷を接続した場合等のように一時的にしろ、大変大
きな波形歪みが発生した場合においては差動アンプ103
から出力される正弦波信号（第２図ｂ″）の振幅が、差
動アンプ101からのフィードバック信号によって補正さ
れるために三角波信号の振幅よりも大きくなる場合があ
り得る。その結果、重畳信号（第２図ｂ）がしきい値
（第２図ｂの破線）から継続してに外れ続けることにな
ると、この間はインバータバッファ106の出力が高レベ
ルのまま（重畳信号の最大値がしきい値以下）、または
低レベルのまま（重畳信号の最小値がしきい値以上）に
なってしまい、直流出力となるため、パルストランスで
信号伝達ができなくなるが、本発明においては、インバ
ータバッファ112,113の出力信号によってこのような支
障が生じないように構成している。この動作に着いて以
下に説明する。By the way, as described above, in the case where the output voltage waveform is distorted due to the influence of the load connected to the output terminals 9, 9 ', etc., feedback control is performed so that the output waveform approaches a sine wave. However, when a very large waveform distortion occurs temporarily, such as when a motor load is connected, the differential amplifier 103 is used.
Since the amplitude of the sine wave signal ("b" in FIG. 2) output from the differential amplifier 101 is corrected by the feedback signal from the differential amplifier 101, the amplitude may be larger than the amplitude of the triangular wave signal. When (FIG. 2B) continues to deviate from the threshold value (broken line in FIG. 2B), the output of the inverter buffer 106 remains at a high level during this period (the maximum value of the superimposed signal is a threshold). Value or lower level (the minimum value of the superimposed signal is equal to or higher than the threshold value), which results in a DC output, making signal transmission impossible with a pulse transformer. However, in the present invention, the inverter buffers 112 and 113 The above operation will be described below.

例えばインバータバッファ106の出力が高レベルのま
まになった場合（第４図ｃ）、この場合でもインバータ
バッファ112及び113の出力信号は第４図ｅ及び第４図ｇ
のように変わらないから、NAND回路107の出力信号のパ
ルス幅はインバータバッファ112の出力信号ｅのパルス
幅で制限されて第４図ｈのようになり、従ってNAND回路
114の出力信号は第４図ｉのようになる。For example, if the output of the inverter buffer 106 remains high (FIG. 4c), the output signals of the inverter buffers 112 and 113 will still be the signal of FIGS. 4e and 4g.
Therefore, the pulse width of the output signal of the NAND circuit 107 is limited by the pulse width of the output signal e of the inverter buffer 112 as shown in FIG.
The output signal of 114 is as shown in FIG. 4i.

一方インバータバッファ106の出力が低レベルのまま
になった場合（第５図ｃ）、この場合でもインバータバ
ッファ112及び113の出力信号は第５図ｅ及び第５図ｇの
ように変わらないからNAND回路107の出力信号は第５図
ｈのようになり、従ってNAND回路114の出力信号のパル
ス幅はインバータバッファ113の出力信号ｇのパルス幅
で制限されて第５図ｉのようになる。従って、出力電圧
の波形の大きな歪みやオフセットが発生した場合にも、
しきい値を越えている間はPWM信号として最小パルス幅
もしくは最大パルス幅で制限されたパルス列（第４図ｉ
あるいは第５図ｉ）がNAND回路114から出力され続け
る。このフェイルセーフ処理により、インバータを作動
させ続けることができる。On the other hand, if the output of the inverter buffer 106 remains at the low level (FIG. 5c), the output signals of the inverter buffers 112 and 113 do not change from FIG. 5e and FIG. The output signal of the circuit 107 is as shown in FIG. 5h, and the pulse width of the output signal of the NAND circuit 114 is limited by the pulse width of the output signal g of the inverter buffer 113, as shown in FIG. 5i. Therefore, even if a large distortion or offset of the output voltage waveform occurs,
While the threshold value is exceeded, a pulse train limited by the minimum pulse width or the maximum pulse width as a PWM signal (Fig. 4i
Alternatively, FIG. 5 i) is continuously output from the NAND circuit 114. This fail-safe processing allows the inverter to continue operating.

次に、NAND回路114から出力された後のPWM信号につい
て説明する。このPWM信号は、２連のインバータバッフ
ァ115を経た後、プッシュプル増幅器116でプッシュプル
増幅され、その後低周波成分カット用のコンデンサC6へ
供給される。このコンデンサC6を通過する直前の信号は
基準レベルに対し振幅一定のPWM信号であるが、この信
号の平均電圧（積分値）は、正弦波発振器102からの正
弦波と同一の周期で変化しており、従ってこのPWM信号
は当該正弦波と同一の周波数（商用周波数）成分を含ん
でいる。Next, the PWM signal output from the NAND circuit 114 will be described. This PWM signal is subjected to push-pull amplification by a push-pull amplifier 116 after passing through two inverter buffers 115, and then supplied to a low frequency component cutting capacitor C6. The signal immediately before passing through the capacitor C6 is a PWM signal having a constant amplitude with respect to the reference level. The average voltage (integral value) of this signal changes at the same cycle as the sine wave from the sine wave oscillator 102. Therefore, this PWM signal contains the same frequency (commercial frequency) component as the sine wave.

コンデンサC6は低周波信号、即ち本実施例における商
用周波数信号を通さず，高周波信号であるPWM搬送周波
数信号のみを通すので、PWM信号がコンデンサC6を通過
後は、第２図ｊに示すように、商用周波数成分とは逆相
にパルス列全体が上下して平均電圧が常時零であるパル
ス信号列に変換される。この平均電圧が常時零であるパ
ルス信号列がパルストランスA,Cの各一次コイルL3,L4に
供給される。従ってパルストランスA,Cを構成するトラ
ンスコアには、商用周波数成分による磁気飽和の悪影響
がほとんどなくなり、PWM搬送周波数で磁気飽和しない
程度の小形サイズのもので構成することが可能となる。Since the capacitor C6 does not pass the low-frequency signal, that is, the commercial frequency signal in the present embodiment, but passes only the high-frequency signal, the PWM carrier frequency signal, after the PWM signal passes through the capacitor C6, as shown in FIG. The whole pulse train goes up and down in phase opposite to the commercial frequency component, and is converted into a pulse signal train whose average voltage is always zero. The pulse signal train whose average voltage is always zero is supplied to the primary coils L3 and L4 of the pulse transformers A and C. Therefore, the transformer cores constituting the pulse transformers A and C are hardly affected by magnetic saturation due to the commercial frequency component, and can be configured with a small size that does not cause magnetic saturation at the PWM carrier frequency.

パルストランスＡの２次コイルから出力したパルス信
号（第２図ｊに示す信号とほぼ同じ）は、双方向電圧規
制回路であるツェナーダイオードD8,D9の各降伏電圧と
比較され、当該出力パルス信号が正極方向又は負極方向
においてこれら各降伏電圧を越えたときにツェナーダイ
オードD8又はD9が導通して出力パルス信号の電圧規制を
行うとともに、ツェナーダイオードD8,D9の導通、遮断
に応じてコンデンサC8が充放電され、コンデンサC8の両
端には、出力パルス信号が正極方向又は負極方向におい
て各降伏電圧を越えた分による平均電圧（これは商用周
波数を有する）が現れる。従って、FETQ1のゲート・ソ
ース間には、商用周波数を有するコンデンサC8の両端電
圧と、パルストランスＡの２次コイルから出力したパル
ス信号とが重畳した信号、即ちコンデンサC6を通過前の
PWM信号（第２図ｃ）が復調される。FETQ1は、PWM信号
の正極パルス信号がゲート端子に入力されている間に対
応して導通する。The pulse signal (substantially the same as the signal shown in FIG. 2j) output from the secondary coil of the pulse transformer A is compared with the breakdown voltage of the Zener diodes D8 and D9, which are bidirectional voltage regulating circuits, and the output pulse signal is output. When the voltage exceeds each of these breakdown voltages in the positive direction or the negative direction, the Zener diode D8 or D9 conducts and regulates the voltage of the output pulse signal. After charging and discharging, an average voltage (which has a commercial frequency) due to the output pulse signal exceeding each breakdown voltage in the positive direction or the negative direction appears at both ends of the capacitor C8. Therefore, between the gate and the source of the FET Q1, a signal obtained by superimposing the voltage between both ends of the capacitor C8 having the commercial frequency and the pulse signal output from the secondary coil of the pulse transformer A, that is, the signal before passing through the capacitor C6.
The PWM signal (FIG. 2c) is demodulated. The FET Q1 is turned on while the positive pulse signal of the PWM signal is being input to the gate terminal.

なお、コンデンサC8の定数はFETQ1のゲート容量に対
し十分大きな値、抵抗R7の定数は、パルストランスＡと
コンデンサC8とが共振しないＱに抑えることのできる値
を選定する。抵抗R8はFETQ1のスイッチング速度を調整
するものであり、また、ダイオードD7は、FETQ1のゲー
ト端子に加えられていた電圧が低下された時にそれまで
にFETQ1のゲート容量に蓄えらえた電荷を急速に放電さ
せてFETQ1を即座に非導通にするためのものである。The constant of the capacitor C8 is set to a value sufficiently larger than the gate capacitance of the FET Q1, and the constant of the resistor R7 is set to a value that can be suppressed to Q at which the pulse transformer A and the capacitor C8 do not resonate. The resistor R8 regulates the switching speed of the FET Q1, and the diode D7 rapidly stores the electric charge stored in the gate capacitance of the FET Q1 until the voltage applied to the gate terminal of the FET Q1 is reduced. This is for causing the FET Q1 to be immediately turned off by discharging.

パルストランスＣの２次コイルから出力したパルス信
号も上述のパルストランスＡの２次コイルから出力した
パルス信号と全く同様に処理され、従ってFETQ3のスイ
ッチングはFETQ1と同じタイミングで行われることにな
り、従ってPWM信号の正極パルス入力時にFETQ1及びQ3が
導通して平滑回路４から直流電流がローパスフィルタ８
へ供給される。The pulse signal output from the secondary coil of the pulse transformer C is processed in exactly the same manner as the pulse signal output from the secondary coil of the pulse transformer A, and therefore the switching of the FET Q3 is performed at the same timing as the FET Q1, Therefore, when the positive pulse of the PWM signal is input, the FETs Q1 and Q3 are turned on, and the DC current is
Supplied to

次に、NAND回路114から出力されたPWM信号は、インバ
ータバッファ117を経た後、上記プッシュプル増幅器116
からFETQ1,Q3までの信号回路と同様の信号処理が行わ
れ、FETQ2,Q4はこのPWM信号に応じてスイッチング制御
される。但し、インバータバッファ117を経るためPWM信
号は、上記プッシュプル増幅器116からFETQ1,Q3までの
回路に加わるPWM信号とは位相が反転された信号となっ
ており、従ってFETQ1,Q3が導通しているときにはFETQ2,
Q4が非導通となり、FETQ1,Q3が非導通となっているとき
にはFETQ2,Q4が導通するようにスイッチング制御され
る。Next, after the PWM signal output from the NAND circuit 114 passes through the inverter buffer 117, the push-pull amplifier 116
The same signal processing as that of the signal circuits from to Q3 is performed, and the switching of the FETs Q2 and Q4 is controlled according to the PWM signal. However, since the signal passes through the inverter buffer 117, the PWM signal is a signal whose phase is inverted with respect to the PWM signal applied to the circuits from the push-pull amplifier 116 to the FETs Q1 and Q3, and thus the FETs Q1 and Q3 are conducting. Sometimes FETQ2,
When Q4 is turned off and FETs Q1 and Q3 are turned off, switching control is performed so that FETs Q2 and Q4 are turned on.

以上のように、商用周波数の正弦波を高周波の三角波
信号で変調したPWM信号に基づきインバータ７のスイッ
チング制御が行われ、その後インバータ７のスイッチン
グ出力に含まれる搬送周波数成分がローパスフィルタ８
で除かれ、ほぼ正弦波に近似した商用周波数の交流電流
が出力端子9,9′から負荷に供給される。As described above, the switching control of the inverter 7 is performed based on the PWM signal obtained by modulating the sine wave of the commercial frequency with the high-frequency triangular wave signal, and then the carrier frequency component contained in the switching output of the inverter 7 is
, And an AC current having a commercial frequency substantially similar to a sine wave is supplied to the load from the output terminals 9, 9 '.

（発明の効果） 以上詳述したように本発明は、直流電源回路の出力を
スイッチング制御するスイッチング装置と、このスイッ
チング装置のスイッチング動作に基づいて交流電力を出
力する出力回路とを有するインバータ装置において、所
定周波数の正弦波信号を形成し出力する正弦波形成回路
と、この正弦波信号よりも高い周波数の三角波信号を形
成し出力する三角波形成回路と、前記正弦波形成回路及
び三角波形成回路の各出力信号を重畳して重畳信号を形
成し出力する重畳信号形成回路と、この重畳信号形成回
路からの重畳信号に基づいてパルス幅変調信号を形成し
出力するパルス幅変調回路とを備え、前記パルス幅変調
回路は、ゲート端子入力に対してＣ−MOSゲートのスレ
ッシュホールドレベルを有する、しきい値固定のバッフ
ァ用ICで前記重畳信号を増幅することにより、前記パル
ス幅変調信号を形成する構成にすると共に、前記スイッ
チング装置は、前記パルス幅変調回路からのパルス幅変
調信号に基づいて前記スイッチング動作を行い、前記出
力回路から前記所定周波数を有する交流電力を出力する
ように構成したので、搬送波（三角波信号）の周波数を
より高くすることが可能となり、これにより出力波形を
より正弦波に近似させた、より高品質の交流電力を供給
することが可能となる。(Effects of the Invention) As described in detail above, the present invention relates to an inverter device having a switching device that controls switching of an output of a DC power supply circuit and an output circuit that outputs AC power based on a switching operation of the switching device. A sine wave forming circuit that forms and outputs a sine wave signal of a predetermined frequency, a triangular wave forming circuit that forms and outputs a triangular wave signal having a frequency higher than the sine wave signal, and each of the sine wave forming circuit and the triangular wave forming circuit. A superimposition signal forming circuit configured to superimpose an output signal to form and output a superimposed signal; and a pulse width modulation circuit configured to form and output a pulse width modulation signal based on the superimposed signal from the superimposed signal formation circuit. The width modulation circuit is a buffer fixed IC having a threshold level of a C-MOS gate with respect to a gate terminal input. The switching device performs the switching operation on the basis of the pulse width modulation signal from the pulse width modulation circuit, while amplifying the superimposed signal to form the pulse width modulation signal. Is configured to output the AC power having the predetermined frequency from the above, it is possible to further increase the frequency of the carrier (triangular wave signal), thereby making the output waveform more approximate to a sine wave, and thereby achieving higher quality. AC power can be supplied.

また、前記出力回路の出力電圧から直流分シフト量を
検出するシフト量検出回路と、前記正弦波形成回路に接
続され、前記シフト量検出回路で検出されたシフト量に
応じて前記正弦波信号の基準レベルを変更して前記直流
分シフト量が減少するように前記パルス幅変調信号をフ
ィードバック制御するシフト量フィードバック制御回路
とを備えるので、出力電圧波形の歪みや直流オフセット
分のレベル訂正等についてのより高精度なフィードバッ
ク制御による補正を行うことができる。A shift amount detection circuit that detects a DC shift amount from an output voltage of the output circuit; and a shift amount detection circuit that is connected to the sine wave forming circuit and that detects the sine wave signal in accordance with the shift amount detected by the shift amount detection circuit. And a shift amount feedback control circuit that performs feedback control of the pulse width modulation signal so as to reduce the DC component shift amount by changing a reference level. Correction can be performed by more accurate feedback control.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明に係るインバータ装置を使用した携帯用
の交流電源装置の全体構成図、第２図及び第３図はイン
バータ装置の各部における信号波形のタイムチャート
図、第４図及び第５図はPWM信号のフェイルセーフ動作
が行われた際のインバータ装置の各部における信号波形
のタイムチャート図である。 ７……インバータ（スイッチング装置）,8……ローパス
フィルタ（出力回路）,102……正弦波発振器,104……矩
形波発振器,105……積分回路,106……インバータバッフ
ァ（パルス幅変調回路）。FIG. 1 is an overall configuration diagram of a portable AC power supply device using an inverter device according to the present invention. FIGS. 2 and 3 are time chart diagrams of signal waveforms at various parts of the inverter device. The figure is a time chart of signal waveforms at various parts of the inverter device when the fail-safe operation of the PWM signal is performed. 7: Inverter (switching device), 8: Low-pass filter (output circuit), 102: Sine wave oscillator, 104: Rectangular wave oscillator, 105: Integration circuit, 106: Inverter buffer (pulse width modulation circuit) .

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02M 7/42 - 7/98 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁶ , DB name) H02M 7/42-7/98

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】直流電源回路の出力をスイッチング制御す
るスイッチング装置と、このスイッチング装置のスイッ
チング動作に基づいて交流電力を出力する出力回路とを
有するインバータ装置において、 所定周波数の正弦波信号を形成し出力する正弦波形成回
路と、この正弦波信号よりも高い周波数の三角波信号を
形成し出力する三角波形成回路と、前記正弦波形成回路
及び前記三角波形成回路の各出力信号を重畳して重畳信
号を形成し出力する重畳信号形成回路と、この重畳信号
形成回路からの重畳信号に基づいてパルス幅変調信号を
形成し出力するパルス幅変調回路とを備え、 前記パルス幅変調回路は、ゲート端子入力に対してＣ−
MOSゲートのスレッシュホールドレベルを有する、しき
い値固定のバッファ用ICで前記重畳信号を増幅すること
により、前記パルス幅変調信号を形成する構成にすると
共に、 前記スイッチング装置は、前記パルス幅変調回路からの
パルス幅変調信号に基づいて前記スイッチング動作を行
い、前記出力回路から前記所定周波数を有する交流電力
を出力するように構成したことを特徴とするインバータ
装置。1. An inverter device having a switching device for switching-controlling an output of a DC power supply circuit and an output circuit for outputting AC power based on a switching operation of the switching device, wherein a sine wave signal of a predetermined frequency is formed. A sine wave forming circuit to output, a triangular wave forming circuit that forms and outputs a triangular wave signal having a higher frequency than the sine wave signal, and a superimposed signal by superimposing each output signal of the sine wave forming circuit and the triangular wave forming circuit. A superimposition signal forming circuit for forming and outputting, and a pulse width modulation circuit for forming and outputting a pulse width modulation signal based on the superimposition signal from the superimposition signal formation circuit, wherein the pulse width modulation circuit has a gate terminal input. On the other hand, C-
The pulse width modulation signal is formed by amplifying the superimposed signal with a fixed threshold buffer IC having a threshold level of a MOS gate, and the switching device includes the pulse width modulation circuit. An inverter device configured to perform the switching operation based on a pulse width modulation signal from the controller and output AC power having the predetermined frequency from the output circuit. 【請求項２】前記出力回路の出力電圧から直流分シフト
量を検出するシフト量検出回路と、前記正弦波形成回路
に接続され、前記シフト量検出回路で検出されたシフト
量に応じて前記正弦波信号の基準レベルを変更して前記
直流分シフト量が減少するように前記パルス幅変調信号
をフィードバック制御するシフト量フィードバック制御
回路とを備えたことを特徴とする請求項１記載のインバ
ータ装置。2. A shift amount detecting circuit for detecting a DC component shift amount from an output voltage of the output circuit, and a shift amount detecting circuit connected to the sine wave forming circuit, the sine wave corresponding to the shift amount detected by the shift amount detecting circuit. 2. The inverter device according to claim 1, further comprising: a shift amount feedback control circuit that performs feedback control of the pulse width modulation signal so as to reduce the DC shift amount by changing a reference level of the wave signal.