JPH01286447A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01286447A JPH01286447A JP11736388A JP11736388A JPH01286447A JP H01286447 A JPH01286447 A JP H01286447A JP 11736388 A JP11736388 A JP 11736388A JP 11736388 A JP11736388 A JP 11736388A JP H01286447 A JPH01286447 A JP H01286447A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- titanium
- semiconductor substrate
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 36
- 239000010937 tungsten Substances 0.000 claims abstract description 36
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 33
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 230000008018 melting Effects 0.000 claims abstract description 18
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 26
- 239000010936 titanium Substances 0.000 claims description 23
- 229910052719 titanium Inorganic materials 0.000 claims description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 18
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 155
- 230000002776 aggregation Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、上温の熱処理に対して安定な耐熱性配線を有
する半導体装置、及びその製造方法に関するものである
。
する半導体装置、及びその製造方法に関するものである
。
第5図は高融点金属配線工程における従来の半導体装置
の断面図、第6図(a)〜(e)は従来の半導体装置の
製造方法を示した断面図である。以下図に従って説明す
る。まず、第5図において、半導体基板例えばシリコン
基板1上に絶縁層2を熱酸化、化学的気相成長法(以下
CVDという)等にょシ形成し、写真製版、エツチング
によ)コンタクトホール3を絶縁部2に設ける。次に、
コンタクトホール3内のシリコン基板1の表面に選択的
にチタンシリサイド層8を形成し、その表面に窒化チタ
ン層5を形成する。そして、この窒化チタン層5の表面
に低抵抗の配線となる高融点金属層9を形成する。ここ
で、窒化チタン層5はこの高融点金属層γとシリコン基
板1との反応を防止する反応障壁となる。また、窒化チ
タン層5及び高融点金属層7は、パターニングされ、半
導体活性領域を相互接続する配線層として用いられる。
の断面図、第6図(a)〜(e)は従来の半導体装置の
製造方法を示した断面図である。以下図に従って説明す
る。まず、第5図において、半導体基板例えばシリコン
基板1上に絶縁層2を熱酸化、化学的気相成長法(以下
CVDという)等にょシ形成し、写真製版、エツチング
によ)コンタクトホール3を絶縁部2に設ける。次に、
コンタクトホール3内のシリコン基板1の表面に選択的
にチタンシリサイド層8を形成し、その表面に窒化チタ
ン層5を形成する。そして、この窒化チタン層5の表面
に低抵抗の配線となる高融点金属層9を形成する。ここ
で、窒化チタン層5はこの高融点金属層γとシリコン基
板1との反応を防止する反応障壁となる。また、窒化チ
タン層5及び高融点金属層7は、パターニングされ、半
導体活性領域を相互接続する配線層として用いられる。
このように従来の半導体装置は、高融点金属層9とシリ
コン基板1上のコンタクトホール3における電気的接続
部(以下コンタクトという)との間に反応障壁として窒
化チタン層5が存在するため、後の高温の熱処理に対し
て電気的導通が劣化することが少ない。このため、多く
の熱処理工程を必要とする三次元LSI等に用いられて
いる。
コン基板1上のコンタクトホール3における電気的接続
部(以下コンタクトという)との間に反応障壁として窒
化チタン層5が存在するため、後の高温の熱処理に対し
て電気的導通が劣化することが少ない。このため、多く
の熱処理工程を必要とする三次元LSI等に用いられて
いる。
次に、第6図に従って製造方法を説明する。半導体基板
例えばシリコン基板1上に絶縁層2を熱酸化、CVD等
により形成した後、写真製版、エツチングによりコンタ
クトホール3を形成する(第6図(a))。次に、チタ
ン層γをスパッタリング法で、窒化チタン層5を反応性
スパッタ法によシそれぞれ堆積する(同図(b))。こ
こで、シリコン基板1とチタン層7とを反応させてチタ
ンシリサイドノーを形成するため、ランプ加熱炉等を用
いて窒素雰囲気で熱処理を行なう。これによシ、同図(
C)に示すようにチタン層7がシリコン基板1と面する
部分のみにチタンシリサイド層が形成され、それ以外の
チタン層Tは窒化され窒化チタン層5となる。そして、
この熱処理の際、チタン層5は還元性を肩するため、シ
リコン基板1上に存在する絶縁性の自然酸化膜を除去す
る。この後、低抵抗で高温処理に対して安定な高融点金
属層(例えば、タングステンシリサイド)9を形成しく
同図(d) ) 、写真製版、エツチングによるパター
ニングにより、同図(e) K示す配線層10を形成す
る。
例えばシリコン基板1上に絶縁層2を熱酸化、CVD等
により形成した後、写真製版、エツチングによりコンタ
クトホール3を形成する(第6図(a))。次に、チタ
ン層γをスパッタリング法で、窒化チタン層5を反応性
スパッタ法によシそれぞれ堆積する(同図(b))。こ
こで、シリコン基板1とチタン層7とを反応させてチタ
ンシリサイドノーを形成するため、ランプ加熱炉等を用
いて窒素雰囲気で熱処理を行なう。これによシ、同図(
C)に示すようにチタン層7がシリコン基板1と面する
部分のみにチタンシリサイド層が形成され、それ以外の
チタン層Tは窒化され窒化チタン層5となる。そして、
この熱処理の際、チタン層5は還元性を肩するため、シ
リコン基板1上に存在する絶縁性の自然酸化膜を除去す
る。この後、低抵抗で高温処理に対して安定な高融点金
属層(例えば、タングステンシリサイド)9を形成しく
同図(d) ) 、写真製版、エツチングによるパター
ニングにより、同図(e) K示す配線層10を形成す
る。
従来の半導体装置及びその製造方法は以上のような槽数
となっているため、配線層及びコンタクト形成後の高温
処理、例えば850℃で30分間の加熱を行なった場合
、チタンシリサイド層8が熱的に不安定となり、その結
果チタンシリサイド層8が凝集し塊状になシ、電気的特
性が劣化するという欠点があった。
となっているため、配線層及びコンタクト形成後の高温
処理、例えば850℃で30分間の加熱を行なった場合
、チタンシリサイド層8が熱的に不安定となり、その結
果チタンシリサイド層8が凝集し塊状になシ、電気的特
性が劣化するという欠点があった。
本発明は上記のような欠点を解消するためになされたも
ので、熱処理に安定なコンタクトを有する半導体装置及
びその製造方法を得ることを目的とする。
ので、熱処理に安定なコンタクトを有する半導体装置及
びその製造方法を得ることを目的とする。
〔課題を解決するための手段〕
前述の欠点を解消するため本発明は、半導体基板上に形
成された絶縁層と、この絶縁層に設けられた前記半導体
基板が露出する開口部と、この開口部の表面に形成され
たタングステンシリサイド層と、このタングステンシリ
サイド層の表面に形成された反応障壁層と、この反応障
壁層の表面に形成された高融点金属層とを備えている。
成された絶縁層と、この絶縁層に設けられた前記半導体
基板が露出する開口部と、この開口部の表面に形成され
たタングステンシリサイド層と、このタングステンシリ
サイド層の表面に形成された反応障壁層と、この反応障
壁層の表面に形成された高融点金属層とを備えている。
また、半導体基板上に絶縁層を形成する工程と、この絶
縁膜に前記半導体基板が露出する開口部を設ける工程と
、この開口部の表面にタングステン層を形成する工程と
、このタングステン層の表面に反応障壁層を形成する工
程と、この反応障壁層の表面に高融点金属配線層を形成
する工程と、前記タングステン層を前記半導体基板と反
応させてタングステンシリサイド層を形成する高温熱処
理を行なう工程とを肩している。
縁膜に前記半導体基板が露出する開口部を設ける工程と
、この開口部の表面にタングステン層を形成する工程と
、このタングステン層の表面に反応障壁層を形成する工
程と、この反応障壁層の表面に高融点金属配線層を形成
する工程と、前記タングステン層を前記半導体基板と反
応させてタングステンシリサイド層を形成する高温熱処
理を行なう工程とを肩している。
さらに、半導体基板上に形成された絶縁層と、この絶縁
層に選択的に設けられた前記半導体基板が露出する開口
部と、この開口部の表面に形成されたタングステンシリ
サイド層と、このタングステンシリサイドJ−の表面に
形成されたチタンシリサイド層と、このチタンシリサイ
ド層の表面に形成された反応障壁と、この反応障壁の表
面に形成された高融点金属層とを備えている。
層に選択的に設けられた前記半導体基板が露出する開口
部と、この開口部の表面に形成されたタングステンシリ
サイド層と、このタングステンシリサイドJ−の表面に
形成されたチタンシリサイド層と、このチタンシリサイ
ド層の表面に形成された反応障壁と、この反応障壁の表
面に形成された高融点金属層とを備えている。
また、半導体基板上に絶縁層を形成する工程と、この絶
縁層に前記半導体基板が露出する開口部を設ける工程と
、この開口部の表面にタングステン層を形成する工程と
、このタングステン層の表面に反応障壁を形成する工程
と、前記タングステン層及び前記チタン層をそれぞれ反
応させ、タングステンシリサイド層及びチタンシリサイ
ド層を形成する高温熱処理を行なう工程とを有している
。
縁層に前記半導体基板が露出する開口部を設ける工程と
、この開口部の表面にタングステン層を形成する工程と
、このタングステン層の表面に反応障壁を形成する工程
と、前記タングステン層及び前記チタン層をそれぞれ反
応させ、タングステンシリサイド層及びチタンシリサイ
ド層を形成する高温熱処理を行なう工程とを有している
。
反応障壁層は高融点金属層と半導体基板との反応を防止
する。そして、タングステンシリサイド層は半導体基板
と良好なコンタクトを構成する。
する。そして、タングステンシリサイド層は半導体基板
と良好なコンタクトを構成する。
また、タングステンシリサイド層とチタンシリサイド層
の複合層は、チタンシリサイド層が凝集するのを防止す
ると共に、半導体基板上の自然酸化膜を除去する。
の複合層は、チタンシリサイド層が凝集するのを防止す
ると共に、半導体基板上の自然酸化膜を除去する。
以下、本発明の実施例を図について説明する。
第1図は本発明に係る第1の実施例を示した半導体装置
の断面図、第2図(a)〜(f)は第1の実施例におけ
る半導体装置の製造方法を示した断面図である。第1図
において第5図と同一部分には同一符号が付しである。
の断面図、第2図(a)〜(f)は第1の実施例におけ
る半導体装置の製造方法を示した断面図である。第1図
において第5図と同一部分には同一符号が付しである。
ここで、コンタクトホール3内のシリコン基板1の表面
に選択的にタングステンシリサイド層4が形成されてい
る。タングステンシリサイド層4は第5図に示すチタン
シリサイド層に比べ熱的安定性に優れ、高温処理を行な
っても凝集等の劣化がない。
に選択的にタングステンシリサイド層4が形成されてい
る。タングステンシリサイド層4は第5図に示すチタン
シリサイド層に比べ熱的安定性に優れ、高温処理を行な
っても凝集等の劣化がない。
次に1第2図に従って製造方法を説明する。第6図と同
様にシリコン基板1上に絶縁層2を形成後、開口部にあ
たるコンタクトホール3を形成する(第2図(a))。
様にシリコン基板1上に絶縁層2を形成後、開口部にあ
たるコンタクトホール3を形成する(第2図(a))。
次に、コンタクトホール3内のシリコン基板1上に選択
CVD法によシタングステン層6を形成する。ここで、
シリコン基板1以外の絶縁層フにはタングステン層6は
堆積されない。次に、反応障壁層にあたる窒化チタン層
5を形成しく同図(c))、さらに窒化チタン層5の表
面に低抵抗の高融点金属層7を形成する(同図(d))
。
CVD法によシタングステン層6を形成する。ここで、
シリコン基板1以外の絶縁層フにはタングステン層6は
堆積されない。次に、反応障壁層にあたる窒化チタン層
5を形成しく同図(c))、さらに窒化チタン層5の表
面に低抵抗の高融点金属層7を形成する(同図(d))
。
この後、シリコン基板1タングステン層6とを反応させ
タングステンシリサイド層4を形成するため、熱処理を
行なう。これにより、タングステン層6部分のみがタン
グステンシリサイド層4となる(同図(e))。高融点
金属層7と窒化チタン層5は、同時にパターニングされ
配線層1oとなυ、同図(f)に示すような耐熱性配線
及びコンタクトが形成される。このように、選択CVD
法にょシタングステン層6を生長させ、熱処理によって
タングステンシリサイド層4を形成するため、電気的接
触に優れ、高温処理に対して安定なコンタクトを実現す
ることができる。
タングステンシリサイド層4を形成するため、熱処理を
行なう。これにより、タングステン層6部分のみがタン
グステンシリサイド層4となる(同図(e))。高融点
金属層7と窒化チタン層5は、同時にパターニングされ
配線層1oとなυ、同図(f)に示すような耐熱性配線
及びコンタクトが形成される。このように、選択CVD
法にょシタングステン層6を生長させ、熱処理によって
タングステンシリサイド層4を形成するため、電気的接
触に優れ、高温処理に対して安定なコンタクトを実現す
ることができる。
ナオ、上記の実施例ではタングステン層6をタングステ
ンシリサイド層4に形成する工程を高融点金属層7の形
成後、パターニング前に行なったが、タングステン層6
の形成後、どの時期に行な。
ンシリサイド層4に形成する工程を高融点金属層7の形
成後、パターニング前に行なったが、タングステン層6
の形成後、どの時期に行な。
つてもよい。また、窒化チタン層5と高融点金属層Tを
同時にパターニングして配線層10を形成したが、別々
にパターニングしてもよい。
同時にパターニングして配線層10を形成したが、別々
にパターニングしてもよい。
第3図は本発明に係る第2の実施例を示した半導体装置
の断面図、第4図(11)〜(f)は第2の実施例にお
ける半導体装置の製造方法を示した断面図である。第3
図において第1図と同一部分には同一符号が付しである
。ここで、夕ングステンシリサイド層4と窒化チタン層
5との間にチタンシリサイド層8が形成されている。こ
のように熱的安定性に優れたタングステンシリサイド層
4とチタンシリサイド層8との複合層としたため、チタ
ンシリサイド層8における凝集等の劣化がない。
の断面図、第4図(11)〜(f)は第2の実施例にお
ける半導体装置の製造方法を示した断面図である。第3
図において第1図と同一部分には同一符号が付しである
。ここで、夕ングステンシリサイド層4と窒化チタン層
5との間にチタンシリサイド層8が形成されている。こ
のように熱的安定性に優れたタングステンシリサイド層
4とチタンシリサイド層8との複合層としたため、チタ
ンシリサイド層8における凝集等の劣化がない。
次に、第4図に従って製造方法を説明する。前述と同様
にシリコン基板1上に絶縁層2を形成後、開口部にあた
−るコンタクトホール3を形成スる(第4図(a))。
にシリコン基板1上に絶縁層2を形成後、開口部にあた
−るコンタクトホール3を形成スる(第4図(a))。
次に、コンタクトホール3内のシリコン基板1上に選択
CVD法によりタングステン層6を形成する(同図幅)
)。このとき、シリコン基板1以外の絶縁12にはタン
グステン層6は堆積すれない。次に、タングステン層6
の表面にチタン層γを形成しく同図(c))、さらにそ
の表面に反応障壁層にあたる窒化チタン層5を形成する
(同図(d))。ここで、シリコン基板1とタングステ
ン層6とを反応させタングステンシリサイド層に、同じ
くチタン層7を反応させチタンシリサイド層にするため
、例えばランプ加熱炉で温度800℃で窒素雰囲気で熱
処理を行なう。これにより、タングステン層6部分のみ
がタングステンシリサイド層4となる。そして、チタン
層7はタングステン層6と面している部分のみにチタン
シリサイド層8が形成され、それ以外のチタン層Tは窒
素雰囲気によシ窒化され窒化チタン層5となる。また、
このときチタン層7は還元性を有するため、シリコン基
板1上に存在する絶縁性の自然酸化膜を除去する(同図
(e))。この後、低抵抗で高温処理に対して安定な高
融点金属層(例えば、メンゲステンシリサイド)9を形
成し、写真製版、エツチングによるパターニングによυ
、同図(f)に示す配線層10を形成する。このように
、タングステン層6とチタン層γとの複合層を熱処理に
よシ、それぞれタングステンシリサイド層6とチタンシ
リサイド層8との複合層を形成したため、チタン層が単
層の場合問題となっていたチタンシリサイド層8の凝集
による劣化がなく、テiン層7の還元性によυシリコン
基板1上の自然酸化膜を除去することができる。従って
、電気的接触に優れ、高温処理に対して安定なコンタク
トを実現することができる。
CVD法によりタングステン層6を形成する(同図幅)
)。このとき、シリコン基板1以外の絶縁12にはタン
グステン層6は堆積すれない。次に、タングステン層6
の表面にチタン層γを形成しく同図(c))、さらにそ
の表面に反応障壁層にあたる窒化チタン層5を形成する
(同図(d))。ここで、シリコン基板1とタングステ
ン層6とを反応させタングステンシリサイド層に、同じ
くチタン層7を反応させチタンシリサイド層にするため
、例えばランプ加熱炉で温度800℃で窒素雰囲気で熱
処理を行なう。これにより、タングステン層6部分のみ
がタングステンシリサイド層4となる。そして、チタン
層7はタングステン層6と面している部分のみにチタン
シリサイド層8が形成され、それ以外のチタン層Tは窒
素雰囲気によシ窒化され窒化チタン層5となる。また、
このときチタン層7は還元性を有するため、シリコン基
板1上に存在する絶縁性の自然酸化膜を除去する(同図
(e))。この後、低抵抗で高温処理に対して安定な高
融点金属層(例えば、メンゲステンシリサイド)9を形
成し、写真製版、エツチングによるパターニングによυ
、同図(f)に示す配線層10を形成する。このように
、タングステン層6とチタン層γとの複合層を熱処理に
よシ、それぞれタングステンシリサイド層6とチタンシ
リサイド層8との複合層を形成したため、チタン層が単
層の場合問題となっていたチタンシリサイド層8の凝集
による劣化がなく、テiン層7の還元性によυシリコン
基板1上の自然酸化膜を除去することができる。従って
、電気的接触に優れ、高温処理に対して安定なコンタク
トを実現することができる。
なお、上記の実施例では、タングステン層6からタング
ステンシリサイド層4への熱処理及び、チタン層7から
チタンシリサイド層8への熱処理を同時に行なったが、
タングステン層6及びチタン層7の形成後であればどの
工程で熱処理を行ってもよい。また、タングステン層6
とチタン層Tとを別々に熱処理を行ってもよい。
ステンシリサイド層4への熱処理及び、チタン層7から
チタンシリサイド層8への熱処理を同時に行なったが、
タングステン層6及びチタン層7の形成後であればどの
工程で熱処理を行ってもよい。また、タングステン層6
とチタン層Tとを別々に熱処理を行ってもよい。
また、上記の実施例では窒化チタン層5と高融点金属層
9とを同時にバターニングして配線したが、別々にバタ
ーニングしてもよい。 −〔発明の効果〕 以上説明したように本発明は、開口部内の半導体基板上
にタングステン層を形成し、高温熱処理によりタングス
テンシリサイド層を形成したため、電気的接触に優れ、
後工程の熱処理に対して安定なコンタクトを有する半導
体装置を得ることができる。
9とを同時にバターニングして配線したが、別々にバタ
ーニングしてもよい。 −〔発明の効果〕 以上説明したように本発明は、開口部内の半導体基板上
にタングステン層を形成し、高温熱処理によりタングス
テンシリサイド層を形成したため、電気的接触に優れ、
後工程の熱処理に対して安定なコンタクトを有する半導
体装置を得ることができる。
また、開口部内の半導体基板上にタングステン層及びチ
タン層を形成し、高温熱処理によシタングステンシリサ
イド層及びチタンシリサイド層を形成したため、チタン
シリサイド層の凝集が発生しない。また、チタン層の還
元性により半導体基板上の自然酸化膜を除去することが
でき、電気的接触に優れ、後工程の熱処理に対して安定
なコンタクトを有する半導体装置を得ることができる。
タン層を形成し、高温熱処理によシタングステンシリサ
イド層及びチタンシリサイド層を形成したため、チタン
シリサイド層の凝集が発生しない。また、チタン層の還
元性により半導体基板上の自然酸化膜を除去することが
でき、電気的接触に優れ、後工程の熱処理に対して安定
なコンタクトを有する半導体装置を得ることができる。
第1図は本発明に保る第1の実施例を示した半導体装置
の断面図、第2図は第1の実施例における半導体装置の
製造方法を示した断面図、第3図は本発明に係る第2の
実施例を示した半導体装置の断面図、第4図は第2の実
施例における半導体装置の製造方法を示した断面図、第
5図は従来の半導体装置の断面図、第6図は従来の半導
体装置の製造方法を示した断面図である1゜ 1・・・・シリコン基板、2・・・・絶縁層、311・
−−コンタクトホール、4−・・・タングステンシリサ
イド層、5・・・・窒化チタン層、6・・・・タングス
テン層、I・・・・チタン層、8・・・・チタンシリサ
イド層、9・・・・高融点金属層、10・・・・配線層
。
の断面図、第2図は第1の実施例における半導体装置の
製造方法を示した断面図、第3図は本発明に係る第2の
実施例を示した半導体装置の断面図、第4図は第2の実
施例における半導体装置の製造方法を示した断面図、第
5図は従来の半導体装置の断面図、第6図は従来の半導
体装置の製造方法を示した断面図である1゜ 1・・・・シリコン基板、2・・・・絶縁層、311・
−−コンタクトホール、4−・・・タングステンシリサ
イド層、5・・・・窒化チタン層、6・・・・タングス
テン層、I・・・・チタン層、8・・・・チタンシリサ
イド層、9・・・・高融点金属層、10・・・・配線層
。
Claims (4)
- (1)半導体基板上に形成された絶縁層と、この絶縁層
に設けられた前記半導体基板が露出する開口部と、 この開口部の表面に形成されたタングステンシリサイド
層と、 このタングステンシリサイド層の表面に形成された反応
障壁層と、 この反応障壁層の表面に形成された高融点金属層とを備
えたことを特徴とする半導体装置。 - (2)半導体基板上に絶縁層を形成する工程と、この絶
縁膜に前記半導体基板が露出する開口部を設ける工程と
、 この開口部の表面にタングステン層を形成する工程と、 このタングステン層の表面に反応障壁層を形成する工程
と、 この反応障壁層の表面に高融点金属配線層を形成する工
程と、 前記タングステン層を前記半導体基板と反応させてタン
グステンシリサイド層を形成する高温熱処理を行なう工
程とからなることを特徴とする半導体装置の製造方法。 - (3)半導体基板上に形成された絶縁層と、この絶縁層
に選択的に設けられた前記半導体基板が露出する開口部
と、 この開口部の表面に形成されたタングステンシリサイド
層と、 このタングステンシリサイド層の表面に形成されたチタ
ンシリサイド層と、 このチタンシリサイド層の表面に形成された反応障壁と
、 この反応障壁の表面に形成された高融点金属層とを備え
たことを特徴とする半導体装置。 - (4)半導体基板上に絶縁層を形成する工程と、この絶
縁層に前記半導体基板が露出する開口部を設ける工程と
、 この開口部の表面にタングステン層を形成する工程と、 このタングステン層の表面にチタン層を形成する工程と
、 このチタン層の表面に反応障壁を形成する工程と、 前記タングステン層及び前記チタン層をそれぞれ反応さ
せタングステンシリサイド層及びチタンシリサイド層を
形成する高温熱処理を行なう工程とからなることを特徴
とした半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11736388A JPH01286447A (ja) | 1988-05-13 | 1988-05-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11736388A JPH01286447A (ja) | 1988-05-13 | 1988-05-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01286447A true JPH01286447A (ja) | 1989-11-17 |
Family
ID=14709818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11736388A Pending JPH01286447A (ja) | 1988-05-13 | 1988-05-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01286447A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646070A (en) * | 1990-12-19 | 1997-07-08 | Philips Electronics North American Corporation | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
-
1988
- 1988-05-13 JP JP11736388A patent/JPH01286447A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646070A (en) * | 1990-12-19 | 1997-07-08 | Philips Electronics North American Corporation | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4398335A (en) | Multilayer metal silicide interconnections for integrated circuits | |
JPS63127551A (ja) | 半導体装置の製造方法 | |
US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
KR19990072349A (ko) | 금속-실리콘접촉장벽박막용의평탄한계면을제조하기위한방법 | |
JPH01286447A (ja) | 半導体装置及びその製造方法 | |
JPH07130854A (ja) | 配線構造体及びその形成方法 | |
JPH0283978A (ja) | 半導体装置 | |
JPH02170424A (ja) | 半導体装置の製造方法 | |
JPH04320029A (ja) | 半導体装置の製造方法 | |
JPS62118525A (ja) | 半導体装置の製造方法 | |
JPH02280378A (ja) | 半導体装置及びその製造方法 | |
JPS6324669A (ja) | 半導体装置の製造方法 | |
JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JPH02210833A (ja) | 半導体装置の製造方法 | |
JPH01291450A (ja) | 半導体装置 | |
JPS6347950A (ja) | 半導体装置 | |
JPH03187226A (ja) | 半導体装置の製造方法 | |
JPH0355846A (ja) | 半導体装置の製造方法 | |
JPH0274031A (ja) | 半導体装置の製造方法 | |
JPS63237548A (ja) | 半導体装置の製造方法 | |
JPH01231318A (ja) | 半導体装置の製造方法 | |
JPH05166937A (ja) | 配線形成方法 |