JP2683283B2 - Atm交換方式の通話路におけるバッファメモリ負荷管理方式 - Google Patents

Atm交換方式の通話路におけるバッファメモリ負荷管理方式

Info

Publication number
JP2683283B2
JP2683283B2 JP23820389A JP23820389A JP2683283B2 JP 2683283 B2 JP2683283 B2 JP 2683283B2 JP 23820389 A JP23820389 A JP 23820389A JP 23820389 A JP23820389 A JP 23820389A JP 2683283 B2 JP2683283 B2 JP 2683283B2
Authority
JP
Japan
Prior art keywords
cell
buffer memory
communication path
highway
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23820389A
Other languages
English (en)
Other versions
JPH03101339A (ja
Inventor
條益 鴨井
祐司 加藤
七郎 早見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23820389A priority Critical patent/JP2683283B2/ja
Publication of JPH03101339A publication Critical patent/JPH03101339A/ja
Application granted granted Critical
Publication of JP2683283B2 publication Critical patent/JP2683283B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 [概要] 本発明はヘッダ付の固定長ブロックからなるセル単位
で多重化して入出力ハイウェイ間でセルの交換を行うAT
M交換方式の通話路におけるバッファメモリ負荷管理方
式に関し、 測定周期の瞬間のセル蓄積量ではなく測定周期内の最
高のセル蓄積量を出力することができる手段を提供する
ことを目的とし、 出力ハイウェイ対応に設けられた通話路装置は、各入
力ハイウェイから当該出力ハイウェイを宛先とするセル
を識別して蓄積するバッファメモリを各入力ハイウェイ
対応に備え、各バッファメモリに対応してセルフレーム
毎のセル蓄積量を計数するセル蓄積量カウンタと、各セ
ル蓄積量カウンタの計数値をセルフレーム周期で加算す
る加算器と、加算器からの各出力から測定周期内で最大
の値を保持する最大蓄積量レジスタとを備え、各通話路
装置の最大蓄積量レジスタの数値を測定周期毎に読み取
るよう構成する。
[産業上の利用分野] 本発明はヘッダ付の固定長ブロックからなるセル単位
で多重化して入出力ハイウェイ間でセルの交換を行うAT
M交換の通話路における負荷管理方式に関する。
近年広帯域ISDNとしてATM交換方式の研究が盛んに行
われるようになった。ATM交換方式は加入者からの0か
ら150Mb/sまでの任意の速度の通信を可能とするが、網
内ではリソース管理のため通過帯域を把握しておく必要
がある。ATM交換の通話路を構成する入力ハイウェイに
バッファメモリを設けて出力ハイウェイ上でセルが衝突
しないよう制御する方式が知られている。その場合、バ
ッファメモリの記憶容量は一定の容量を備えているの
で、負荷が増大するとオーバーフローとなってセル廃棄
が生じる。
そのため呼の受付時に網で使用する予想帯域を申告を
してもらう方式が提案されている。しかし、その場合に
も実際に通信が行われると申告した帯域を越えることが
あってバッファメモリへの負荷が過大にならないよう管
理する方式の実現が望まれている。
[従来の技術] 従来の呼の受付時に網で使用する帯域を申告する方式
を概説すると、交換機において申告された帯域に基づい
て各通話路の帯域が所定帯域内になるよう帯域管理を
し、通話路(ハイウェイ)のルーティング等のトラフィ
ック制御を行う。ところが、入力されるトラフィックは
バースト的に発生するため通話路のバッファメモリの負
荷(使用量)は常に変動し、必ずしも申告された帯域管
理情報と一致しない。
例えば、申告された帯域管理情報のみで処理を行う
と、申告された帯域管理情報より実際の通話路の負荷が
多くなっているのに、帯域管理情報の上で余裕があると
ころに新しい呼を割り付けてしまうとバッファメモリが
オーバーフローしてセルの廃棄が発生し伝送品質を満足
させることができない。
そのために従来は申告値に基づいた帯域管理情報と実
際のメモリのセル量を測定した結果を用いてトラフィッ
ク制御を行っており、実際のメモリのセル量の測定のた
めの従来の技術を以下に示す。
第4図は従来例の構成図、第5図はセル蓄積量の変化
と測定周期を示す図である。
第4図において、50は入力ハイウェイと出力ハイウェ
イ間に設けられ、1つの出力ハイウェイに対して他の複
数の入力ハイウェイから入力するセル同士が衝突するの
を回避するため設けられたバッファメモリであり、FIFO
(ファースト・イン・ファースト・アウト)メモリによ
り構成される。51は、バッファメモリ50のセル蓄積量を
セルフレーム単位で測定するセル蓄積量測定装置、52は
通話路負荷管理装置である。
セル蓄積量測定装置51は、セルフレーム周期(ATM交
換のセル多重が行われるフレームの周期)でバッファメ
モリ50のセル蓄積量を測定し、通話路負荷管理装置52
は、そのセル蓄積量測定装置51の値をセルフレーム周期
よりもかなり長い周期を持つ測定周期(または観測周
期)で読み出して、当該通話路の負荷として処理し、申
告された帯域管理情報と比較してトラフィック制御を行
っている。
[発明が解決しようとする課題] 上記した従来例の構成によれば、通話路負荷管理装置
52がバッファメモリ50のセル蓄積量を読み出す間隔(測
定周期)は、呼処理装置(ATM交換の制御装置)の処理
速度に依存するため、セルフレーム周期(極めて短く、
例えば、数マイクロ秒)に比べて長く(例えばミリ
秒)、セルフレーム周期の測定ができない。そのため通
話路の負荷が正確に測定できなかった。
第5図にセル蓄積量の変化と観測周期を示す。
即ち、セルフレーム周期で、バッファメモリのセル蓄
積量が計数され、その蓄積量は第5図の縦軸として示す
ように、各セルフレーム周期で変化している。一方、交
換機の処理装置の速度に対応する測定周期毎に通話路負
荷管理装置52がセル蓄積量測定装置51の内容を読み出す
動作を行うので、図に示すように、セル蓄積量測定装置
51はたまたまそのタイミングにおけるセル蓄積量を読み
出すことになる。
従って、測定した瞬間のバッファメモリのセル蓄積量
がたまたま少なく、読み出し間隔の途中のセル蓄積量が
多くなって実際の通話路の負荷が大きいのに、測定した
瞬間の負荷が見掛け上少ないために余った帯域に新たな
呼を割り付けてしまい、通信中にバッファメモリがオー
バーフローして、セルを廃棄してしまうという問題があ
った。セル蓄積量を正確に把握するには、セルフレーム
周期で通話路負荷管理装置がセル蓄積量を検出すればよ
いが、通話路負荷管理装置をそのような高速度(数マイ
クロ秒)周期で駆動して処理動作を行うことは、他の多
くの高速の処理をするために困難となっている。
本発明は観測周期の瞬間のセル蓄積量ではなく観測周
期内の最高のセル蓄積量を出力することができるATM交
換通話路におけるバッファメモリ負荷管理方式を提供す
ることを目的とする。
[課題を解決するための手段] 第1図は本発明の基本構成図である。
第1図において、10は入力ハイウェイ、11はバッファ
メモリ、12は宛先識別手段、13はセル蓄積量計数手段、
14は選択手段、15は加算手段、16は比較手段、17は最大
蓄積量保持手段、18はゲート手段、19は出力ハイウェイ
を表す。
なお、入力ハイウェイ10と出力ハイウェイ19はそれぞ
れ複数設けられ、各出力ハイウェイ対応に選択手段14が
設けられ、各入力ハイウェイから各選択手段14への入力
線に対応してバッファメモリ11,宛先識別手段12、セル
蓄積量計数手段13がそれぞれ設けられている。
本発明は、出力ハイウェイ対応に設けられたバッファ
メモリのセル蓄積量をセルフレーム周期で測定し、その
測定したセル蓄積量が通話路負荷管理装置からの測定周
期内で最大のセル蓄積量を出力として得るものである。
[作用] 入力ハイウェイ10に入力されたセルの内、出力ハイウ
ェイ19を宛先とするセルは宛先識別手段12で識別されて
バッファメモリ11に蓄積され、選択手段14により選択
(多重化)されて出力ハイウェイ19に送出される。バッ
ファメモリ11に蓄積されたセルの量はセル蓄積量計数手
段13により、セルフレーム周期毎に計数される。セル蓄
積量計数手段13の計数値は加算手段15によりセルフレー
ム周期毎に、他の各入力ハイウェイに対応するセル蓄積
量計数手段13の値と加算されて、その出力は最大蓄積量
保持手段17の内容と比較手段16において比較され、加算
手段15の出力の方が大きいことを表す出力が比較手段16
から発生した場合、加算手段15の出力が最大蓄積量保持
手段17に書込まれ、比較手段16からその他の出力(加算
手段15の値が最大蓄積量保持手段17の値以下の時)が発
生した場合は何も動作しない。
最大蓄積量保持手段17が保持する値は通話路負荷管理
装置(図示しない)から発生する測定周期信号によりゲ
ート手段18が駆動されると出力されて、通話路負荷管理
装置に供給される。
[実施例] 第2図は本発明が実施例される通話路の全体構成図、
第3図は実施例の構成図である。
第2図において、20は複数本数設けられた入力ハイウ
ェイ、21はヘッダ交換・タグ付加部、22はそれぞれ複数
の入力ハイウェイと複数の出力ハイウェイ間の切替え接
続を入力セルのタグに応じて実行する自己ルーティング
モジュール、23は通話路負荷管理装置、24は複数本設け
られた出力ハイウェイを表す。
第2図の動作を概説すると、入力ハイウェイ20のセル
は、通話路の前段のヘッダ交換・タグ付加部21におい
て、ヘッダを出力ハイウェイ上のヘッダに交換するとと
もに通話路のスイッチ用に自己ルーティングモジュール
の各段の出力アドレスが書かれたタグを付加される。各
自己ルーティングモジュールは、それをもとにセルをス
イッチする。通話路負荷管理装置23は、各自己ルーティ
ングモジュール22のバッファメモリのセル蓄積量を取り
出して、負荷の状態を測定して新たな呼の割り付け等の
制御に利用する。
第3図は実施例の構成図である。
第3図には、第2図の構成に示す自己ルーティングモ
ジュールの1段分(#0乃至#n)が示されている。
第3図において、30は自己ルーティングモジュール
(#0乃至#n)、31-0乃至31-nは各入力ハイウェイ
(#0乃至#n)に対応して設けられたバッファメモ
リ、32-0乃至32-nは各入力ハイウェイに対応して設けら
れたセル書込み制御回路、33-0乃至33-nは各入力ハイウ
ェイに対応して設けられたバッファ制御部、34-0乃至34
-nは各入力ハイウェイに対応して設けられたセル蓄積量
カウンタ、35は自己ルーティングモジュール内の各セル
蓄積量カウンタ34-0乃至34-nの値を加算する加算器、36
はコンパレータ、37は最大蓄積量レジスタ、38はゲート
回路、39はコンパレータ、40はアドレス・カウンタ、41
は出力ハイウェイへ出力されるセルを選択するセレク
タ、42はセル読出制御部を表す。
実施例の動作を説明すると、入力ハイウェイ#0のセ
ルはセル書き込み制御部32-0においてタグ(第2図のヘ
ッダ交換・タグ付加部21で付加)を識別して目的の出力
ハイウェイ(この場合出力ハイウェイ#0とする)のバ
ッファメモリ31-0にのみ書込まれる。バッファメモリ31
-0の使用量はセルフレーム毎にセル蓄積量カウンタ34-0
でカウントされ、複数のセル蓄積量カウンタ34-0乃至34
-nの内容はセルフレーム毎に加算器35において加算され
る。加算器35の出力(これをAとする)は最大蓄積量レ
ジスタ37の出力(これをBとする)とコンパレータ36で
比較され、A>Bの場合だけ加算器35の出力が最大蓄積
量レジスタ37に書込まれる。この最大蓄積量レジスタ37
は、通話路負荷管理装置からの測定周期フレーム内での
バッファメモリの最大使用量を保持する。
アドレス・カウンタ40は、図示されないクロック信号
が入力されてカウントを行い、カウント値(これをDと
する)は、この自己ルーティングモジュール30に設定さ
れたアドレスを表す自アドレス設定出力(これをCとす
る)とコンパレータ39において比較される。比較におい
て、C=Dが検出されると、その出力はゲート回路38の
制御入力に供給されこれをオン状態にし、最大蓄積量レ
ジスタ37が保持する値を通話路負荷管理装置に向けて出
力する。この出力動作の直後、最大蓄積量レジスタ37は
リセットされ、次の測定周期の動作が開始される。
アドレス・カウンタ40は、通話路負荷管理装置から供
給される測定周期の先頭に対応するリセット信号により
リセットされ、リセットの実行後、再び0の値からクロ
ック信号の計数を開始する。このようにして、通話路負
荷管理装置の測定周期毎(または観測周期毎)に最大蓄
積量レジスタの値が通話路負荷管理装置に出力される。
なお、セレクタ41は、各入力ハイウェイ毎のバッファ
メモリの蓄積量を、セル蓄積量カウンタ34-0〜34-nの出
力によりセル読出制御部42で検出して、セル蓄積量に応
じてバッファメモリからセルを読み出して出力ハイウェ
イに順次多重化して出力される。
[発明の効果] 本発明によれば通話路負荷管理装置の測定周期内の全
ての時点でのバッファメモリのセルの最大蓄積量が判る
ため、呼の受付時にこの情報をもとに通話路のルーティ
ングを行えばバッファメモリの負荷を適正値に抑えられ
るのでセルの廃棄を少なくすることができ、伝送品質を
向上することができる。
【図面の簡単な説明】
第1図は本発明の基本構成図、第2図はは本発明が実施
される通話路の全体構成図、第3図は実施例の構成図、
第4図は従来例の構成図、第5図はセル蓄積量の変化と
測定周期を示す図である。 第1図中、 10:入力ハイウェイ 11:バッファメモリ 12:宛先識別手段 13:セル蓄積量計数手段 14:選択手段 15:加算手段 16:比較手段 17:最大蓄積量保持手段 18:ゲート手段 19:出力ハイウェイ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−225259(JP,A) 特開 平1−160135(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ヘッダ付の固定長ブロックからなるセル単
    位で多重化して入出力ハイウェイ間でセルの交換を行う
    ATM交換方式の通話路において、 出力ハイウェイ(19)対応に設けられた通話路装置は、 各入力ハイウェイ(10)から当該出力ハイウェイを宛先
    とするセルを識別して蓄積するバッファメモリ(11)を
    各入力ハイウェイ(10)対応に備え、 各バッファメモリ(11)に対応してセルフレーム毎のセ
    ル蓄積量を計数するセル蓄積量計数手段(13)と、 入力ハイウェイ毎の各セル蓄積量計数手段(13)の計数
    値をセルフレーム周期で加算する加算手段(15)と、 加算手段(15)の出力の中で測定周期内で最大の値を保
    持する最大蓄積量保持手段(17)とを備え、 各通話路装置の最大蓄積量保持手段(17)の数値を測定
    周期毎に読み取ることを特徴とするATM交換方式の通話
    路におけるバッファメモリ負荷管理方式。
JP23820389A 1989-09-13 1989-09-13 Atm交換方式の通話路におけるバッファメモリ負荷管理方式 Expired - Lifetime JP2683283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23820389A JP2683283B2 (ja) 1989-09-13 1989-09-13 Atm交換方式の通話路におけるバッファメモリ負荷管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23820389A JP2683283B2 (ja) 1989-09-13 1989-09-13 Atm交換方式の通話路におけるバッファメモリ負荷管理方式

Publications (2)

Publication Number Publication Date
JPH03101339A JPH03101339A (ja) 1991-04-26
JP2683283B2 true JP2683283B2 (ja) 1997-11-26

Family

ID=17026686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23820389A Expired - Lifetime JP2683283B2 (ja) 1989-09-13 1989-09-13 Atm交換方式の通話路におけるバッファメモリ負荷管理方式

Country Status (1)

Country Link
JP (1) JP2683283B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696764A (en) * 1993-07-21 1997-12-09 Fujitsu Limited ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls
JP3354689B2 (ja) * 1994-02-28 2002-12-09 富士通株式会社 Atm交換機、交換機及びそのスイッチングパス設定方法

Also Published As

Publication number Publication date
JPH03101339A (ja) 1991-04-26

Similar Documents

Publication Publication Date Title
EP0299473B1 (en) Switching system and method of construction thereof
KR100326789B1 (ko) 패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법
EP0499150B1 (en) Method of and system for controlling packet-rate in communication network
US5987008A (en) ATM switch
EP0828403B1 (en) Improvements in or relating to an ATM switch
JP3115546B2 (ja) Atmセルを最適に伝送する方法
US5726987A (en) Congestion-monitor control apparatus and switching system
IL124009A (en) Atm switch
US6144640A (en) ATM switch
EP0858716B1 (en) Improvements in or relating to an atm switch
JP2683283B2 (ja) Atm交換方式の通話路におけるバッファメモリ負荷管理方式
US6415363B1 (en) Memory statistics counter and method for counting the number of accesses to a portion of memory
US6963577B1 (en) Packet Switch
JP2886976B2 (ja) Atm交換機の通話路における品質クラス制御方式
US5940377A (en) Asynchronous transfer mode switch including cell counter verification circuitry
JPH0494237A (ja) Atm交換通話路における優先制御方式
JP2725475B2 (ja) セル交換装置のバッファ回路
JP2933904B2 (ja) 共通バッファ形非同期転送モードスイッチ
JP3074991B2 (ja) Atmスイッチ
JP2862709B2 (ja) Atm網における帯域制御装置及び帯域制御方法
JPH04369139A (ja) Atmトラヒック制御方式
JP2584868B2 (ja) セル交換装置
JP3542875B2 (ja) Atmセル速度帯域制御方式
JP2939010B2 (ja) Atmセルの方路振り分け用スイッチ
JPH1168784A (ja) セルスイッチ