JP2682268B2 - 導電構造体を半導体素子内に選択的に封入する工程 - Google Patents
導電構造体を半導体素子内に選択的に封入する工程Info
- Publication number
- JP2682268B2 JP2682268B2 JP3142753A JP14275391A JP2682268B2 JP 2682268 B2 JP2682268 B2 JP 2682268B2 JP 3142753 A JP3142753 A JP 3142753A JP 14275391 A JP14275391 A JP 14275391A JP 2682268 B2 JP2682268 B2 JP 2682268B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductor
- forming
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000003870 refractory metal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 47
- 239000004020 conductor Substances 0.000 claims description 44
- 229910045601 alloy Inorganic materials 0.000 claims description 23
- 239000000956 alloy Substances 0.000 claims description 23
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 112
- 238000007254 oxidation reaction Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 7
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000002144 chemical decomposition reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 potassium ferricyanide Chemical compound 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001425930 Latina Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004490 TaAl Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、一般的に半導体素子を
製作する方法に関し、更に詳しくは、半導体素子内の導
電構造体上に保護用コーティングを選択的に形成する方
法に関する。
製作する方法に関し、更に詳しくは、半導体素子内の導
電構造体上に保護用コーティングを選択的に形成する方
法に関する。
【0002】
【従来の技術】半導体素子メーカが顧客の性能に対する
要求を満足するために高性能集積回路を設計し続けるに
したがって、これに対応して素子内の信号転送速度を早
くする必要性から、低い電気抵抗を有する導電材料を使
用することが要求される。バルク抵抗の低い耐熱性金属
は、半導体素子内のゲート電極、部分的相互接続部、コ
ンデンサ・プレートに使用する潜在的な可能性を有する
金属として考えられていた。
要求を満足するために高性能集積回路を設計し続けるに
したがって、これに対応して素子内の信号転送速度を早
くする必要性から、低い電気抵抗を有する導電材料を使
用することが要求される。バルク抵抗の低い耐熱性金属
は、半導体素子内のゲート電極、部分的相互接続部、コ
ンデンサ・プレートに使用する潜在的な可能性を有する
金属として考えられていた。
【0003】
【発明が解決しようとする課題】耐熱性金属を導電体と
して使用することは、これらの金属が半導体素子の構造
内で一般的に使用されている他の材料との両立性を欠い
ているため、制限されていた。例えば、耐熱性金属は、
通常素子の製作中に遭遇する高温にさらされると、簡単
に酸化する。更に、これらの耐熱性金属は、VLSI素
子の製作に使用する処理用の化学薬品と接触すると、化
学的に劣化する。また、導電性のリードおよびトランジ
スタ・ゲート上に堆積したパッシベーション・ガラスの
ような一般的なパッシベーション材料の場合、耐熱性金
属とうまく接着しない。
して使用することは、これらの金属が半導体素子の構造
内で一般的に使用されている他の材料との両立性を欠い
ているため、制限されていた。例えば、耐熱性金属は、
通常素子の製作中に遭遇する高温にさらされると、簡単
に酸化する。更に、これらの耐熱性金属は、VLSI素
子の製作に使用する処理用の化学薬品と接触すると、化
学的に劣化する。また、導電性のリードおよびトランジ
スタ・ゲート上に堆積したパッシベーション・ガラスの
ような一般的なパッシベーション材料の場合、耐熱性金
属とうまく接着しない。
【0004】純粋な耐熱性金属の代わりに耐熱性金属の
ケイ化物が一般的に使用されてきたが、その理由は、こ
れらのケイ化物の既存の処理技術との両立性の程度が高
いからである。高性能のVLSI素子に耐熱性金属のケ
イ化物を使用する場合の欠点は、選択した耐熱性金属の
バルク電気抵抗が6−12μΩ−cmであるのに対し
て、これらのケイ化物が60ないし100μΩ−cmと
いう固有の高い電気抵抗を有していることである。耐熱
性金属のケイ化物のバルク電気抵抗が大きいと、最新技
術によるVLSI素子の要求する高い信号転送速度を達
成することができない。したがって、トランジスタ・ゲ
ート、相互接続部、コンデンサ・プレート、電気的リー
ド等として使用するために実質的に純粋な耐熱性金属を
適用することを可能にする方法が提供されれば、有利で
ある。
ケイ化物が一般的に使用されてきたが、その理由は、こ
れらのケイ化物の既存の処理技術との両立性の程度が高
いからである。高性能のVLSI素子に耐熱性金属のケ
イ化物を使用する場合の欠点は、選択した耐熱性金属の
バルク電気抵抗が6−12μΩ−cmであるのに対し
て、これらのケイ化物が60ないし100μΩ−cmと
いう固有の高い電気抵抗を有していることである。耐熱
性金属のケイ化物のバルク電気抵抗が大きいと、最新技
術によるVLSI素子の要求する高い信号転送速度を達
成することができない。したがって、トランジスタ・ゲ
ート、相互接続部、コンデンサ・プレート、電気的リー
ド等として使用するために実質的に純粋な耐熱性金属を
適用することを可能にする方法が提供されれば、有利で
ある。
【0005】
【課題を解決するための手段】本発明を実行する場合、
Al2 O3 の封入層によって酸化および他の形態の化学
的劣化から保護した耐熱性金属導電構造体を有する半導
体素子を製作する方法を提供する。封入の工程は、Al
成分と耐熱性金属成分を有する合金層を耐熱性金属の導
電体の露出した表面領域に選択的に形成することによっ
て行われる。合金を導電体の表面に形成すると、酸化反
応が行われ、これによって合金層が酸化され、耐熱性金
属導電体上にAl2 O3 の保護層が形成する。本発明の
1つの実施例では、素子領域をその上に有する基板を設
ける。絶縁層を形成して基板上に位置させ、耐熱性金属
の導電体を水平面および実質的に垂直な壁面を有する素
子領域に形成する。Al2 O3 の層を選択的に形成して
耐熱性金属の導電体上に位置させるが、ここでこのAl
2 O3 層は耐熱性金属の導電体の水平面および実質的
に垂直な壁面上に位置する。
Al2 O3 の封入層によって酸化および他の形態の化学
的劣化から保護した耐熱性金属導電構造体を有する半導
体素子を製作する方法を提供する。封入の工程は、Al
成分と耐熱性金属成分を有する合金層を耐熱性金属の導
電体の露出した表面領域に選択的に形成することによっ
て行われる。合金を導電体の表面に形成すると、酸化反
応が行われ、これによって合金層が酸化され、耐熱性金
属導電体上にAl2 O3 の保護層が形成する。本発明の
1つの実施例では、素子領域をその上に有する基板を設
ける。絶縁層を形成して基板上に位置させ、耐熱性金属
の導電体を水平面および実質的に垂直な壁面を有する素
子領域に形成する。Al2 O3 の層を選択的に形成して
耐熱性金属の導電体上に位置させるが、ここでこのAl
2 O3 層は耐熱性金属の導電体の水平面および実質的
に垂直な壁面上に位置する。
【0006】
【実施例】本発明の種々の特長を図面を参照して詳細に
説明する。図1(a)ないし図1(d)は、本発明の1
実施例による工程の段階を断面で示し、ここで耐熱金属
の導電体を形成し、この耐熱金属の導電体はこの導電体
を封入するアルミナ(Al2O3)層を有する。このAl
2O3層によって酸素(O2 )の拡散に対する障壁が設け
られ、これによって、引き続いて行われる基板の処理の
期間中その下に位置する耐熱性金属の酸化を防止する。
または、このAl2O3 層によって、その下に位置する
耐熱性金属が半導体素子の製作中に一般的に使用される
処理化学薬品と接触して化学的に劣化することが防止さ
れる。この耐熱金属の導電体は半導体素子に使用するパ
ターン化したいずれの導電層でもよい。更に詳しくは、
この耐熱金属の導電体はトランジスタ・ゲート、部分的
相互接続部、配線リード等である。このような構造体
は、導電性素子を介して高い電気的信号転送速度の要求
されるスタテックRAM(SRAM)、ダイナミックR
AM(DRAM)、マイクロプロセッサ、Bi−CMO
S素子またはその他の集積回路構造に使用することがで
きる。
説明する。図1(a)ないし図1(d)は、本発明の1
実施例による工程の段階を断面で示し、ここで耐熱金属
の導電体を形成し、この耐熱金属の導電体はこの導電体
を封入するアルミナ(Al2O3)層を有する。このAl
2O3層によって酸素(O2 )の拡散に対する障壁が設け
られ、これによって、引き続いて行われる基板の処理の
期間中その下に位置する耐熱性金属の酸化を防止する。
または、このAl2O3 層によって、その下に位置する
耐熱性金属が半導体素子の製作中に一般的に使用される
処理化学薬品と接触して化学的に劣化することが防止さ
れる。この耐熱金属の導電体は半導体素子に使用するパ
ターン化したいずれの導電層でもよい。更に詳しくは、
この耐熱金属の導電体はトランジスタ・ゲート、部分的
相互接続部、配線リード等である。このような構造体
は、導電性素子を介して高い電気的信号転送速度の要求
されるスタテックRAM(SRAM)、ダイナミックR
AM(DRAM)、マイクロプロセッサ、Bi−CMO
S素子またはその他の集積回路構造に使用することがで
きる。
【0007】図1(a)は、本発明の1実施例による半
導体素子の製作に使用する幾つかの処理段階で既に処理
された半導体基板の一部を断面で示す。図示の基板は、
半導体基板12の一部10を含み、この半導体基板12
はこの基板12の素子領域16上に位置する導電体14
を有する。絶縁層18は基板12の表面上に配設されて
導電体14を基板12から電気的に絶縁する。絶縁層1
8は基板12を熱的に酸化させることにによって得た熱
成長による絶縁層、または、化学的気相法(CVD)に
よって堆積したS iO2 層である。また、絶縁層18は
CVDによって形成された不純物を添加したケイ酸塩ガ
ラス(SG)でもよく、この場合BSGを形成するため
のボロン(B)、PSGを形成するためのリン(P)ま
たはBPSGを形成するためのBとPの組み合わせのよ
うな添加不純物の原子がこのケイ酸塩ガラスに含まれ
る。導電体14は、タングステン(W),モリブデン
(Mo),クロム(Cr)、コバルト(Co)およびプ
ラチナ(Pt)によって構成されるグループから選択し
た耐熱性金属によって構成される半導体素子の上述した
電気的導電性を有する素子である。 1つの実施例で
は、導電体14はスパッタリング堆積法によって絶縁層
上に堆積したW金属である。W層の堆積厚さは、形成さ
れる導電構造の種類によって決まり、例えば、耐熱金属
の導電体14がトランジスタ・ゲート電極である場合、
このW層は約80ないし120ナノメートルの厚さに堆
積される。この導電体14が例えば部分的相互接続部の
ような電気配線構造である場合、このW層は750ない
し1250ナノメートルの厚さに堆積される。W層のス
パッタリングによる堆積は、例えば減圧状態の不活性雰
囲気内でWのターゲットから高周波(RF)スパッタリ
ングによって行われる。または、このW層はCVD法に
よっても堆積することが可能であり、この場合、下記の
反応にしたがって六弗化タングステン(WF6 )が過剰
水素(H2 )反応する。
導体素子の製作に使用する幾つかの処理段階で既に処理
された半導体基板の一部を断面で示す。図示の基板は、
半導体基板12の一部10を含み、この半導体基板12
はこの基板12の素子領域16上に位置する導電体14
を有する。絶縁層18は基板12の表面上に配設されて
導電体14を基板12から電気的に絶縁する。絶縁層1
8は基板12を熱的に酸化させることにによって得た熱
成長による絶縁層、または、化学的気相法(CVD)に
よって堆積したS iO2 層である。また、絶縁層18は
CVDによって形成された不純物を添加したケイ酸塩ガ
ラス(SG)でもよく、この場合BSGを形成するため
のボロン(B)、PSGを形成するためのリン(P)ま
たはBPSGを形成するためのBとPの組み合わせのよ
うな添加不純物の原子がこのケイ酸塩ガラスに含まれ
る。導電体14は、タングステン(W),モリブデン
(Mo),クロム(Cr)、コバルト(Co)およびプ
ラチナ(Pt)によって構成されるグループから選択し
た耐熱性金属によって構成される半導体素子の上述した
電気的導電性を有する素子である。 1つの実施例で
は、導電体14はスパッタリング堆積法によって絶縁層
上に堆積したW金属である。W層の堆積厚さは、形成さ
れる導電構造の種類によって決まり、例えば、耐熱金属
の導電体14がトランジスタ・ゲート電極である場合、
このW層は約80ないし120ナノメートルの厚さに堆
積される。この導電体14が例えば部分的相互接続部の
ような電気配線構造である場合、このW層は750ない
し1250ナノメートルの厚さに堆積される。W層のス
パッタリングによる堆積は、例えば減圧状態の不活性雰
囲気内でWのターゲットから高周波(RF)スパッタリ
ングによって行われる。または、このW層はCVD法に
よっても堆積することが可能であり、この場合、下記の
反応にしたがって六弗化タングステン(WF6 )が過剰
水素(H2 )反応する。
【0008】 WF6 + 3H2 − W + 6HF (1) W層の堆積に続いて、従来のフォトリゾグラフィを使用
して、先ずこのW層上にフォトレジスト・パターンを形
成することによって導電体14を形成する。次に、CF
2 Cl2 、CFCl3 、CF3 Clのような炭化水素ガ
スまたはCF3 Br等のような臭化炭化水素ガスとO2
を使用して、選択的かつ異方性的にエッチングを行う。
この異方性の反応イオン・エッチングは方向性のエッチ
ングであり、ここでWは横方向よりも縦方向により早く
多数回エッチングされ、これによって実質的に垂直な側
壁を有する構造を形成する。更に、Wがその下に位置す
る絶縁層18よりもはるかに早い速度でエッチングされ
るという点でこのエッチングは選択的である。したがっ
て、パターン化されていないW層の部分を完全に除去し
ても、絶縁層18は比較的少量しか除去されていない。
本発明を実行する場合、他のWのエッチング方法もまた
本発明から逸脱することなく使用することができること
を理解しなければならない。例えば、水酸化カリウムお
よびフェリシアン化カリウムによって構成される液体エ
ッチング溶液によってこのW層を等方性的にエッチング
することができる。次に、フォトレジスト・パターンを
除去することによって導電体14の形成が完了し、その
結果、図1(a)に示す構造が得られる。
して、先ずこのW層上にフォトレジスト・パターンを形
成することによって導電体14を形成する。次に、CF
2 Cl2 、CFCl3 、CF3 Clのような炭化水素ガ
スまたはCF3 Br等のような臭化炭化水素ガスとO2
を使用して、選択的かつ異方性的にエッチングを行う。
この異方性の反応イオン・エッチングは方向性のエッチ
ングであり、ここでWは横方向よりも縦方向により早く
多数回エッチングされ、これによって実質的に垂直な側
壁を有する構造を形成する。更に、Wがその下に位置す
る絶縁層18よりもはるかに早い速度でエッチングされ
るという点でこのエッチングは選択的である。したがっ
て、パターン化されていないW層の部分を完全に除去し
ても、絶縁層18は比較的少量しか除去されていない。
本発明を実行する場合、他のWのエッチング方法もまた
本発明から逸脱することなく使用することができること
を理解しなければならない。例えば、水酸化カリウムお
よびフェリシアン化カリウムによって構成される液体エ
ッチング溶液によってこのW層を等方性的にエッチング
することができる。次に、フォトレジスト・パターンを
除去することによって導電体14の形成が完了し、その
結果、図1(a)に示す構造が得られる。
【0009】図1(b)に示すように、この工程では引
き続いて基板12にアルミ(Al)層20を堆積する。
アルミ層20は、導電体14に連続する層として、好ま
しくは約50ないし100ナノメートルの厚さに堆積さ
れる。本発明の1実施例では、アルミ層20はアルゴン
(Ar)雰囲気内でAlターゲットからのRFスパッタ
リングにょって堆積される。アルミ層20は、またシリ
コン(Si)または銅(Cu)を含有するAl合金また
はこれらの組み合わせを含有するAl合金として堆積す
ることもできる。または、Al層20はAl複合有機金
属化合物の熱分解によって形成することもできる。例え
ば、約200ないし300℃の温度で不活性雰囲気内で
熱分解反応を実行することによって、トリイソブチルア
ルミ(CH2 CH(CH3 )2 )3 Al)を分解してA
l膜を形成することができる。
き続いて基板12にアルミ(Al)層20を堆積する。
アルミ層20は、導電体14に連続する層として、好ま
しくは約50ないし100ナノメートルの厚さに堆積さ
れる。本発明の1実施例では、アルミ層20はアルゴン
(Ar)雰囲気内でAlターゲットからのRFスパッタ
リングにょって堆積される。アルミ層20は、またシリ
コン(Si)または銅(Cu)を含有するAl合金また
はこれらの組み合わせを含有するAl合金として堆積す
ることもできる。または、Al層20はAl複合有機金
属化合物の熱分解によって形成することもできる。例え
ば、約200ないし300℃の温度で不活性雰囲気内で
熱分解反応を実行することによって、トリイソブチルア
ルミ(CH2 CH(CH3 )2 )3 Al)を分解してA
l膜を形成することができる。
【0010】Al層20を導電体14に堆積した後、基
板12に対して熱エネルギーを与え、導電体14の耐熱
性金属とAl層20のAlの間で反応を誘起する。1実
施例では、化学量論的比率WAl12を有する2つの金属
層の界面の領域内に合金を形成する。前に指摘したよう
に、他の耐熱性金属を使用して導電体14を形成するこ
ともできる。幾つかのAl/耐熱性金属合金の形成は、
最近の刊行物、例えば、「E.G Colgan他によ
るThin−film Reactionsof AL
with Co,Cr,Mo,Ta,Ti and
W」,J.Mater.Ref.,4(4),1989
に述べられている。上述した耐熱性金属とAlとの反応
にょって得ることのできるその他の合金には、TiAl
3 ,TaAl3 ,MoAl12,CrX AlY およびCo
p Alq が含まれ、ここでx,y,pおよびqは整数で
ある。この反応は、急速熱焼鈍(RTA)装置内で行わ
れることが好ましく、この場合、基板12は例えば、非
干渉性光源からの強力な広い帯域幅の放射を約15ない
し240秒間受ける。干渉性光源、レーザ光源、アーク
・ランプ等のその他の放射源を使用することができるこ
とを当業者は理解し、これらの光源の場合には、Al/
耐熱性金属合金を形成するために異なった焼鈍時間が必
要である。また、Al/耐熱性金属合金は、約400な
いし500℃の温度の不活性雰囲気内で炉による焼鈍に
よって形成することもできる。この点で、本発明の工程
によれば、WAl12合金は、Al層20と導電体14が
相互に密着する領域内のみで選択的に形成されている。
板12に対して熱エネルギーを与え、導電体14の耐熱
性金属とAl層20のAlの間で反応を誘起する。1実
施例では、化学量論的比率WAl12を有する2つの金属
層の界面の領域内に合金を形成する。前に指摘したよう
に、他の耐熱性金属を使用して導電体14を形成するこ
ともできる。幾つかのAl/耐熱性金属合金の形成は、
最近の刊行物、例えば、「E.G Colgan他によ
るThin−film Reactionsof AL
with Co,Cr,Mo,Ta,Ti and
W」,J.Mater.Ref.,4(4),1989
に述べられている。上述した耐熱性金属とAlとの反応
にょって得ることのできるその他の合金には、TiAl
3 ,TaAl3 ,MoAl12,CrX AlY およびCo
p Alq が含まれ、ここでx,y,pおよびqは整数で
ある。この反応は、急速熱焼鈍(RTA)装置内で行わ
れることが好ましく、この場合、基板12は例えば、非
干渉性光源からの強力な広い帯域幅の放射を約15ない
し240秒間受ける。干渉性光源、レーザ光源、アーク
・ランプ等のその他の放射源を使用することができるこ
とを当業者は理解し、これらの光源の場合には、Al/
耐熱性金属合金を形成するために異なった焼鈍時間が必
要である。また、Al/耐熱性金属合金は、約400な
いし500℃の温度の不活性雰囲気内で炉による焼鈍に
よって形成することもできる。この点で、本発明の工程
によれば、WAl12合金は、Al層20と導電体14が
相互に密着する領域内のみで選択的に形成されている。
【0011】WAl12合金を形成すると、Al層20の
残りの未反応部分を図1(c)に示すように基板12か
ら除去する。Al層20の未反応部分は、湿式化学エッ
チング工程、乾式プラズマ・エッチング工程、またはこ
れらの組み合わせによって除去することができる。本発
明の1実施例では、硝酸,リン酸,酢酸および水の混合
物によって構成される湿式化学エチング溶液を使用し
て、Al層20残りの未反応部分の実質的に全てを等方
性的に除去する。または、水酸化アンモニアおよび過酸
化水素を含有する薬品の溶液のような他の湿式エッチン
グ溶液を使用することもできる。更に、Alと選択的反
応するエッチング・ガスを使用した反応性イオン・エッ
チング工程のような乾式プラズマ・エッチング工程を使
用することができる。Al層20の残りの未反応部分を
除去することによって、基板12上に導電構造が作ら
れ、これは導電構造の全ての露出面に設けられた封入用
の合金層22を有する。図1(c)に示すように、合金
層22は、未反応金属を導電体14の内部に封入するこ
の導電体14の水平および垂直面上に連続的に延びる。
導電体14を合金層22によって封入した後、O2 ガス
と合金層22のAl成分との間のガスと固体との反応よ
って酸化反応を行い、Al2 O3 の封入層を形成する。
このAl2 O3の形成反応は下記のよう行われると信じ
られている。
残りの未反応部分を図1(c)に示すように基板12か
ら除去する。Al層20の未反応部分は、湿式化学エッ
チング工程、乾式プラズマ・エッチング工程、またはこ
れらの組み合わせによって除去することができる。本発
明の1実施例では、硝酸,リン酸,酢酸および水の混合
物によって構成される湿式化学エチング溶液を使用し
て、Al層20残りの未反応部分の実質的に全てを等方
性的に除去する。または、水酸化アンモニアおよび過酸
化水素を含有する薬品の溶液のような他の湿式エッチン
グ溶液を使用することもできる。更に、Alと選択的反
応するエッチング・ガスを使用した反応性イオン・エッ
チング工程のような乾式プラズマ・エッチング工程を使
用することができる。Al層20の残りの未反応部分を
除去することによって、基板12上に導電構造が作ら
れ、これは導電構造の全ての露出面に設けられた封入用
の合金層22を有する。図1(c)に示すように、合金
層22は、未反応金属を導電体14の内部に封入するこ
の導電体14の水平および垂直面上に連続的に延びる。
導電体14を合金層22によって封入した後、O2 ガス
と合金層22のAl成分との間のガスと固体との反応よ
って酸化反応を行い、Al2 O3 の封入層を形成する。
このAl2 O3の形成反応は下記のよう行われると信じ
られている。
【0012】 WAl12 + 10.5O2 − 6Al2 O3 + WO3 (2) ここで三酸化タングステン(WO3 )はこの反応のガス
生成物である。反応(2)は、RTA装置内で約600
ないし800℃で行うのが望ましい。1つの方法では、
基板12をRTA装置内の反応チャンバ内に載置し、酸
素をチャンバ内に導入して酸素雰囲気を作る。上述の反
応温度およびO2 が過剰な状態では、形成されたAl2
O3 の層は基板12をRTA装置内に滞留させておく時
間によって決まる厚さを有する。例えば、RTA装置内
で基板12に約15ないし300秒間広帯域幅の放射を
行えば、導電体14の表面に形成されるAl2 O3層は
約10ないし20ナノメートルの厚さを有する。また、
反応(2)によるAl2 O3層の形成は従来の対流炉で
行うこともできる。
生成物である。反応(2)は、RTA装置内で約600
ないし800℃で行うのが望ましい。1つの方法では、
基板12をRTA装置内の反応チャンバ内に載置し、酸
素をチャンバ内に導入して酸素雰囲気を作る。上述の反
応温度およびO2 が過剰な状態では、形成されたAl2
O3 の層は基板12をRTA装置内に滞留させておく時
間によって決まる厚さを有する。例えば、RTA装置内
で基板12に約15ないし300秒間広帯域幅の放射を
行えば、導電体14の表面に形成されるAl2 O3層は
約10ないし20ナノメートルの厚さを有する。また、
反応(2)によるAl2 O3層の形成は従来の対流炉で
行うこともできる。
【0013】図1(d)は、合金層22の酸化によって
導電体14の表面上に形成されたAl2 O3の保護層を
示す。合金層22を酸化した結果、合金層22の存在す
る基板12の領域内のみで、封入層24が選択的に形成
される。導電性構造を選択的に封入する工程は、酸素の
拡散に対して不浸透性の封入層を作る手段を設ける利点
を有し、これによって、その後に行われる基板12の処
理期間中に封入された導電構造のいずれの部分の酸化お
も防止することができる。また、封入層24によって、
その下に位置するWがその後に行われる回路の製作段階
中に一般的に使用される処理化学薬品と接触することに
よって化学的に劣化するのを防止することができる。
導電体14の表面上に形成されたAl2 O3の保護層を
示す。合金層22を酸化した結果、合金層22の存在す
る基板12の領域内のみで、封入層24が選択的に形成
される。導電性構造を選択的に封入する工程は、酸素の
拡散に対して不浸透性の封入層を作る手段を設ける利点
を有し、これによって、その後に行われる基板12の処
理期間中に封入された導電構造のいずれの部分の酸化お
も防止することができる。また、封入層24によって、
その下に位置するWがその後に行われる回路の製作段階
中に一般的に使用される処理化学薬品と接触することに
よって化学的に劣化するのを防止することができる。
【0014】酸化工程の期間中、酸化反応は実質的に合
金層22内で行われ、O2 は合金層22を介して殆ど拡
散せず、したがって導電体14の下に位置する金属とは
殆ど反応しない。図2はオージェ電子分光法によるデー
タを示し、これは本発明の方法によって準備した試料か
ら得た最高のピークとスパッタ時間(分)をプロットし
たものである。図2に示すように、(O)の線で示す酸
素濃度は、試料に対する深さと比例するスパッタ時間の
関数として急速に降下している。図2に示すデータは、
表面から始まる実施的に10ないし20ナノメータ範囲
内でかつ実際上完全に合金層22の領域内でガスと固体
との酸化反応が発生していることを示している。酸化反
応を合金層22内に閉じ込めることによって、導電体1
4内に存在するその下に位置する耐熱性金属の完全性が
保持される。また、オージェのデータは、酸化反応を行
って封入層24を形成した後、合金層22のいずれの未
反応部分も存在していないことを示している。合金層2
2が完全に酸化したことは、表面に(W)の線によって
示すWが存在しないことによって証明される。
金層22内で行われ、O2 は合金層22を介して殆ど拡
散せず、したがって導電体14の下に位置する金属とは
殆ど反応しない。図2はオージェ電子分光法によるデー
タを示し、これは本発明の方法によって準備した試料か
ら得た最高のピークとスパッタ時間(分)をプロットし
たものである。図2に示すように、(O)の線で示す酸
素濃度は、試料に対する深さと比例するスパッタ時間の
関数として急速に降下している。図2に示すデータは、
表面から始まる実施的に10ないし20ナノメータ範囲
内でかつ実際上完全に合金層22の領域内でガスと固体
との酸化反応が発生していることを示している。酸化反
応を合金層22内に閉じ込めることによって、導電体1
4内に存在するその下に位置する耐熱性金属の完全性が
保持される。また、オージェのデータは、酸化反応を行
って封入層24を形成した後、合金層22のいずれの未
反応部分も存在していないことを示している。合金層2
2が完全に酸化したことは、表面に(W)の線によって
示すWが存在しないことによって証明される。
【0015】これ以上詳細に説明しなくても、当業者
は、前述の説明を使用して、本発明を完全に利用するこ
とができると信じることができる。したがって、以下の
特定の好適な実施例は、単なる例示のためのものであっ
て、いかなる方法でもこの開示の残りの部分を限定する
ものではない。 実 例 1 当業者は、他の導電構造を本発明の工程によって形成す
ることができることを理解する。例えば、ポリシリコン
層とその上に位置する封入された耐熱性金属層を有する
多層トランジスタ・ゲートを上述した工程によって形成
することができる。図3(a)は本発明の他の実施例を
示し、これは本発明にしたがって幾つかの処理段階を経
たゲート構造を断面で示す。このゲート構造は、半導体
基板30の一部を含み、この基板30はその素子領域3
4上に位置する複合トランジスタ・ゲート32を有す
る。ゲト絶縁層36が基板30上に配設され、これによ
ってトランジスタ・ゲート32を基板30から分離す
る。トランジスタ・ゲート32は、ゲート絶縁層36上
に位置するポリシリコン層38,ポリシリコン層38上
に位置する拡散障壁層40,および拡散障壁層40上に
位置する耐熱性金属層42によって構成される。拡散障
壁層40は、例えば窒化チタン酸(TiN)のような窒
化耐熱性金属によって構成されることが望ましい。技術
上周知の方法でソースおよびドレイン領域43,44が
基板30内に形成されることが望ましく、これらのソー
スおよびドレイン領域は、トランジスタ・ゲート32を
注入マスクとして使用して基板30の導電性と逆の導電
性のイオン種のイオン注入によってトランジスタ・ゲー
ト32の端部と位置合わせされる。またはこれらのソー
スおよびドレイン領域43,44は、基板30の導電性
と逆の導電性の添加不純物原子を熱拡散することによっ
て形成することもできる。図3(a)に示すゲート構造
は、DRAM,SRAM,マイクロプロセッサ等の多数
の半導体素子の高速トランジスタ・ゲートとして使用す
ることができる。
は、前述の説明を使用して、本発明を完全に利用するこ
とができると信じることができる。したがって、以下の
特定の好適な実施例は、単なる例示のためのものであっ
て、いかなる方法でもこの開示の残りの部分を限定する
ものではない。 実 例 1 当業者は、他の導電構造を本発明の工程によって形成す
ることができることを理解する。例えば、ポリシリコン
層とその上に位置する封入された耐熱性金属層を有する
多層トランジスタ・ゲートを上述した工程によって形成
することができる。図3(a)は本発明の他の実施例を
示し、これは本発明にしたがって幾つかの処理段階を経
たゲート構造を断面で示す。このゲート構造は、半導体
基板30の一部を含み、この基板30はその素子領域3
4上に位置する複合トランジスタ・ゲート32を有す
る。ゲト絶縁層36が基板30上に配設され、これによ
ってトランジスタ・ゲート32を基板30から分離す
る。トランジスタ・ゲート32は、ゲート絶縁層36上
に位置するポリシリコン層38,ポリシリコン層38上
に位置する拡散障壁層40,および拡散障壁層40上に
位置する耐熱性金属層42によって構成される。拡散障
壁層40は、例えば窒化チタン酸(TiN)のような窒
化耐熱性金属によって構成されることが望ましい。技術
上周知の方法でソースおよびドレイン領域43,44が
基板30内に形成されることが望ましく、これらのソー
スおよびドレイン領域は、トランジスタ・ゲート32を
注入マスクとして使用して基板30の導電性と逆の導電
性のイオン種のイオン注入によってトランジスタ・ゲー
ト32の端部と位置合わせされる。またはこれらのソー
スおよびドレイン領域43,44は、基板30の導電性
と逆の導電性の添加不純物原子を熱拡散することによっ
て形成することもできる。図3(a)に示すゲート構造
は、DRAM,SRAM,マイクロプロセッサ等の多数
の半導体素子の高速トランジスタ・ゲートとして使用す
ることができる。
【0016】図3(b)に示すように、Al層45を設
けることによって耐熱性金属42を封入し、トランジス
タ・ゲート32を整合的にその上に位置させることがで
きる。上で説明した工程の段階を使用して、基板30は
熱エネルギーを受けてAl層45と耐熱性金属層42と
の間の界面の領域にAl/耐熱性金属合金を形成する。
Al/耐熱性金属合金は、Al層45と密着している耐
熱性金属層42の露出面のみに選択的に形成され、トラ
ンジスタ・ゲート32の他の部分には形成されないこと
に留意すること。
けることによって耐熱性金属42を封入し、トランジス
タ・ゲート32を整合的にその上に位置させることがで
きる。上で説明した工程の段階を使用して、基板30は
熱エネルギーを受けてAl層45と耐熱性金属層42と
の間の界面の領域にAl/耐熱性金属合金を形成する。
Al/耐熱性金属合金は、Al層45と密着している耐
熱性金属層42の露出面のみに選択的に形成され、トラ
ンジスタ・ゲート32の他の部分には形成されないこと
に留意すること。
【0017】前述したのと同じ方法で、Al層45の未
反応部分を基板30から除去し、酸化反応を行って、図
3(c)に示すように、耐熱性金属層42のみを封入す
るAl2 O3 層46を選択的に形成する。本発明の選択
的な工程によって複合トランジスタ・ゲート32が製作
されたが、ここでこの複合トランジスタ・ゲート32は
封入された耐熱性金属層を有し、この耐熱性金属層は、
集積回路を完成するために使用する後続の処理段階で発
生する酸化およびその他の形態の化学的劣化から完全に
保護される。 実 例 2 図4は、本発明の工程によって製作された部分的相互接
続部を断面で示す。この部分的相互接続構造は半導体基
板50,第1導電層52,第2導電層54,およびAl
2 O3によって封入された耐熱性金属リード56によっ
て構成される。第1導電層52は第1絶縁層58によっ
て基板50から電気的に絶縁され、第2導電層54は第
2絶縁層60によって第1導電層から電気的に絶縁され
る。耐熱性金属リード56によって第1導電層52と第
2導電層54との間に導電経路が形成されてこれら2つ
の導電層の間に電気的接続が設けられるが、これらの2
つの導電層はそうでなければ相互に電気的に絶縁されて
いる。先ず耐熱性金属層を整合的に設けることによって
耐熱性金属リード56を形成し、これは第1導電層5
2,第2絶縁層60の端部および第2導電層54の上に
位置する。この耐熱性金属は、W,Mo,Cr,Coお
よびPtによって構成されるグループから選択される。
次に、耐熱性金属層はパターン化されて従来のフォトリ
ゾグラフィおよび異方性反応エッチングを使用してエッ
チングされ、リード・セグメント62を形成する。エッ
チングの後、フォトレジスト・パターンをリード・セグ
メント62から除去し、Alの層を整合的に設けて第1
導電層52,リード・セグメント62および第2導電層
54上に位置させる。前に説明したのと同じ方法で、A
l/耐熱性金属合金をリード・セグメノト62とその上
に位置するAl層との間の界面のリード・セグメント6
2の表面上に選択的に形成する。この合金を形成すると
酸化反応を行い、Al2 O3 層64を形成してリード・
セグメント62を封入する。 実 例 3 Al2 O3 によって構成される封入層24は十分高い絶
縁定数を有しているので、コンデンサの絶縁材料として
使用することができる。図1(d)に示す導電構造を更
に処理し、本発明の半導体素子内に高性能のコンデンサ
を形成することができる。高性能のコンデンサを製作す
るためには、先ず図1(d)に示す構造を準備する。導
電体14と封入層24を形成すると、第2導電層を設
け、次いでこれをパターン化およびエッチングして、図
5に示すように、上部プレート70を形成することがで
きる。この上部プレート70はポリシリコン耐熱性金属
のケイ化物,Al,Cu等の多数の導電性材料から作る
ことができる。本発明の関係する当業者の水準に応じた
方法で、本発明によって更に工程段階を実行し、集積回
路素子の製作を完了する。フォトマスク層の特定の形態
とシーケンスによって、本発明の工程を別の工程段階を
更に使用する完全な工程の全体を構成する一部として使
用することが可能であり、これによって、DRAM,S
RAM,データ・プロセッサ素子,Bi−CMOS素
子,バイポーラ素子等を製作することができる。
反応部分を基板30から除去し、酸化反応を行って、図
3(c)に示すように、耐熱性金属層42のみを封入す
るAl2 O3 層46を選択的に形成する。本発明の選択
的な工程によって複合トランジスタ・ゲート32が製作
されたが、ここでこの複合トランジスタ・ゲート32は
封入された耐熱性金属層を有し、この耐熱性金属層は、
集積回路を完成するために使用する後続の処理段階で発
生する酸化およびその他の形態の化学的劣化から完全に
保護される。 実 例 2 図4は、本発明の工程によって製作された部分的相互接
続部を断面で示す。この部分的相互接続構造は半導体基
板50,第1導電層52,第2導電層54,およびAl
2 O3によって封入された耐熱性金属リード56によっ
て構成される。第1導電層52は第1絶縁層58によっ
て基板50から電気的に絶縁され、第2導電層54は第
2絶縁層60によって第1導電層から電気的に絶縁され
る。耐熱性金属リード56によって第1導電層52と第
2導電層54との間に導電経路が形成されてこれら2つ
の導電層の間に電気的接続が設けられるが、これらの2
つの導電層はそうでなければ相互に電気的に絶縁されて
いる。先ず耐熱性金属層を整合的に設けることによって
耐熱性金属リード56を形成し、これは第1導電層5
2,第2絶縁層60の端部および第2導電層54の上に
位置する。この耐熱性金属は、W,Mo,Cr,Coお
よびPtによって構成されるグループから選択される。
次に、耐熱性金属層はパターン化されて従来のフォトリ
ゾグラフィおよび異方性反応エッチングを使用してエッ
チングされ、リード・セグメント62を形成する。エッ
チングの後、フォトレジスト・パターンをリード・セグ
メント62から除去し、Alの層を整合的に設けて第1
導電層52,リード・セグメント62および第2導電層
54上に位置させる。前に説明したのと同じ方法で、A
l/耐熱性金属合金をリード・セグメノト62とその上
に位置するAl層との間の界面のリード・セグメント6
2の表面上に選択的に形成する。この合金を形成すると
酸化反応を行い、Al2 O3 層64を形成してリード・
セグメント62を封入する。 実 例 3 Al2 O3 によって構成される封入層24は十分高い絶
縁定数を有しているので、コンデンサの絶縁材料として
使用することができる。図1(d)に示す導電構造を更
に処理し、本発明の半導体素子内に高性能のコンデンサ
を形成することができる。高性能のコンデンサを製作す
るためには、先ず図1(d)に示す構造を準備する。導
電体14と封入層24を形成すると、第2導電層を設
け、次いでこれをパターン化およびエッチングして、図
5に示すように、上部プレート70を形成することがで
きる。この上部プレート70はポリシリコン耐熱性金属
のケイ化物,Al,Cu等の多数の導電性材料から作る
ことができる。本発明の関係する当業者の水準に応じた
方法で、本発明によって更に工程段階を実行し、集積回
路素子の製作を完了する。フォトマスク層の特定の形態
とシーケンスによって、本発明の工程を別の工程段階を
更に使用する完全な工程の全体を構成する一部として使
用することが可能であり、これによって、DRAM,S
RAM,データ・プロセッサ素子,Bi−CMOS素
子,バイポーラ素子等を製作することができる。
【0018】
【発明の効果】したがって、本発明によって、導電性の
構造上に封入層を選択的に形成する方法が提供され、こ
の方法は上述した利点を完全に満足する。本発明を特定
の図示による実施例を参照して説明および図示したが、
これは本発明をこれらの図示した実施例に限定すること
を意図するものではない。当業者は、本発明の精神から
逸脱することなく変形と変更を行うことができることを
認識する。例えば、種々の方法を使用して合金とAl 2
O3 の未反応部分の両方をエッチグすることが可能であ
り、この方法には電子サイクロトロン共鳴エッチング,
スパッタ・エッチング等が含まれる。したがって、この
ような全ての変形および変更を上記の特許請求の範囲お
よびそれと等価なもの範囲に含まれるものとして包含す
ることを意図するものである。
構造上に封入層を選択的に形成する方法が提供され、こ
の方法は上述した利点を完全に満足する。本発明を特定
の図示による実施例を参照して説明および図示したが、
これは本発明をこれらの図示した実施例に限定すること
を意図するものではない。当業者は、本発明の精神から
逸脱することなく変形と変更を行うことができることを
認識する。例えば、種々の方法を使用して合金とAl 2
O3 の未反応部分の両方をエッチグすることが可能であ
り、この方法には電子サイクロトロン共鳴エッチング,
スパッタ・エッチング等が含まれる。したがって、この
ような全ての変形および変更を上記の特許請求の範囲お
よびそれと等価なもの範囲に含まれるものとして包含す
ることを意図するものである。
【図1】本発明の1実施例にょる工程段階を断面で示
す。
す。
【図2】本発明にしたがって製作した試料から得たオー
ジェ電子分光法によるデータを示す。
ジェ電子分光法によるデータを示す。
【図3】本発明の他の実施例にょる工程段階を断面で示
す。
す。
【図4】本発明の工程にしたがって製作した部分的相互
接続部を断面で示す。
接続部を断面で示す。
【図5】本発明の工程にしたがって製作した高性能トラ
ンジスタを断面で示す。図1,2,3,4および5にお
いて、種々の素子の縮尺は同一でないことが理解でき
る。例えば、一部の素子の寸法は、明確化のために相互
に対して誇張して示してある。
ンジスタを断面で示す。図1,2,3,4および5にお
いて、種々の素子の縮尺は同一でないことが理解でき
る。例えば、一部の素子の寸法は、明確化のために相互
に対して誇張して示してある。
12 基板 14 耐熱性金属の導電体 16 素子領域 18 絶縁層 22 Al合金層 24 Al2 O3 層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スタンレイ・エム・フィリピアク アメリカ合衆国テキサス州フラガ−ビ ル、デマレット・ストリ−ト1502 (56)参考文献 特開 昭62−136044(JP,A) 特開 平1−61920(JP,A)
Claims (3)
- 【請求項1】半導体素子内の導電構造体を選択的に封入
する方法であって: 素子領域(16)を有する基板(12)を設ける段階; 前記基板(12)を覆うように絶縁層(18)を形成す
る段階; 前記素子領域(16)上に、水平表面と実質的鉛直な壁
表面とを有する耐熱性金属の導電体(14)を形成する
段階;前記基板上にAl層(20)を堆積する段階; 前記基板を焼鈍して前記Al層と前記導電体との間にA
l合金層(22)を選択的に形成し、Al層の未反応部
分を残す段階; 前記絶縁層(18)の表面から未反応Alをエッチング
によって除去する段階;および 前記Al合金層(22)を酸化して、前記耐熱性金属の
導電体(14)の上に位置するAl2O3層(24)を
形成する段階であって、もって前記Al2O3層(2
4)は前記耐熱性金属の導電体(14)の前記水平表面
および実質的鉛直な壁表面上のみに位置させる段階; によって構成されることを特徴とする方法。 - 【請求項2】MOSトランジスタ・ゲートを選択的に封
入する方法であって: 素子領域(34)を有する基板(30)を設ける段階; 前記基板(30)上に絶縁層(36)を形成する段階; 前記素子領域(34)上にゲート電極(32)を形成す
る段階であって、前記ゲート電極(32)が前記絶縁層
(36)の直接上に位置するポリシリコン層(38)
と、該ポリシリコン層(38)上に位置するTiN層
(40)と、該TiN層(40)上に位置する耐熱性金
属層(42)とによって構成される段階; 前記ゲート電極(32)と前記絶縁層(36)との上に
Al層(45)を形成する段階; Alと耐熱性金属とを反応させてAl合金層を形成する
段階; 前記絶縁層(36)から未反応Alをエッチングによっ
て除去する段階;および 前記Al合金を酸化して、前記耐熱性金属層(42)の
露出した表面領域上のみにAl2O3層(46)を形成
する段階; によって構成されることを特徴とする方法。 - 【請求項3】半導体素子内に低抵抗の導電体を製作する
方法であって: 素子領域(16)を有する単結晶シリコン基板(12)
を設ける段階; 前記基板を酸化して、二酸化シリコン絶縁層(18)を
形成する段階; 前記絶縁層にW層を堆積させる段階; 前記W層上にフォトレジスト・パターンを形成する段
階; 素子領域(16)を有する単結晶シリコン基板(12)
を設ける段階; 前記基板を酸化して、二酸化シリコン絶縁層(18)を
形成する段階; 該絶縁層(18)にW層(14)を堆積させる段階; 前記W層上にフォトレジスト・パターンを形成する段
階; 前記W層をエッチングして、前記基板(12)の前記素
子領域(16)上にW導電体(14)を形成する段階; 前記フォトレジスト・パターンを除去する段階; 前記基板上にAl層(20)を堆積させる段階; 前記基板を焼鈍して、前記Al層と前記W導電体との間
にWAl12層(22)を選択的に形成し、Al層の未
反応部分を残す段階; 前記基板から前記Al層の未反応部分をエッチングによ
って除去する段階;および 前記WAl12層を酸化して、前記W導電体(14)を
封入するAl2O3層(24)を選択的に形成する段
階; によって構成されることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US526071 | 1990-05-21 | ||
US07/526,071 US5126283A (en) | 1990-05-21 | 1990-05-21 | Process for the selective encapsulation of an electrically conductive structure in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04229623A JPH04229623A (ja) | 1992-08-19 |
JP2682268B2 true JP2682268B2 (ja) | 1997-11-26 |
Family
ID=24095798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3142753A Expired - Lifetime JP2682268B2 (ja) | 1990-05-21 | 1991-05-20 | 導電構造体を半導体素子内に選択的に封入する工程 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5126283A (ja) |
EP (1) | EP0462700B1 (ja) |
JP (1) | JP2682268B2 (ja) |
KR (1) | KR0140379B1 (ja) |
DE (1) | DE69112293T2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
KR960001611B1 (ko) | 1991-03-06 | 1996-02-02 | 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
KR100215338B1 (ko) * | 1991-03-06 | 1999-08-16 | 가나이 쓰도무 | 반도체 장치의 제조방법 |
US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
JP2873632B2 (ja) | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2717237B2 (ja) | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
US5310602A (en) * | 1991-11-12 | 1994-05-10 | Cornell Research Foundation | Self-aligned process for capping copper lines |
US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JP2905032B2 (ja) * | 1992-05-12 | 1999-06-14 | シャープ株式会社 | 金属配線の製造方法 |
JPH06188419A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
TW297142B (ja) | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
EP0732757A3 (en) * | 1995-03-15 | 1998-03-18 | AT&T Corp. | N-channel field-effect transistor including a thin-film fullerene |
EP0762498A3 (en) * | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
US5665644A (en) * | 1995-11-03 | 1997-09-09 | Micron Technology, Inc. | Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry |
US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
US5739066A (en) * | 1996-09-17 | 1998-04-14 | Micron Technology, Inc. | Semiconductor processing methods of forming a conductive gate and line |
US20020137890A1 (en) * | 1997-03-31 | 2002-09-26 | Genentech, Inc. | Secreted and transmembrane polypeptides and nucleic acids encoding the same |
US6143611A (en) * | 1998-07-30 | 2000-11-07 | Micron Technology, Inc. | Semiconductor processing methods, methods of forming electronic components, and transistors |
US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
JP2000114522A (ja) * | 1998-10-08 | 2000-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
US7112503B1 (en) * | 2000-08-31 | 2006-09-26 | Micron Technology, Inc. | Enhanced surface area capacitor fabrication methods |
US7217615B1 (en) * | 2000-08-31 | 2007-05-15 | Micron Technology, Inc. | Capacitor fabrication methods including forming a conductive layer |
US6420230B1 (en) * | 2000-08-31 | 2002-07-16 | Micron Technology, Inc. | Capacitor fabrication methods and capacitor constructions |
JP3937892B2 (ja) * | 2002-04-01 | 2007-06-27 | 日本電気株式会社 | 薄膜形成方法および半導体装置の製造方法 |
US7042035B2 (en) * | 2002-08-02 | 2006-05-09 | Unity Semiconductor Corporation | Memory array with high temperature wiring |
US7440255B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Capacitor constructions and methods of forming |
EP1794782A1 (en) * | 2004-09-21 | 2007-06-13 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming the same |
US7381658B2 (en) * | 2005-07-05 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Encapsulation of nano-dimensional structures by oxidation |
US7381631B2 (en) * | 2005-07-05 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Use of expanding material oxides for nano-fabrication |
US20100276764A1 (en) | 2009-05-04 | 2010-11-04 | Yi-Jen Lo | Semiconductor structure with selectively deposited tungsten film and method for making the same |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE264418C (ja) * | ||||
JPS4932636A (ja) * | 1972-07-20 | 1974-03-25 | ||
JPS4995591A (ja) * | 1973-01-12 | 1974-09-10 | ||
US4433004A (en) * | 1979-07-11 | 1984-02-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and a method for manufacturing the same |
DE3107943A1 (de) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen |
JPS5846641A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
US4442137A (en) * | 1982-03-18 | 1984-04-10 | International Business Machines Corporation | Maskless coating of metallurgical features of a dielectric substrate |
US4557036A (en) * | 1982-03-31 | 1985-12-10 | Nippon Telegraph & Telephone Public Corp. | Semiconductor device and process for manufacturing the same |
JPS58197855A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置の製造方法 |
JPS5979550A (ja) * | 1982-10-29 | 1984-05-08 | Hitachi Ltd | 配線構造体の製造方法 |
US4630663A (en) * | 1984-11-27 | 1986-12-23 | The Firestone Tire & Rubber Company | Tire construction utilizing low-twist body ply yarn with low turn-up ends |
US4847445A (en) * | 1985-02-01 | 1989-07-11 | Tektronix, Inc. | Zirconium thin-film metal conductor systems |
JPS61214427A (ja) * | 1985-03-19 | 1986-09-24 | Nippon Gakki Seizo Kk | 半導体装置の電極形成法 |
JPS6230349A (ja) * | 1985-07-31 | 1987-02-09 | Nec Corp | 半導体装置の製造方法 |
JPH0611076B2 (ja) * | 1985-10-08 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPS6316641A (ja) * | 1986-07-09 | 1988-01-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4962060A (en) * | 1987-03-10 | 1990-10-09 | Advanced Micro Devices, Inc. | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
JPH01107558A (ja) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | 金属薄膜配線の製造方法 |
JPH01268043A (ja) * | 1988-04-19 | 1989-10-25 | Nec Corp | 半導体装置 |
JPH01286444A (ja) * | 1988-05-13 | 1989-11-17 | Nec Corp | 半導体装置 |
US4944682A (en) * | 1988-10-07 | 1990-07-31 | International Business Machines Corporation | Method of forming borderless contacts |
-
1990
- 1990-05-21 US US07/526,071 patent/US5126283A/en not_active Expired - Lifetime
-
1991
- 1991-05-17 KR KR1019910008030A patent/KR0140379B1/ko not_active IP Right Cessation
- 1991-05-20 EP EP91304498A patent/EP0462700B1/en not_active Expired - Lifetime
- 1991-05-20 DE DE69112293T patent/DE69112293T2/de not_active Expired - Fee Related
- 1991-05-20 JP JP3142753A patent/JP2682268B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04229623A (ja) | 1992-08-19 |
EP0462700A2 (en) | 1991-12-27 |
EP0462700B1 (en) | 1995-08-23 |
EP0462700A3 (en) | 1992-03-18 |
US5126283A (en) | 1992-06-30 |
DE69112293T2 (de) | 1996-05-02 |
KR0140379B1 (ko) | 1998-07-15 |
DE69112293D1 (de) | 1995-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2682268B2 (ja) | 導電構造体を半導体素子内に選択的に封入する工程 | |
JP2999172B2 (ja) | 自己整合された局所的相互接続及びコンタクトを行うための製造方法 | |
US6822303B2 (en) | Titanium boride gate electrode and interconnect | |
JP2861869B2 (ja) | 半導体装置の製造方法 | |
US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
US5504038A (en) | Method for selective tungsten sidewall and bottom contact formation | |
JP3129232B2 (ja) | 半導体装置の製造方法 | |
US5763948A (en) | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction | |
US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
JP2664757B2 (ja) | 半導体装置の製造方法 | |
JP2004000006U (ja) | 半導体装置 | |
US6136691A (en) | In situ plasma clean for tungsten etching back | |
JP2004000006U6 (ja) | 半導体装置 | |
JP3173094B2 (ja) | Mosトランジスタの製造方法 | |
US20030132521A1 (en) | Method for electrical interconnection employing salicide bridge | |
US5924010A (en) | Method for simultaneously fabricating salicide and self-aligned barrier | |
US6627504B1 (en) | Stacked double sidewall spacer oxide over nitride | |
US6319806B1 (en) | Integrated circuit wiring and fabricating method thereof | |
KR100750194B1 (ko) | 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법 | |
JPH06120355A (ja) | 半導体装置の製造方法 | |
US6613673B2 (en) | Technique for elimination of pitting on silicon substrate during gate stack etch | |
JPH11204784A (ja) | 半導体装置の製造方法 | |
JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
JPH01106468A (ja) | 半導体装置およびその製造方法 | |
EP0600505A1 (en) | Method of manufacturing a semiconductor device comprising a titanium silicide layer |