JP2682231B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2682231B2 JP2682231B2 JP2318619A JP31861990A JP2682231B2 JP 2682231 B2 JP2682231 B2 JP 2682231B2 JP 2318619 A JP2318619 A JP 2318619A JP 31861990 A JP31861990 A JP 31861990A JP 2682231 B2 JP2682231 B2 JP 2682231B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- schottky barrier
- diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はショットキ・バリア・ダイオードと、拡散抵
抗とを並列接続した半導体装置に関する。
抗とを並列接続した半導体装置に関する。
第３図は従来のこの種の半導体装置の一例であり、同
図（ａ）は平面図、同図（ｂ）はそのＣ−Ｃ線断面図で
ある。同図において、Ｐ型シリコン基板11上にN+型埋込
拡散領域12、Ｎ型エピタキシャル領域13を形成し、かつ
P+型反転防止領域14と溝分離領域15で素子領域を画成し
ている。また、素子領域にはN+型引出し拡散領域16を形
成する。そして、表面に絶縁膜17を形成し、かつＮ型エ
ピタキシャル領域13とN+型引出し拡散領域16に対応する
位置にコンタクト窓18をあけた上で、シリサイド層19、
バリア・メタル20、配線電極21を形成し、ショットキ・
バリア・ダイオードを構成している。
図（ａ）は平面図、同図（ｂ）はそのＣ−Ｃ線断面図で
ある。同図において、Ｐ型シリコン基板11上にN+型埋込
拡散領域12、Ｎ型エピタキシャル領域13を形成し、かつ
P+型反転防止領域14と溝分離領域15で素子領域を画成し
ている。また、素子領域にはN+型引出し拡散領域16を形
成する。そして、表面に絶縁膜17を形成し、かつＮ型エ
ピタキシャル領域13とN+型引出し拡散領域16に対応する
位置にコンタクト窓18をあけた上で、シリサイド層19、
バリア・メタル20、配線電極21を形成し、ショットキ・
バリア・ダイオードを構成している。
また、このショットキ・バリア・ダイオードと隣接す
る位置には拡散抵抗を構成するP-型拡散抵抗領域23を形
成し、これを前記配線電極21に接続することで、ショッ
トキ・バリア・ダイオードと並列に拡散抵抗を接続して
いる。
る位置には拡散抵抗を構成するP-型拡散抵抗領域23を形
成し、これを前記配線電極21に接続することで、ショッ
トキ・バリア・ダイオードと並列に拡散抵抗を接続して
いる。
なお、Ｎ型エピタキシャル領域13のリンの不純物濃度
は５×1017原子/cm3以下にて形成される。また、シリサ
イド層19は数百Å厚の白金シリサイドが、バリア・メタ
ル20としてチタン・タングステン等が、さらに配線金属
21としてアルミニウム等が使用されている。
は５×1017原子/cm3以下にて形成される。また、シリサ
イド層19は数百Å厚の白金シリサイドが、バリア・メタ
ル20としてチタン・タングステン等が、さらに配線金属
21としてアルミニウム等が使用されている。
この従来の半導体装置では、ショットキ・バリア・ダ
イオードと拡散抵抗とをシリコン基板上に隣接配置した
上で配線電極により並列接続しているため、全体として
の配置面積が大きくなり、半導体チップの大型化を招く
という問題がある。
イオードと拡散抵抗とをシリコン基板上に隣接配置した
上で配線電極により並列接続しているため、全体として
の配置面積が大きくなり、半導体チップの大型化を招く
という問題がある。
本発明の目的は配置面積を低減してチップの小型化を
実現した半導体装置を提供することにある。
実現した半導体装置を提供することにある。
本発明の半導体装置は、ショットキ・バリア・ダイオ
ードが形成される半導体基体には、ショットキの障壁の
周囲に、半導体基体と同じ導電型の高濃度領域が形成さ
れている。
ードが形成される半導体基体には、ショットキの障壁の
周囲に、半導体基体と同じ導電型の高濃度領域が形成さ
れている。
本発明によれば、高濃度領域によってショットキ障壁
の一部にオーミック接合が構成され、ショットキ・バリ
ア・ダイオードを形成した半導体基体の一部を拡散抵抗
として構成でき、ショットキ・バリア・ダイオードと拡
散抵抗との並列回路が構成される。また、前記高濃度領
域によってショットキ障壁の周辺領域での電界集中を緩
和する。
の一部にオーミック接合が構成され、ショットキ・バリ
ア・ダイオードを形成した半導体基体の一部を拡散抵抗
として構成でき、ショットキ・バリア・ダイオードと拡
散抵抗との並列回路が構成される。また、前記高濃度領
域によってショットキ障壁の周辺領域での電界集中を緩
和する。
次に、本発明を図面を参照して説明する。
第１図は本発明者が検討を行った構成例を示してお
り、同図（ａ）は平面図、同図（ｂ）はそのＡ−Ａ線に
沿う断面図である。図において、Ｐ型シリコン基板11上
にN+型埋込拡散領域12、Ｎ型エピタキシャル領域13を形
成し、P+型反転防止領域14と溝分離領域15で素子領域を
画成している。また、素子領域にはN+型引出し拡散領域
16を形成している。そして、表面に絶縁膜17を形成し、
前記Ｎ型エピタキシャル領域13とN+型引出し拡散領域16
にそれぞれ対応する位置にコンタクト窓18を開設してい
る。このコンタクト窓18には白金シリサイド層19、チタ
ン・タングステンのバリア・メタル20、アルミニウムの
配線電極21を形成している。さらに、前記Ｎ型エピタキ
シャル領域13に形成したシリサイド層19の一部の直下に
は、N+型拡散領域22を形成している。
り、同図（ａ）は平面図、同図（ｂ）はそのＡ−Ａ線に
沿う断面図である。図において、Ｐ型シリコン基板11上
にN+型埋込拡散領域12、Ｎ型エピタキシャル領域13を形
成し、P+型反転防止領域14と溝分離領域15で素子領域を
画成している。また、素子領域にはN+型引出し拡散領域
16を形成している。そして、表面に絶縁膜17を形成し、
前記Ｎ型エピタキシャル領域13とN+型引出し拡散領域16
にそれぞれ対応する位置にコンタクト窓18を開設してい
る。このコンタクト窓18には白金シリサイド層19、チタ
ン・タングステンのバリア・メタル20、アルミニウムの
配線電極21を形成している。さらに、前記Ｎ型エピタキ
シャル領域13に形成したシリサイド層19の一部の直下に
は、N+型拡散領域22を形成している。
このN+型拡散領域22は、1018〜1020原子/cm3のリン不
純物をイオン注入法を用いて深さ0.2〜0.3μｍに形成し
ている。
純物をイオン注入法を用いて深さ0.2〜0.3μｍに形成し
ている。
したがって、この構成によれば、Ｎ型エピタキシャル
領域13とシリサイド層19とでショットキ障壁が構成さ
れ、ショットキ・バリア・ダイオードが形成される。し
かしながら、このシリサイド層19の一部には、N+型拡散
領域22によってオーミック接触が構成されるため、この
一部とN+型引出し拡散領域16との間はＮ型エピタキシャ
ル領域13を抵抗素子とする拡散抵抗が構成されることに
なる。したがって、この構成のみでショットキ・バリア
・ダイオードと拡散抵抗との並列回路が構成され、回路
全体の配置面積を低減することが可能となる。
領域13とシリサイド層19とでショットキ障壁が構成さ
れ、ショットキ・バリア・ダイオードが形成される。し
かしながら、このシリサイド層19の一部には、N+型拡散
領域22によってオーミック接触が構成されるため、この
一部とN+型引出し拡散領域16との間はＮ型エピタキシャ
ル領域13を抵抗素子とする拡散抵抗が構成されることに
なる。したがって、この構成のみでショットキ・バリア
・ダイオードと拡散抵抗との並列回路が構成され、回路
全体の配置面積を低減することが可能となる。
次に製造方法について説明する。
まず、Ｐ型シリコン基板11上に選択的にN+型埋込拡散
領域12を形成した後、減圧成長法を用いて厚さ１μｍ程
度、不純物濃度1015〜1016原子/cm3のＮ型エピタキシャ
ル領域13を形成する。
領域12を形成した後、減圧成長法を用いて厚さ１μｍ程
度、不純物濃度1015〜1016原子/cm3のＮ型エピタキシャ
ル領域13を形成する。
次に、素子分離を行うため幅１μm,深さ数μｍの溝を
形成し、イオン注入法を用いてP+型反転防止領域14を形
成する。
形成し、イオン注入法を用いてP+型反転防止領域14を形
成する。
次に溝埋設のため、酸化膜系の絶縁物を堆積させ、エ
ッチングバック法により平坦化を行い、溝分離領域15を
形成する。
ッチングバック法により平坦化を行い、溝分離領域15を
形成する。
次に厚さ0.3μｍ程度の絶縁膜17を形成した後、選択
的にN+型引出し拡散領域16を形成する。
的にN+型引出し拡散領域16を形成する。
その後、各電極形成のため各コンタクト窓18を開設
し、一方のコンタクト窓内に部分的に1018〜1020原子/c
m3のリン不純物をイオン注入法を用いて深さ0.2〜0.3μ
ｍのN+型拡散領域22を形成する。
し、一方のコンタクト窓内に部分的に1018〜1020原子/c
m3のリン不純物をイオン注入法を用いて深さ0.2〜0.3μ
ｍのN+型拡散領域22を形成する。
つぎに白金（Pt）を被着し、500℃程度の温度で熱処
理を行う。Ｎ型シリコンの露出したコンタクト窓内には
白金シリサイド層（PtSi）19が形成される。
理を行う。Ｎ型シリコンの露出したコンタクト窓内には
白金シリサイド層（PtSi）19が形成される。
次に、チタン・タングステン等のバリア・メタル20を
形成し、その後アルミニウムで配線電極21を形成する。
形成し、その後アルミニウムで配線電極21を形成する。
しかしながら、この第１図の構成では、ショットキバ
リア障壁を構成する白金シリサイド層19の周辺領域の曲
率半径が小さいために、電界集中が大きくなり、耐圧低
下やリーク電流が大きくなるという結果が得られたこと
が確認された。そこで、本発明ではこの問題をも同時に
解決することとした。
リア障壁を構成する白金シリサイド層19の周辺領域の曲
率半径が小さいために、電界集中が大きくなり、耐圧低
下やリーク電流が大きくなるという結果が得られたこと
が確認された。そこで、本発明ではこの問題をも同時に
解決することとした。
第２図は本発明の実施例を示しており、同図（ａ）は
平面図、同図（ｂ）はそのＢ−Ｂ線断面図である。構成
は図１の構成とほぼ同一であり、同一部分には同一符号
を付して詳細な説明は省略する。
平面図、同図（ｂ）はそのＢ−Ｂ線断面図である。構成
は図１の構成とほぼ同一であり、同一部分には同一符号
を付して詳細な説明は省略する。
ただし、この実施例では、オーミック接続を得るため
のN+型拡散領域22Aは、白金シリサイド層19を周辺部に
形成している。このため、白金シリサイド層19の周辺領
域では曲率半径が小さく電界集中が大きく、耐圧低下や
リーク電流が大きくなる領域であるが、この領域にN+型
拡散領域22Aを設けてオーミック領域とすることで、シ
ョットキ障壁におけるこれらの問題を解消することが可
能となる。
のN+型拡散領域22Aは、白金シリサイド層19を周辺部に
形成している。このため、白金シリサイド層19の周辺領
域では曲率半径が小さく電界集中が大きく、耐圧低下や
リーク電流が大きくなる領域であるが、この領域にN+型
拡散領域22Aを設けてオーミック領域とすることで、シ
ョットキ障壁におけるこれらの問題を解消することが可
能となる。
以上説明したように本発明は、ショットキ障壁の周囲
に半導体基体と同じ導電型の高濃度領域を形成している
ので、この高濃度領域においてオーミック接合が構成さ
れ、これにより半導体基体の一部を拡散抵抗として利用
でき、ショットキ・バリア・ダイオードと拡散抵抗との
並列回路が構成される。したがって、ショットキ・バリ
ア・ダイオードに隣接して拡散抵抗を配置する必要がな
く、全体の配置面積を約1/2に低減し、チップの小型化
が実現できる。また、前記高濃度領域によってショット
キ障壁の周辺における接合領域の曲率半径を大きくして
電界集中を緩和し、耐圧低下やリーク電流増大を抑制す
ることも可能となる。
に半導体基体と同じ導電型の高濃度領域を形成している
ので、この高濃度領域においてオーミック接合が構成さ
れ、これにより半導体基体の一部を拡散抵抗として利用
でき、ショットキ・バリア・ダイオードと拡散抵抗との
並列回路が構成される。したがって、ショットキ・バリ
ア・ダイオードに隣接して拡散抵抗を配置する必要がな
く、全体の配置面積を約1/2に低減し、チップの小型化
が実現できる。また、前記高濃度領域によってショット
キ障壁の周辺における接合領域の曲率半径を大きくして
電界集中を緩和し、耐圧低下やリーク電流増大を抑制す
ることも可能となる。
第１図は本発明者が検討した構成例を示し、同図（ａ）
は平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図、第
２図は本発明の実施例を示し、同図（ａ）は平面図、同
図（ｂ）はそのＢ−Ｂ線に沿う断面図、第３図は従来の
半導体装置を示し、同図（ａ）は平面図、同図（ｂ）は
そのＣ−Ｃ線に沿う断面図である。 11……Ｐ型シリコン基板、12……N+型埋込拡散領域、13
……Ｎ型エピタキシャル領域、14……P+型反転防止領
域、15……溝分離領域、16……N+型引出し拡散領域、17
……絶縁膜、18……コンタクト窓、19……白金シリサイ
ド層、20……バリアメタル、21……配線電極、22,22A…
…N+型拡散領域、23……拡散抵抗。
は平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図、第
２図は本発明の実施例を示し、同図（ａ）は平面図、同
図（ｂ）はそのＢ−Ｂ線に沿う断面図、第３図は従来の
半導体装置を示し、同図（ａ）は平面図、同図（ｂ）は
そのＣ−Ｃ線に沿う断面図である。 11……Ｐ型シリコン基板、12……N+型埋込拡散領域、13
……Ｎ型エピタキシャル領域、14……P+型反転防止領
域、15……溝分離領域、16……N+型引出し拡散領域、17
……絶縁膜、18……コンタクト窓、19……白金シリサイ
ド層、20……バリアメタル、21……配線電極、22,22A…
…N+型拡散領域、23……拡散抵抗。
Claims (1)
- 【請求項１】一導電型の半導体基体にショットキ障壁を
形成してショットキ・バリア・ダイオードを構成し、か
つこのショットキ・バリア・ダイオードと並列に拡散抵
抗を接続してなる半導体装置において、前記半導体基体
には前記ショットキの障壁の周囲に一導電型の高濃度領
域を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318619A JP2682231B2 (ja) | 1990-11-24 | 1990-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318619A JP2682231B2 (ja) | 1990-11-24 | 1990-11-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192361A JPH04192361A (ja) | 1992-07-10 |
| JP2682231B2 true JP2682231B2 (ja) | 1997-11-26 |
Family
ID=18101159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318619A Expired - Fee Related JP2682231B2 (ja) | 1990-11-24 | 1990-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682231B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432671A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Semiconductor storage device |
-
1990
- 1990-11-24 JP JP2318619A patent/JP2682231B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192361A (ja) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688323A (en) | Method for fabricating vertical MOSFETs | |
| CA1175953A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US4375717A (en) | Process for producing a field-effect transistor | |
| US4707720A (en) | Semiconductor memory device | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US6703665B1 (en) | Transistor | |
| US5202573A (en) | Dual anode mos scr with anti crosstalk collecting region | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US4864379A (en) | Bipolar transistor with field shields | |
| JP2682231B2 (ja) | 半導体装置 | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3412393B2 (ja) | 半導体装置 | |
| JPS6239547B2 (ja) | ||
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP2884787B2 (ja) | 半導体装置 | |
| JP2712098B2 (ja) | 半導体装置 | |
| JPS6155775B2 (ja) | ||
| JP4697384B2 (ja) | 半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| JP2629426B2 (ja) | ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法 | |
| JPH03171774A (ja) | 高耐圧プレーナ素子 | |
| JPH0464458B2 (ja) | ||
| JPS6048906B2 (ja) | 集積回路装置用保護回路 | |
| JP2003163351A (ja) | 絶縁ゲート型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |