JP2673328B2 - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ

Info

Publication number
JP2673328B2
JP2673328B2 JP18859192A JP18859192A JP2673328B2 JP 2673328 B2 JP2673328 B2 JP 2673328B2 JP 18859192 A JP18859192 A JP 18859192A JP 18859192 A JP18859192 A JP 18859192A JP 2673328 B2 JP2673328 B2 JP 2673328B2
Authority
JP
Japan
Prior art keywords
output
reactor
current
diode
rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18859192A
Other languages
English (en)
Other versions
JPH0614544A (ja
Inventor
聡 浜田
茂 岡本
肇 勝島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP18859192A priority Critical patent/JP2673328B2/ja
Publication of JPH0614544A publication Critical patent/JPH0614544A/ja
Application granted granted Critical
Publication of JP2673328B2 publication Critical patent/JP2673328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体スイッチング素
子構成のブリッジ回路を用いたブリッジ形DC−DCコ
ンバ−タに関する。
【0002】
【従来の技術】従来、この種ブリッジ形DC−DCコン
バ−タの1例である位相差PWM制御式のDC−DCコ
ンバ−タは、図5に示すように構成される。同図におい
て、1は直流電源、2はフルブリッジ構成のブリッジ回
路であり、各ブリッジ辺がトランジスタ,MOSFE
T,IGBT等の半導体スイッチング素子S1〜S4,
逆並列接続のダイオ−ドD1〜D4,充放電用のコンデ
ンサC1〜C4の並列回路により形成されている。
【0003】3は1次巻線L1の両端がブリッジ回路2
の1対の出力端子α,βに接続された出力トランスであ
り、2次巻線L2にタップtpが設けられている。SL
1,SL2は一端が2次巻線L2の両端それぞれに接続
された2個の可飽和リアクトル、4はリアクトルSL
1,SL2に接続された2相半波整流の整流器であり、
リアクトルSL1側のダイオ−ドD5,抵抗R1の並列
回路と、リアクトルSL2側のダイオ−ドD6,抵抗R
2の並列回路とが設けられている。
【0004】5はチョ−クインプット回路構成の2次側
平滑フィルタであり、整流器4と正側の一方の出力端子
6pとの間に設けられたチョ−クコイルとしての平滑リ
アクトルLdと、整流器4と負側の他方の出力端子6n
との間に設けられたフライホイ−ルダイオ−ドD7と、
出力端子6p,6n間に設けられた平滑コンデンサCd
とからなる。Roは出力端子6p,6n間に設けられた
負荷である。
【0005】つぎに、図5の動作につき、図6を参照し
て説明する。まず、ブリッジ回路2において、スイッチ
ング素子S1,S2は図6の(a)の実線,1点鎖線の
180°に近い導通幅のゲ−ト信号により体止期間を設
けて交互にオンし、半導体スイッチング素子S3,S4
も同図の(b)の実線,1点鎖線の180°に近い導通
幅のゲ−ト信号により体止期間を設けて交互にオンす
る。
【0006】なお、スイッチング素子S1,S2とスイ
ッチング素子S3,S4との間の位相差tθを0°〜1
80°の範囲で可変して出力制御が行われる。そして、
図6のt0より前(t<t0)はスイッチング素子S
1,S4がオンし、直流電源1からスイッチング素子S
1,出力トランス3,スイッチング素子S4を介して直
流電源1に電流が流れる。
【0007】このとき、直流電源1の電圧をEiとし
て、コンデンサC1〜C4の端子間電圧をVc1 〜Vc
4 とすると、コンデンサC1,C4が短絡放電状態にな
り、コンデンサC2,C3が充電状態になるため、電圧
Vc1 ,Vc2 は図6の(c)の実線,1点鎖線に示す
ように0,Eiそれぞれになり、電圧Vc3 ,Vc4
同図の(d)の実線,1点鎖線に示すようにEi,0そ
れぞれになる。
【0008】そのため、ブリッジ回路2は出力端子αが
Ei,出力端子βが0になる。また、出力端子αから出
力端子βに流れる方向を正とする出力トランス3の1次
巻線電流をI1 とすると、この電流I1 は図6の(e)
に示すようになる。
【0009】さらに、スイッチング素子S1〜S4を流
れる電流をIs1 〜Is4 とし、ダイオ−ドDI〜D4
の順方向の電流をId1 〜Id4 とすると、t<t0に
は図6の(f),(g)の実線に示すように電流Is1,
Is4 が流れる。なお、図6の(f)は電流Is1 ,I
2 の向きを正として、電流Is1 ,0Is2 を実線で
示し、電流Id2 ,Id1 を1点鎖線で示す。同様に、
図6の(g)は電流Is3 ,Is4 の向きを正として、
電流Is3 ,Is4 を実線で示し、電流Id3 ,Id4
を1点鎖線で示す。
【0010】また、出力トランス3の2次巻線L2にリ
アクトルSL1側の一端を正とする極性の2次電圧(正
電圧)が誘起し、一端とタップtpとの間の2次電圧V
2 の出力はリアクトルSL1を介してダイオ−ドD5に
より整流された後、リアクトルLd,コンデンサCdに
より平滑される。この平滑により形成された直流が出力
端子6p,6nを介して負荷Roに供給され、出力端子
6p,6n間に負荷電圧が生じる。なお、リアクトルS
L1は十分な電流通電により飽和する。
【0011】つぎに、図6のt0〜t1(t0≦t≦t
1)になると、t0にスイッチング素子S1のゲ−ト信
号がオフし、スイッチング素子S1の電流Is1 が流れ
なくなり、代わりに直流電源1からコンデンサC1,出
力トランス3,スイッチング素子4を介して直流電源1
に戻るル−プを電流が流れてコンデンサC1が充電さ
れ、その電圧Vc1 が上昇する。一方、コンデンサC2
はこのコンデンサC2から出力トランス3,スイッチン
グ素子4を介してコンデンサC2に戻るル−プにより放
電し、その電圧Vc2 が低下する。
【0012】そして、コンデンサC1の充電及びコンデ
ンサC2の放電はt1に完了し、このとき電圧Vc1
Eiに上昇して電圧Vc2 が0に低下する。つぎに、図
6のt1〜t2(t1≦t≦t2)になると、電圧Vc
2 の低下に基づき、t1にダイオ−ドD2が逆バイアス
状態から開放されてオンする。
【0013】そして、スイッチング素子S1はオフする
が、出力トランス3の励磁インダクタンスのエネルギ等
に基づく循環電流が出力トランス3,スイッチング素子
S4,ダイオ−ドD2,出力トランス3のル−プを流
れ、電流I1 が流れる。このため、出力トランス3の2
次側においても、リアクトルSL1,ダイオ−ドD5,
リアクトルLdを介して負荷Roに電流が流れ続け、リ
アクトルSL1は飽和状態に保たれる。
【0014】また、この間にスイッチング素子S2にゲ
−ト信号が供給され始めるが、出力トランス3のエネル
ギが放出されるまでスイッチング素子S2はオフに保た
れる。つぎに、図6のt2〜t3(t2≦t≦t3)に
なると、t2にスイッチング素子S4のゲ−ト信号がオ
フしてコンデンサC4が充電され、このコンデンサC4
の電圧Vc4 が上昇する。
【0015】また、コンデンサC3はこのコンデンサC
3から直流電源1,ダイオ−ドD2,出力トランス3を
介してコンデンサC3に戻るル−プにより放電し、その
電圧Vc3 が低下する。そして、電圧Vc3 ,Vc4
等しくなっても、出力トランス3の励磁インダクタンス
のエネルギ等によりコンデンサC4は充電され続ける。
【0016】そのため、電圧Vc4 は電圧Vc3 より高
くなり、コンデンサC3の放電及びコンデンサC4の充
電は電圧Vc3 が0になって電圧Vc4 がEiになるt
3まで続く。また、コンデンサC2が放電してコンデン
サC4が充電されるため、ブリッジ回路2は出力端子
α,βの電圧が逆転し、出力端子βが出力端子αより高
電圧になる。
【0017】そして、出力端子α,β間の電圧が逆転す
ると、出力トランス3の2次巻線L2に誘起する2次電
圧もリアクトルSL2側の他端を正とする負電圧に反転
する。しかし、この反転直後は2次電圧が小さいため、
ダイオ−ドD6は順方向にバイアスされるが電流がほと
んど流れず、リアクトルSL2は不飽和の状態を保つ。
【0018】また、ダイオ−ドD5は逆方向にバイアス
されてオフし、2次巻線L2のタップtpからフライホ
イ−ルダイオ−ドD7,抵抗R1,リアクトルSL1を
介して2次巻線L2に漸減する電流が流れ、リアクトル
SL1が不飽和に移行する。つぎに、図6のt3〜t4
(t3≦t≦t4)になると、電圧Vc3 の低下に基づ
き、t3にダイオ−ドD3がオンする。
【0019】このとき、出力トランス3のエネルギに基
づく電流が出力トランス3,ダイオ−ドD3,直流電源
1,ダイオ−ドD2,出力トランス3のル−プを流れ
る。さらに、t4にゲ−ト信号が供給されてスイッチン
グ素子S3がオンし、このとき、ブリッジ回路2はスイ
ッチング素子S2,S3がオンしてスイッチング素子S
1,S4がオフした状態になる。
【0020】また、出力トランス3に逆方向の大量の電
流I1 が流れてその負電圧極性の2次電圧が十分大きく
なり、リアクトルSL2が飽和するとともに、リアクト
ルSL2,ダイオ−ドD6,リアクトルLd,負荷Ro
を介してタップtpに電流が流れる。
【0021】そして、t5にスイッチング半導体S2の
ゲ−ト信号がオフしてt0〜t5の半サイクルTaが経
過すると、つぎのt5〜t10の半サイクルTbに移行
し、この半サイクルTbの間にスイッチング素子S2,
S3がオフしてスイッチング素子S1,S4がオンす
る。以降、同様の動作がくり返されて負荷給電が継続す
る。
【0022】
【発明が解決しようとする課題】前記図5の従来装置の
場合、半サイクルTaにおいて、t1≦t≦t2のスイ
ッチング過渡期間に、出力トランス3,スイッチング素
子S4,ダイオ−ドD2,出力トランス3のル−プを大
きな循環電流が流れる。
【0023】同様、他方の半サイクルTbにおいても、
t1≦t≦t2に相当する図6のt6≦t≦t7のスイ
ッチング過渡期間に、出力トランス3,ダイオ−ドD
1,スイッチング素子S3,出力トランス3のル−プを
大きな循環電流が流れる。そのため、スイッチング素子
S3,S4及びダイオ−ドD1,D2に損失の大きな大
型のものを要する問題点がある。
【0024】また、出力トランス3も前述の両半サイク
ルTa,Tbの循環電流が流れるため、十分大きな巻線
電流に耐える大型のものを要する問題点がある。本発明
は、ブリッジ回路のスイッチングに伴なう循環電流を低
減し、ブリッジ回路の半導体スイッチング素子,ダイオ
−ド及び出力トランスを小型化することを目的とする。
【0025】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明のDC−DCコンバ−タにおいては、ブリ
ッジ回路のブリッジ辺それぞれを、半導体スイッチング
素子にダイオ−ドを逆並列接続するとともにコンデンサ
を並設して形成し、出力トランスの2次側の2次側平滑
フィルタに、整流器の出力がタップに供給され,一端が
一方の出力端子に接続されたチョ−クコイルとしての平
滑リアクトルと、該リアクトルの他端と他方の出力端子
との間に設けられたフライホイ−ルダイオ−ドとを備え
る。
【0026】
【作用】前記のように構成された本発明のDC−DCコ
ンバ−タの場合、とくに、整流器の出力が2次側平滑フ
ィルタに設けられた平滑リアクトルのタップに供給され
るため、ブリッジ回路のスイッチング過渡時の整流器の
電流が従来装置の場合より減少する。そして、この電流
の減少により出力トランスの1次側の電流が減少し、ブ
リッジ回路のスイッチングに伴う循環電流が低減され
る。
【0027】
【実施例】実施例について、図1ないし図4を参照して
説明する。 (第1の実施例)まず、第1の実施例について、図1及
び図2を参照して説明する。図1において、図5と同一
符号は同一のものを示し、図5と異なる点は、2次側平
滑フィルタ5にタップ付きの平滑リアクトルLDを設
け、このリアクトルLDの一端aを出力端子6pに接続
し、タップbを整流器4の出力端子に接続し、その他端
cと出力端子6nとの間にフライホイ−ルダイオ−ドD
7を設けた点である。
【0028】また、図2において、(a)〜(g)は図
5の(a)〜(g)それぞれに対応する波形である。
そして、基本的な動作は図5の従来コンバ−タと同じで
あり、異なる点は出力トランス3の2次側において、整
流器4の出力を平滑リアクトルLDのタップbに供給し
て平滑するようにした点である。
【0029】この場合、つぎに説明するように両半サイ
クルTa,Tbのt1≦t≦t2,t6≦t≦t7のス
イッチング過渡期間の循環電流が減少する。すなわち、
一方の半サイクルTaのt1≦t≦t2において、t1
に電圧Vc 1 がEiに上昇して電圧Vc2 が0に低下
し、ダイオ−ドD2が逆バイアス状態から開放されてオ
ンすると、出力トランス3の励磁インダクタンスのエネ
ルギ等に基づく循環電流が出力トランス3,スイッチン
グ素子S4,ダイオ−ドD2,出力トランス3のル−プ
を流れる。
【0030】一方、スイッチング素子S1がオフする
と、フライホイ−ルダイオ−ドD7はオンする。このと
き、平滑リアクトルLDの一端a,タップb間の巻線数
とタップb,他端c間の巻線数との比をn:1とする
と、タップb,他端c間の電圧Vcbはつぎの数1の式
で示される。
【0031】
【数1】Vcb=Eo/(1+n)
【0032】また、ダイオ−ドD5を流れる電流をId
5 とすると、この電流Id5 はつぎの数2の式で示され
る。なお、式中のLsはタップb,他端c間のインダク
タンス、e(−t)は時間tについての指数関数であ
る。
【0033】
【数2】 Id5 =Io−〔Eo/{(1+n)Ls}〕e(−t)
【0034】この数2の式からも明らかなように初期の
電流Id5 が大きく減少し、t1〜t2には図2の
(e)に示すように出力トランス3の1次側の電流I1
が減少し、同図の(f),(g)の示すようにダイオ−
ドD2の電流Id2 及びスイッチング素子S4の電流I
4 も低減された循環電流が減少する。そして、この実
施例の場合、インダクタンスLsが小さく選択されてい
るため、電流Id5 ,I1 が短時間に零になり、循環電
流が十分に減少するため、ダイオ−ドD2,スイッチン
グ素子S4に損失が小さい小型のものを使用できる。
【0035】また、他方の半サイクルTbのt5≦t≦
t6においても、t6にダイオ−ドD1がオンして出力
トランス3,ダイオ−ドD1,スイッチング素子S3,
出力トランス3のル−プを循環電流が流れるときに、ダ
イオ−ドD6を流れる電流Id6 が前記数2の式と同様
の式で示される電流になり、電流I1 が減少し、ダイオ
−ドD1の電流Id1 及びスイッチング素子S3の電流
Is3 が低減されて循環電流が減少する。そのため、ダ
イオ−ドD1,スイッチング素子S3にも損失が小さい
小型のものを使用できる。
【0036】(第2の実施例)つぎに、第2の実施例に
ついて、図3を参照して説明する。図3において、図1
と同一符号は同一もしくは相当するものを示し、図1と
異なる点は、直流電源を電圧Ei/2の2個の直流電源
1a,1bの直列回路により形成し、いわゆる2電源構
成とした点である。
【0037】なお、La,Lbは出力トランス3の励磁
インダクタンスである。この実施例の場合も第1の実施
例と同様に動作する。そして、2次側フィルタ5のリア
クトルLDにタップbを設け、このタップbに整流器4
の出力を供給するため、1実施例と同様の効果が生じ
る。
【0038】(第3の実施例)つぎに、第3の実施例に
ついて、図4を参照して説明する。図4において、図
1,図3と同一符号は同一もしくは相当するものを示
し、それらの図面と異なる点はつぎの(a)〜(d)の
各点である。 (a)ブリッジ回路2を図1,図3のフルブリッジ回路
でなく、スイッチング素子S1,S2の第1のハ−フブ
リッジ回路とスイッチング素子S3,S4の第2のハ−
フブリッジ回路とにより形成した点。
【0039】(b)ハ−フブリッジ回路毎に出力トラン
ス3a,3bを備え、両トランス3a,3bの1次巻線
L1a,L1bを出力端子α,βそれぞれと直流電源1
a,1bの接続点との間に設けた点。 (c)出力トランス3aの2次巻線L2aと出力トラン
ス3bの2次巻線L2b,L2b’とをL2b,L2
a,L2b’の順に直列接続し、2次巻線L2aのタッ
プtp’により図1、図3のタップtpを形成した点。
【0040】(d)整流器4をダイオ−ドD5,D6,
D8,D9及び抵抗R3,R4により形成した点。 そして、この実施例の場合も第1,第2の実施例と同様
に動作して同様の効果が生じる。
【0041】ところで、ブリッジ回路2、出力トランス
3及び整流器4等の構成,駆動方式は実施例に限定され
るものでなく、例えば整流器4は2相半波整流器,全波
整流器或いは単相半波整流器のいずれでもよい。
【0042】
【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載する効果を生じる。出力トラン
ス3,3a,3bの2次側の整流器4の出力を2次側平
滑フィルタ5に設けられた平滑リアクトルLDのタップ
bに供給したため、ブリッジ回路2がスイッチングする
際のスイッチング過渡時の循環電流が減少し、ブリッジ
回路2の半導体スイッチング素子S1〜S4及びダイオ
−ドD1〜D4を損失が小さく小型な素子により形成す
ることができ、しかも、出力トランス3,3a,3bの
1次側の電流を低減して出力トランス3,3a,3bを
小型化することができる。
【図面の簡単な説明】
【図1】本発明のDC−DCコンバ−タの第1の実施例
の結線図である。
【図2】(a)〜(g)は図1の動作説明用のタイミン
グチャ−トである。
【図3】本発明の第2の実施例の結線図である。
【図4】本発明の第3の実施例の結線図である。
【図5】従来例の結線図である。
【図6】(a)〜(g)は図5の動作説明用のタイミン
グチャ−トである。
【符号の説明】
1,1a,1b 直流電源 2 ブリッジ回路 3,3a,3b 出力トランス 4 整流器 5 2次側平滑フィルタ S1〜S4 ブリッジ辺の半導体スイッチング素子 D1〜D4 ブリッジ辺のダイオ−ド C1〜C4 ブリッジ辺のコンデンサ L1,L1a,L1b 出力トランスの1次巻線 L2,L2a,L2b,L2b’ 出力トランスの2次
巻線 SL1,SL2 可飽和リアクトル LD 平滑リアクトル D7 フライホイ−ルダイオ−ド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−147982(JP,A) 特開 平5−111256(JP,A) 特開 平5−95677(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 直流電源を半導体スイッチング素子構成
    のブリッジ回路により交流に変換し、該交流を出力トラ
    ンスの1次巻線に供給し、前記出力トランスの2次巻線
    出力を可飽和リアクトルを介して整流器に供給し、該整
    流器の出力をチョ−クインプット回路構成の2次側平滑
    フィルタにより平滑して直流出力を形成するDC−DC
    コンバ−タにおいて、 前記ブリッジ回路のブリッジ辺それぞれを、半導体スイ
    ッチング素子にダイオ−ドを逆並列接続するとともにコ
    ンデンサを並設して形成し、 前記2次側平滑フィルタに、前記整流器の出力がタップ
    に供給され,一端が一方の出力端子に接続されたチョ−
    クコイルとしての平滑リアクトルと、該リアクトルの他
    端と他方の出力端子との間に設けられたフライホイ−ル
    ダイオ−ドとを備えたことを特徴とするDC−DCコン
    バ−タ。
JP18859192A 1992-06-22 1992-06-22 Dc−dcコンバータ Expired - Lifetime JP2673328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18859192A JP2673328B2 (ja) 1992-06-22 1992-06-22 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18859192A JP2673328B2 (ja) 1992-06-22 1992-06-22 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JPH0614544A JPH0614544A (ja) 1994-01-21
JP2673328B2 true JP2673328B2 (ja) 1997-11-05

Family

ID=16226345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18859192A Expired - Lifetime JP2673328B2 (ja) 1992-06-22 1992-06-22 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP2673328B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002136119A (ja) * 2000-10-20 2002-05-10 Sansha Electric Mfg Co Ltd Dc−dcコンバータ
JP2009146955A (ja) * 2007-12-11 2009-07-02 Hitachi Computer Peripherals Co Ltd 複合リアクトルおよび電源装置
JP5591666B2 (ja) * 2010-11-30 2014-09-17 株式会社ダイヘン Dc−dcコンバータ
JP5214779B2 (ja) * 2011-08-04 2013-06-19 日立コンピュータ機器株式会社 電源装置
JP6009003B2 (ja) 2015-01-20 2016-10-19 三菱電機株式会社 Dc/dcコンバータ

Also Published As

Publication number Publication date
JPH0614544A (ja) 1994-01-21

Similar Documents

Publication Publication Date Title
EP0471421B1 (en) Stabilizing power source apparatus
US7554820B2 (en) Series resonant DC-DC converter
JP3199423B2 (ja) 共振形フォワードコンバ−タ
US5166869A (en) Complementary electronic power converter
JPH0746902B2 (ja) スイッチ回路
US5172308A (en) DC-DC converter with transformer having a single secondary winding
JP2673328B2 (ja) Dc−dcコンバータ
JP3582643B2 (ja) 昇圧形dc−dcコンバータ
JP2513381B2 (ja) 電源回路
JPS5849112B2 (ja) 転流回路
US3942094A (en) Commutation circuit and applications thereof
JP2720001B2 (ja) Dc−dcコンバータ
JP3426070B2 (ja) 共振形フォワードコンバータ
JP2717329B2 (ja) Dc/dcコンバ−タ
JP3235755B2 (ja) コンバータ装置
JPH08168240A (ja) Dc−dcコンバータ
US4030021A (en) Inverter
JP3372868B2 (ja) 電流制御型インバータ回路、その制御方法、コンデンサ充電器及びそれを備えたレーザ装置
EP0542197B1 (en) Method of controlling switching regulator
RU2110881C1 (ru) Резонансный преобразователь с широтно-импульсной модуляцией
JP2003348834A (ja) 単相昇降圧コンバータ
JPH114578A (ja) 電圧変換装置
JPH07107742A (ja) 直列共振コンバ−タ
JP2003189618A (ja) スイッチング電源装置
JP3174591B2 (ja) パルス幅変調形交番定電流回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090718

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 14

EXPY Cancellation because of completion of term