JP2668380B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2668380B2 JP2668380B2 JP63084095A JP8409588A JP2668380B2 JP 2668380 B2 JP2668380 B2 JP 2668380B2 JP 63084095 A JP63084095 A JP 63084095A JP 8409588 A JP8409588 A JP 8409588A JP 2668380 B2 JP2668380 B2 JP 2668380B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- layer
- diffusion region
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 不純物領域と電極・配線とのオーミック・コンタクト
を低抵抗化するのに好適な半導体装置の製造方法に関
し、 電極・配線と不純物拡散領域とのコンタクト抵抗や電
極・配線そのものの層質が劣化することなく抵抗値が充
分に低い半導体装置が得られるようにすることを目的と
し、 半導体基板に不純物を導入して不純物拡散領域を形成
してから絶縁層を形成する工程と、次いで、該不純物拡
散領域に対向する該絶縁層に電極コンタクト窓を形成す
る工程と、次いで、該電極コンタクト窓を含めた全面に
イオン注入するのに必要な厚さに制御された電極・配線
層を形成する工程と、次いで、該電極・配線層と前記半
導体基板との界面に於ける不純物濃度が充分に高くなる
よう該電極・配線層の厚さに対応して制御された加速エ
ネルギをもって不純物イオンを打ち込む工程と、次い
で、前記電極・配線層よりも厚い電極・配線層を形成し
て積層する工程とが含まれてなるよう構成する。
を低抵抗化するのに好適な半導体装置の製造方法に関
し、 電極・配線と不純物拡散領域とのコンタクト抵抗や電
極・配線そのものの層質が劣化することなく抵抗値が充
分に低い半導体装置が得られるようにすることを目的と
し、 半導体基板に不純物を導入して不純物拡散領域を形成
してから絶縁層を形成する工程と、次いで、該不純物拡
散領域に対向する該絶縁層に電極コンタクト窓を形成す
る工程と、次いで、該電極コンタクト窓を含めた全面に
イオン注入するのに必要な厚さに制御された電極・配線
層を形成する工程と、次いで、該電極・配線層と前記半
導体基板との界面に於ける不純物濃度が充分に高くなる
よう該電極・配線層の厚さに対応して制御された加速エ
ネルギをもって不純物イオンを打ち込む工程と、次い
で、前記電極・配線層よりも厚い電極・配線層を形成し
て積層する工程とが含まれてなるよう構成する。
本発明は、不純物領域と電極・配線とのオーミック・
コンタクトを低抵抗化するのに好適な半導体装置の製造
方法に関する。
コンタクトを低抵抗化するのに好適な半導体装置の製造
方法に関する。
一般に、半導体装置は高集積化されるほどオーミック
・コンタクトには低抵抗化が要求される。
・コンタクトには低抵抗化が要求される。
通常、半導体装置に於ける電極・配線は不純物拡散領
域とオーミック・コンタクトさせるようになっていて、
その不純物拡散領域はイオン注入法を適用して形成され
ることが多い。そこで、オーミック・コンタクトを低抵
抗化するには、電極・配線と不純物拡散領域とが接触し
ている界面に於ける不純物濃度が最高となるようにイオ
ン注入の加速エネルギ或いはイオン注入される面上に形
成された絶縁層の厚さなどを制御して最適化することが
行われたり、或いは、電極・配線を形成した後にイオン
注入することが行われている。
域とオーミック・コンタクトさせるようになっていて、
その不純物拡散領域はイオン注入法を適用して形成され
ることが多い。そこで、オーミック・コンタクトを低抵
抗化するには、電極・配線と不純物拡散領域とが接触し
ている界面に於ける不純物濃度が最高となるようにイオ
ン注入の加速エネルギ或いはイオン注入される面上に形
成された絶縁層の厚さなどを制御して最適化することが
行われたり、或いは、電極・配線を形成した後にイオン
注入することが行われている。
第17図乃至第24図は従来技術を解説する為の工程要所
に於ける半導体装置の要部切断側面図を表し、以下、こ
れ等の図を参照しつつ説明する。
に於ける半導体装置の要部切断側面図を表し、以下、こ
れ等の図を参照しつつ説明する。
第17図参照 （１） 例えば窒化シリコン（Si3N4）層などを耐酸化
性マスクとする選択的熱酸化法を適用することに依り、
ｐ型シリコン半導体基板１に厚さ例えば6000〔Å〕程度
の二酸化シリコン（SiO2）からなるフィールド絶縁層２
を成長させる。
性マスクとする選択的熱酸化法を適用することに依り、
ｐ型シリコン半導体基板１に厚さ例えば6000〔Å〕程度
の二酸化シリコン（SiO2）からなるフィールド絶縁層２
を成長させる。
（２） 耐酸化性マスクとして用いた窒化シリコン層を
除去してｐ型シリコン半導体基板１の一部を表出させ
る。
除去してｐ型シリコン半導体基板１の一部を表出させ
る。
第18図参照 （３） 熱酸化法を適用することに依り、前記表出され
たｐ型シリコン半導体基板１上に厚さ例えば200〔Å〕
程度の二酸化シリコンからなる絶縁層３を成長させる。
尚、この際、フィールド絶縁層２も極僅か厚くなる。
たｐ型シリコン半導体基板１上に厚さ例えば200〔Å〕
程度の二酸化シリコンからなる絶縁層３を成長させる。
尚、この際、フィールド絶縁層２も極僅か厚くなる。
第19図参照 （４） イオン注入法を適用することに依り、ドーズ量
を例えば４×1015〔cm-2〕、加速エネルギを例えば70
〔KeV〕としてAsイオンの打ち込みを行う。
を例えば４×1015〔cm-2〕、加速エネルギを例えば70
〔KeV〕としてAsイオンの打ち込みを行う。
第20図参照 （５） 窒素雰囲気中に於いて、温度を例えば1000
〔℃〕、時間を例えば10〔分〕として前記打ち込まれた
Asイオンを活性化する為の熱処理を行い、動作可能なn+
型不純物拡散領域４を生成させる。
〔℃〕、時間を例えば10〔分〕として前記打ち込まれた
Asイオンを活性化する為の熱処理を行い、動作可能なn+
型不純物拡散領域４を生成させる。
第21図参照 （６） 化学気相成長（chemical vapor deposition:CV
D）法を適用することに依り、厚さ例えば2500〔Å〕程
度の二酸化シリコンからなる層間絶縁層５を形成する。
D）法を適用することに依り、厚さ例えば2500〔Å〕程
度の二酸化シリコンからなる層間絶縁層５を形成する。
（７） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、層間絶縁層５並びに絶縁層３の選択的エッチ
ングを行い、電極コンタクト窓3Aを形成する。
とに依り、層間絶縁層５並びに絶縁層３の選択的エッチ
ングを行い、電極コンタクト窓3Aを形成する。
第22図参照 （８） CVD法を適用することに依り、厚さ例えば2000
〔Å〕程度のWSiXからなる電極・配線層を形成する。
〔Å〕程度のWSiXからなる電極・配線層を形成する。
第23図参照 （９） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、前記電極・配線層のパターニングを行い電極
・配線６とする。
とに依り、前記電極・配線層のパターニングを行い電極
・配線６とする。
第24図参照 （10） CVD法を適用することに依り、厚さ例えば1000
〔Å〕程度の二酸化シリコンからなる保護層７を形成す
る。
〔Å〕程度の二酸化シリコンからなる保護層７を形成す
る。
（11） 電極・配線６とn+型不純物拡散領域４との間の
オーミック・コンタクトを低抵抗化する為、温度を例え
ば950〔℃〕、時間を例えば20〔分〕とする熱処理を行
う。
オーミック・コンタクトを低抵抗化する為、温度を例え
ば950〔℃〕、時間を例えば20〔分〕とする熱処理を行
う。
第25図及び第26図は本発明を実現するに際して行なっ
た実験で得られた従来技術を解説する為の工程要所に於
ける半導体装置の要部切断側面図を表し、以下、これ等
の図を参照しつつ説明する。尚、第17図乃至第24図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとし、また、電極・配線層を形成する迄の
工程は第17図乃至第24図について説明した従来例と同様
であるから省略し、その次の段階から説明する。
た実験で得られた従来技術を解説する為の工程要所に於
ける半導体装置の要部切断側面図を表し、以下、これ等
の図を参照しつつ説明する。尚、第17図乃至第24図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとし、また、電極・配線層を形成する迄の
工程は第17図乃至第24図について説明した従来例と同様
であるから省略し、その次の段階から説明する。
第25図参照 （１） イオン注入法を適用することに依り、既に形成
された電極・配線層の上からドーズ量を例えば４×1015
〔cm-2〕、加速エネルギを例えば70〔KeV〕としてAsイ
オンの打ち込みを行う。尚、この場合の不純物イオンと
しては、n+型不純物拡散領域４を構成する不純物と同じ
ものを選択すれば良い。
された電極・配線層の上からドーズ量を例えば４×1015
〔cm-2〕、加速エネルギを例えば70〔KeV〕としてAsイ
オンの打ち込みを行う。尚、この場合の不純物イオンと
しては、n+型不純物拡散領域４を構成する不純物と同じ
ものを選択すれば良い。
第26図参照 （２） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、前記電極・配線層のパターニングを行い電極
・配線６とする。
とに依り、前記電極・配線層のパターニングを行い電極
・配線６とする。
（３） CVD法を適用することに依り、厚さ例えば1000
〔Å〕程度の二酸化シリコンからなる保護層７を形成す
る。
〔Å〕程度の二酸化シリコンからなる保護層７を形成す
る。
（４） 電極・配線６とn+型不純物拡散領域４とのオー
ミック・コンタクトを低抵抗化する為、並びに、工程
（１）でイオン注入したAsを活性化する為、温度を例え
ば950〔℃〕、時間を例えば20〔分〕とする熱処理を行
う。
ミック・コンタクトを低抵抗化する為、並びに、工程
（１）でイオン注入したAsを活性化する為、温度を例え
ば950〔℃〕、時間を例えば20〔分〕とする熱処理を行
う。
第17図乃至第18図について説明した従来例のようにし
て製造された半導体装置に於いては、絶縁層３の厚さ、
Asイオンを注入さる際の加速エネルギなどを最適化する
ことでn+型不純物拡散領域４と電極・配線６との界面に
於ける不純物濃度が最も高くなっていて、良好なオーミ
ック・コンタクトが得られているとされている。
て製造された半導体装置に於いては、絶縁層３の厚さ、
Asイオンを注入さる際の加速エネルギなどを最適化する
ことでn+型不純物拡散領域４と電極・配線６との界面に
於ける不純物濃度が最も高くなっていて、良好なオーミ
ック・コンタクトが得られているとされている。
ところが、工程（４）に於けるイオン注入でAsを導入
された絶縁層３は工程（７）に於ける電極コンタクト窓
3Aの形成時に肝心な部分が除去されてしまう。従って、
工程（８）及び（９）でn+型不純物拡散領域４にコンタ
クトする電極・配線６を形成し、工程（11）でオーミッ
ク・コンタクトを低抵抗化する為の熱処理を行った場
合、n+型不純物拡散領域４からAsが電極・配線６中に再
拡散され、コンタクト抵抗は却って増加する。
された絶縁層３は工程（７）に於ける電極コンタクト窓
3Aの形成時に肝心な部分が除去されてしまう。従って、
工程（８）及び（９）でn+型不純物拡散領域４にコンタ
クトする電極・配線６を形成し、工程（11）でオーミッ
ク・コンタクトを低抵抗化する為の熱処理を行った場
合、n+型不純物拡散領域４からAsが電極・配線６中に再
拡散され、コンタクト抵抗は却って増加する。
また、第25図及び第26図について説明した従来例のよ
うにして製造された半導体装置に於いても、電極・配線
層の上から注入するAsイオンの加速エネルギを最適化す
ることでn+型不純物拡散領域４と電極・配線６との界面
に於ける不純物濃度が高くなって良好なオーミック・コ
ンタクトが得られているとされている。
うにして製造された半導体装置に於いても、電極・配線
層の上から注入するAsイオンの加速エネルギを最適化す
ることでn+型不純物拡散領域４と電極・配線６との界面
に於ける不純物濃度が高くなって良好なオーミック・コ
ンタクトが得られているとされている。
然しながら、このようにすると、電極・配線６の層質
が劣化して抵抗値が増加する。
が劣化して抵抗値が増加する。
本発明は、電極・配線と不純物拡散領域とのコンタク
ト抵抗や電極・配線そのものの層質が劣化することなく
抵抗値が充分に低い半導体装置が得られるようにする。
ト抵抗や電極・配線そのものの層質が劣化することなく
抵抗値が充分に低い半導体装置が得られるようにする。
第１図乃至第６図は本発明の原理を解説する為の半導
体装置の要部切断側面図を表し、以下、これ等の図を参
照しつつ説明する。尚、第17図乃至第26図に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
体装置の要部切断側面図を表し、以下、これ等の図を参
照しつつ説明する。尚、第17図乃至第26図に於いて用い
た記号と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
第１図参照 （１） 図は絶縁層３及び層間絶縁層５の選択的エッチ
ングを行って開口3Aを形成した状態を表しているが、こ
れは第21図に表されている状態と同じであり、これ以前
の工程は従来技術に依る場合と変わりない。
ングを行って開口3Aを形成した状態を表しているが、こ
れは第21図に表されている状態と同じであり、これ以前
の工程は従来技術に依る場合と変わりない。
第２図参照 （２） 厚さが約100〔Å〕乃至1000〔Å〕程度の薄い
電極・配線層８を形成する。
電極・配線層８を形成する。
第３図参照 （３） 薄い電極・配線層８の上からAsイオンの注入を
行う。
行う。
第４図参照 （４） 電極・配線層８と同種の電極・配線層６を積層
するように形成する。
するように形成する。
第５図参照 （５） 電極・配線層８並びに電極・配線層６のパター
ニングを行って電極・配線８′並びに６′とする。
ニングを行って電極・配線８′並びに６′とする。
第６図参照 （６） 保護膜７を形成してから電極・配線８′及び
６′とn+型不純物拡散領域４とのオーミック・コンタク
トを低抵抗化する為、及び、工程（３）でイオン注入し
たAsを活性化する為の熱処理を行う。
６′とn+型不純物拡散領域４とのオーミック・コンタク
トを低抵抗化する為、及び、工程（３）でイオン注入し
たAsを活性化する為の熱処理を行う。
前記工程に於いて、電極・配線層８の厚さ並びにイオ
ン注入に於ける加速エネルギを適切に選択すると電極・
配線８′とn+型不純物拡散領域４との界面に於ける不純
物濃度を最高にすることができる。
ン注入に於ける加速エネルギを適切に選択すると電極・
配線８′とn+型不純物拡散領域４との界面に於ける不純
物濃度を最高にすることができる。
このようなことから、本発明に依る半導体装置の製造
方法に於いては、半導体基板（例えばｐ型シリコン半導
体基板１）に不純物（例えばAs）を導入して不純物拡散
領域（例えばn+型不純物拡散領域４）を形成してから絶
縁層（例えば絶縁層５）を形成する工程と、次いで、該
不純物拡散領域に対向する該絶縁層（例えば絶縁層５及
び３）に電極コンタクト窓（例えば電極コンタクト窓3
A）を形成する工程と、次いで、該電極コンタクト窓を
含めた全面にイオン注入するのに必要な厚さに制御され
た電極・配線層（例えば電極・配線層８）を形成する工
程と、次いで、該電極・配線層と前記半導体基板との界
面に於ける不純物濃度が充分に高くなるよう該電極・配
線層の厚さに対応して制御された加速エネルギをもって
不純物イオンを打ち込む工程と、次いで、前記電極・配
線層よりも厚い電極・配線層（例えば電極・配線層６）
を形成して積層する工程とが含まれてなるよう構成す
る。
方法に於いては、半導体基板（例えばｐ型シリコン半導
体基板１）に不純物（例えばAs）を導入して不純物拡散
領域（例えばn+型不純物拡散領域４）を形成してから絶
縁層（例えば絶縁層５）を形成する工程と、次いで、該
不純物拡散領域に対向する該絶縁層（例えば絶縁層５及
び３）に電極コンタクト窓（例えば電極コンタクト窓3
A）を形成する工程と、次いで、該電極コンタクト窓を
含めた全面にイオン注入するのに必要な厚さに制御され
た電極・配線層（例えば電極・配線層８）を形成する工
程と、次いで、該電極・配線層と前記半導体基板との界
面に於ける不純物濃度が充分に高くなるよう該電極・配
線層の厚さに対応して制御された加速エネルギをもって
不純物イオンを打ち込む工程と、次いで、前記電極・配
線層よりも厚い電極・配線層（例えば電極・配線層６）
を形成して積層する工程とが含まれてなるよう構成す
る。
前記手段を採ることに依り、薄い電極・配線と不純物
拡散領域との界面に於ける不純物濃度は充分に高い状態
に維持されるからオーミック・コンタクトは良好であ
り、しかも、その薄い電極・配線は不純物を高い濃度で
含有しているので、オーミック・コンタクトの低抵抗化
や打ち込まれた不純物イオンを活性化する為の熱処理を
行っても前記不純物拡散領域からの不純物が前記薄い電
極・配線に再拡散することは殆どなく、従って、その薄
い電極・配線に積層されている厚い電極・配線に前記不
純物拡散領域からの不純物が再拡散されことは有効に阻
止され、また、その厚い電極・配線には不純物イオンが
打ち込まれていないことから、層質の劣化は全く発生せ
ず、それ自体の抵抗値は低い状態に維持されている。
拡散領域との界面に於ける不純物濃度は充分に高い状態
に維持されるからオーミック・コンタクトは良好であ
り、しかも、その薄い電極・配線は不純物を高い濃度で
含有しているので、オーミック・コンタクトの低抵抗化
や打ち込まれた不純物イオンを活性化する為の熱処理を
行っても前記不純物拡散領域からの不純物が前記薄い電
極・配線に再拡散することは殆どなく、従って、その薄
い電極・配線に積層されている厚い電極・配線に前記不
純物拡散領域からの不純物が再拡散されことは有効に阻
止され、また、その厚い電極・配線には不純物イオンが
打ち込まれていないことから、層質の劣化は全く発生せ
ず、それ自体の抵抗値は低い状態に維持されている。
第７図乃至第16図は本発明一実施例を解説する為の工
程要所に於ける半導体装置の要部切断側面図を表し、第
１図乃至第６図、第17図乃至第26図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。以下、第７図乃至第16図を参照しつつ説明する。
程要所に於ける半導体装置の要部切断側面図を表し、第
１図乃至第６図、第17図乃至第26図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。以下、第７図乃至第16図を参照しつつ説明する。
第７図参照 （１） 例えば窒化シリコン層などを耐酸化性マスクと
する選択的熱酸化法を適用することに依り、ｐ型シリコ
ン半導体基板１に厚さ例えば6000〔Å〕程度の二酸化シ
リコンからなるフィールド絶縁層２を成長させる。
する選択的熱酸化法を適用することに依り、ｐ型シリコ
ン半導体基板１に厚さ例えば6000〔Å〕程度の二酸化シ
リコンからなるフィールド絶縁層２を成長させる。
（２） 耐酸化性マスクとして用いた窒化シリコン層を
除去してｐ型シリコン半導体基板１の一部を表出させ
る。
除去してｐ型シリコン半導体基板１の一部を表出させ
る。
第８図参照 （３） 熱酸化法を適用することに依り、前記表出され
たｐ型シリコン半導体基板１上に厚さ例えば200〔Å〕
程度の二酸化シリコンからなる絶縁層３を成長させる。
たｐ型シリコン半導体基板１上に厚さ例えば200〔Å〕
程度の二酸化シリコンからなる絶縁層３を成長させる。
第９図参照 （４） イオン注入法を適用することに依り、ドーズ量
を例えば４×1015〔cm-2〕、加速エネルギを例えば70
〔KeV〕としてAsイオンの打ち込みを行う。
を例えば４×1015〔cm-2〕、加速エネルギを例えば70
〔KeV〕としてAsイオンの打ち込みを行う。
第10図参照 （５） 窒素雰囲気中に於いて、温度を例えば950
〔℃〕、時間を例えば20〔分〕として前記打ち込まれた
Asイオンを活性化する為の熱処理を行い、動作可能なn+
型不純物拡散領域４を生成させる。
〔℃〕、時間を例えば20〔分〕として前記打ち込まれた
Asイオンを活性化する為の熱処理を行い、動作可能なn+
型不純物拡散領域４を生成させる。
第11図参照 （６） CVD法を適用することに依り、厚さ例えば2500
〔Å〕程度の二酸化シリコンからなる層間絶縁層５を形
成する。
〔Å〕程度の二酸化シリコンからなる層間絶縁層５を形
成する。
（７） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、層間絶縁層５並びに絶縁層３の選択的エッチ
ングを行い、電極コンタクト窓3Aを形成する。
とに依り、層間絶縁層５並びに絶縁層３の選択的エッチ
ングを行い、電極コンタクト窓3Aを形成する。
第12図参照 （８） スパッタリング法を適用することに依り、厚さ
例えば200〔Å〕程度のWSiXからなる電極・配線層８を
形成する。
例えば200〔Å〕程度のWSiXからなる電極・配線層８を
形成する。
第13図参照 （９） イオン注入法を適用することに依り、ドーズ量
を例えば４×1015〔cm-2〕、加速エネルギを例えば70
〔KeV〕としてAsイオンの打ち込みを行う。
を例えば４×1015〔cm-2〕、加速エネルギを例えば70
〔KeV〕としてAsイオンの打ち込みを行う。
第14図参照 （10） スパッタリング法を適用することに依り、厚さ
例えば2000〔Å〕程度のWSiXからなる電極・配線層６を
形成する。
例えば2000〔Å〕程度のWSiXからなる電極・配線層６を
形成する。
第15図参照 （11） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、前記電極・配線層６並びに８のパターニング
を行い電極・配線６′並びに８′とする。
とに依り、前記電極・配線層６並びに８のパターニング
を行い電極・配線６′並びに８′とする。
第16図参照 （12） CVD法を適用することに依り、厚さ例えば2000
〔Å〕程度の二酸化シリコンからなる保護層７を形成す
る。
〔Å〕程度の二酸化シリコンからなる保護層７を形成す
る。
（13） 電極・配線８′とn+型不純物拡散領域４とのオ
ーミック・コンタクトを低抵抗化する為、温度を例えば
950〔℃〕、時間を例えば10〔秒〕とする所謂ラピッド
・サーマル・アニール（rapid thermal anneal;RTA）で
熱処理を行う。
ーミック・コンタクトを低抵抗化する為、温度を例えば
950〔℃〕、時間を例えば10〔秒〕とする所謂ラピッド
・サーマル・アニール（rapid thermal anneal;RTA）で
熱処理を行う。
このようにして製造した半導体装置に於ける電極・配
線８′とn+型不純物拡散領域４との界面に於ける不純物
濃度は１×1021〔cm-3〕を維持していた。また、当然の
ことながら、電極・配線６′には層質の劣化が発生する
ことはない。
線８′とn+型不純物拡散領域４との界面に於ける不純物
濃度は１×1021〔cm-3〕を維持していた。また、当然の
ことながら、電極・配線６′には層質の劣化が発生する
ことはない。
本発明に於いては、前記実施例に限られず、多くの改
変を加えることができ、例えば、電極・配線をWSiXを他
の金属シリサイドや金属そのものに代替したり、また、
層厚を約100〔Å〕乃至1000〔Å〕程度の範囲で適宜に
選択したり、注入イオンをB+、BF2 +、P+に代替するなど
は任意である。
変を加えることができ、例えば、電極・配線をWSiXを他
の金属シリサイドや金属そのものに代替したり、また、
層厚を約100〔Å〕乃至1000〔Å〕程度の範囲で適宜に
選択したり、注入イオンをB+、BF2 +、P+に代替するなど
は任意である。
本発明に依る半導体装置の製造方法に於いては、半導
体基板上の絶縁層に電極コンタクト窓を形成し、該電極
コンタクト窓を含めた全面にイオン注入するのに必要な
厚さに制御された電極・配線層を形成し、該電極・配線
層と前記半導体基板との界面に於ける不純物濃度が充分
に高くなるよう該電極・配線層の厚さに対応して制御さ
れた加速エネルギをもって不純物イオンを打ち込み、前
記電極・配線層よりも厚い電極・配線層を形成して積層
するようにしている。
体基板上の絶縁層に電極コンタクト窓を形成し、該電極
コンタクト窓を含めた全面にイオン注入するのに必要な
厚さに制御された電極・配線層を形成し、該電極・配線
層と前記半導体基板との界面に於ける不純物濃度が充分
に高くなるよう該電極・配線層の厚さに対応して制御さ
れた加速エネルギをもって不純物イオンを打ち込み、前
記電極・配線層よりも厚い電極・配線層を形成して積層
するようにしている。
前記構成を採ることに依り、薄い電極・配線と不純物
拡散領域との界面に於ける不純物濃度は充分に高い状態
に維持されるからオーミック・コンタクトは良好であ
り、しかも、その薄い電極・配線は高濃度の不純物を含
有しているので、オーミック・コンタクトの低抵抗化や
打ち込まれた不純物イオンを活性化する為の熱処理を行
っても前記不純物拡散領域からの不純物が前記薄い電極
・配線に再拡散することは殆どなく、従って、その薄い
電極・配線に積層されている厚い電極・配線に前記不純
物拡散領域からの不純物が再拡散されることは有効に阻
止され、また、その厚い電極・配線には不純物イオンが
打ち込まれていないことから、層質の劣化は全く発生せ
ず、それ自体の抵抗値は低い状態に維持されている。
拡散領域との界面に於ける不純物濃度は充分に高い状態
に維持されるからオーミック・コンタクトは良好であ
り、しかも、その薄い電極・配線は高濃度の不純物を含
有しているので、オーミック・コンタクトの低抵抗化や
打ち込まれた不純物イオンを活性化する為の熱処理を行
っても前記不純物拡散領域からの不純物が前記薄い電極
・配線に再拡散することは殆どなく、従って、その薄い
電極・配線に積層されている厚い電極・配線に前記不純
物拡散領域からの不純物が再拡散されることは有効に阻
止され、また、その厚い電極・配線には不純物イオンが
打ち込まれていないことから、層質の劣化は全く発生せ
ず、それ自体の抵抗値は低い状態に維持されている。
第１図乃至第６図は本発明の原理を説明する為の工程要
所に於ける半導体装置の要部切断側面図、第７図乃至第
16図は本発明実施例を説明する為の工程要所に於ける半
導体装置の要部切断側面図、第17図乃至第24図は従来例
を説明する為の工程要所に於ける半導体装置の要部切断
側面図、第25図及び第26図は本発明を実現するに際して
行なった実験で得られた従来技術を解説する為の工程要
所に於ける半導体装置の要部切断側面図をそれぞれ表し
ている。 図に於いて、１はｐ型シリコン半導体基板、２はフィー
ルド絶縁層、３は絶縁層、3Aは電極コンタクト窓、４は
n+型不純物拡散領域、５は層間絶縁層、６は厚い電極・
配線層、６′は厚い電極・配線、７は保護層、８は薄い
電極・配線層、８′は薄い電極・配線をそれぞれ示して
いる。
所に於ける半導体装置の要部切断側面図、第７図乃至第
16図は本発明実施例を説明する為の工程要所に於ける半
導体装置の要部切断側面図、第17図乃至第24図は従来例
を説明する為の工程要所に於ける半導体装置の要部切断
側面図、第25図及び第26図は本発明を実現するに際して
行なった実験で得られた従来技術を解説する為の工程要
所に於ける半導体装置の要部切断側面図をそれぞれ表し
ている。 図に於いて、１はｐ型シリコン半導体基板、２はフィー
ルド絶縁層、３は絶縁層、3Aは電極コンタクト窓、４は
n+型不純物拡散領域、５は層間絶縁層、６は厚い電極・
配線層、６′は厚い電極・配線、７は保護層、８は薄い
電極・配線層、８′は薄い電極・配線をそれぞれ示して
いる。
Claims (1)
- 【請求項１】半導体基板に不純物を導入して不純物拡散
領域を形成してから絶縁層を形成する工程と、 次いで、該不純物拡散領域に対向する該絶縁層に電極コ
ンタクト窓を形成する工程と、 次いで、該電極コンタクト窓を含めた全面にイオン注入
するのに必要な厚さに制御された電極・配線層を形成す
る工程と、 次いで、該電極・配線層と前記半導体基板との界面に於
ける不純物濃度が充分に高くなるよう該電極・配線層の
厚さに対応して制御された加速エネルギをもって不純物
イオンを打ち込む工程と、 次いで、前記電極・配線層よりも厚い電極・配線層を形
成して積層する工程とが含まれてなることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084095A JP2668380B2 (ja) | 1988-04-07 | 1988-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084095A JP2668380B2 (ja) | 1988-04-07 | 1988-04-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01257324A JPH01257324A (ja) | 1989-10-13 |
| JP2668380B2 true JP2668380B2 (ja) | 1997-10-27 |
Family
ID=13820956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084095A Expired - Fee Related JP2668380B2 (ja) | 1988-04-07 | 1988-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668380B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193380A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-04-07 JP JP63084095A patent/JP2668380B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01257324A (ja) | 1989-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162741A (en) | Semiconductor device and manufacturing method therefor | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JP4872395B2 (ja) | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 | |
| US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
| KR0177534B1 (ko) | 반도체 장치 제조방법 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| US7232751B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP2668380B2 (ja) | 半導体装置の製造方法 | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPH0653492A (ja) | 半導体装置及びその製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JPH0697667B2 (ja) | 半導体装置の製造方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH08274320A (ja) | 半導体装置の製造方法 | |
| EP0292042B1 (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JP3216559B2 (ja) | 半導体装置の製造方法 | |
| JP3111516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04158516A (ja) | 半導体装置の製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |