JP3305490B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3305490B2 JP3305490B2 JP07425394A JP7425394A JP3305490B2 JP 3305490 B2 JP3305490 B2 JP 3305490B2 JP 07425394 A JP07425394 A JP 07425394A JP 7425394 A JP7425394 A JP 7425394A JP 3305490 B2 JP3305490 B2 JP 3305490B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- electrode wiring
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明はMOS半導体装置を製造
する方法に関し、特にゲート電極配線としてポリシリコ
ン膜とその上に形成された高融点金属シリサイド膜とか
らなるポリサイド構造のゲート電極配線を有する半導体
装置の製造方法に関するものである。
する方法に関し、特にゲート電極配線としてポリシリコ
ン膜とその上に形成された高融点金属シリサイド膜とか
らなるポリサイド構造のゲート電極配線を有する半導体
装置の製造方法に関するものである。
【0002】
【従来の技術】MOS半導体装置の微細化と高速化の要
請から、ゲート電極配線としてポリサイド構造が使用さ
れている。ポリサイド構造のゲート電極配線では、ポリ
シリコン膜上に高融点金属シリサイド膜が形成されてい
る。そのようなポリサイド配線を形成するためには、ゲ
ート酸化膜上にポリシリコン膜を堆積し、その上に高融
点金属シリサイド膜を堆積した後、その高融点金属シリ
サイド膜とポリシリコン膜を写真製版とエッチングによ
りパターン化してゲート電極配線を形成する。そして、
自己整合的(セルフアライン)に基板に不純物をイオン
注入してソース・ドレイン拡散層を形成するには、ゲー
ト電極配線をマスクとしてイオン注入を行なうが、ゲー
ト電極配線を通して基板のチャネル領域にソース・ドレ
イン用の不純物が突き抜けるのを防ぐために、高融点金
属シリサイド層上に高温熱処理により酸化膜を形成して
いる。
請から、ゲート電極配線としてポリサイド構造が使用さ
れている。ポリサイド構造のゲート電極配線では、ポリ
シリコン膜上に高融点金属シリサイド膜が形成されてい
る。そのようなポリサイド配線を形成するためには、ゲ
ート酸化膜上にポリシリコン膜を堆積し、その上に高融
点金属シリサイド膜を堆積した後、その高融点金属シリ
サイド膜とポリシリコン膜を写真製版とエッチングによ
りパターン化してゲート電極配線を形成する。そして、
自己整合的(セルフアライン)に基板に不純物をイオン
注入してソース・ドレイン拡散層を形成するには、ゲー
ト電極配線をマスクとしてイオン注入を行なうが、ゲー
ト電極配線を通して基板のチャネル領域にソース・ドレ
イン用の不純物が突き抜けるのを防ぐために、高融点金
属シリサイド層上に高温熱処理により酸化膜を形成して
いる。
【0003】LDD(Lightly Doped Drain)構造のソ
ース・ドレイン拡散層を形成する場合には、ゲート電極
配線にパターン化した後、浅い拡散層形成用のイオン注
入を行ない、その後CVD酸化膜や高温酸化膜を形成
し、その酸化膜をエッチバックすることによりゲート電
極配線の側面にサイドウォールスペーサを形成する。そ
の後、ゲート電極配線とサイドウォールスペーサをマス
クとして、基板に深い拡散層形成用のイオン注入を行な
うが、このときもチャネル領域にソース・ドレイン用の
不純物が突き抜けるのを防ぐために、サイドウォールス
ペーサ形成後に酸化性雰囲気中での高温熱処理を施して
高融点金属シリサイド膜上に酸化膜を形成している。
ース・ドレイン拡散層を形成する場合には、ゲート電極
配線にパターン化した後、浅い拡散層形成用のイオン注
入を行ない、その後CVD酸化膜や高温酸化膜を形成
し、その酸化膜をエッチバックすることによりゲート電
極配線の側面にサイドウォールスペーサを形成する。そ
の後、ゲート電極配線とサイドウォールスペーサをマス
クとして、基板に深い拡散層形成用のイオン注入を行な
うが、このときもチャネル領域にソース・ドレイン用の
不純物が突き抜けるのを防ぐために、サイドウォールス
ペーサ形成後に酸化性雰囲気中での高温熱処理を施して
高融点金属シリサイド膜上に酸化膜を形成している。
【0004】高融点金属シリサイド膜上に酸化膜を形成
する高温熱処理工程においては、ゲート電極配線表面が
異常酸化により荒れたり、高融点金属シリサイド膜が剥
がれたりすることがある。また、高融点金属シリサイド
膜のストレスにより基板とゲート酸化膜との界面に高密
度の界面準位が発生し、耐圧が劣化するという不具合も
発生する。
する高温熱処理工程においては、ゲート電極配線表面が
異常酸化により荒れたり、高融点金属シリサイド膜が剥
がれたりすることがある。また、高融点金属シリサイド
膜のストレスにより基板とゲート酸化膜との界面に高密
度の界面準位が発生し、耐圧が劣化するという不具合も
発生する。
【0005】このような問題を解決するために、高温熱
処理により高融点金属シリサイド上に酸化膜を形成する
工程の前に、高融点金属シリサイド膜上にシリコン窒化
膜やシリコン酸化膜などの酸化保護膜を形成することが
提案されている(特開平4−207025号公報参
照)。
処理により高融点金属シリサイド上に酸化膜を形成する
工程の前に、高融点金属シリサイド膜上にシリコン窒化
膜やシリコン酸化膜などの酸化保護膜を形成することが
提案されている(特開平4−207025号公報参
照)。
【0006】
【発明が解決しようとする課題】引用例で提案されてい
る方法でゲート電極配線を形成すると、ゲート電極配線
へのパターン化の工程では高融点金属シリサイド上に酸
化保護膜が形成されているため、その酸化保護膜が局部
的に残ることがある。酸化保護膜が局部的に残ると、そ
の部分では高融点金属シリサイド膜及びその下のポリシ
リコン膜も残り、パターン化の不良が発生する。
る方法でゲート電極配線を形成すると、ゲート電極配線
へのパターン化の工程では高融点金属シリサイド上に酸
化保護膜が形成されているため、その酸化保護膜が局部
的に残ることがある。酸化保護膜が局部的に残ると、そ
の部分では高融点金属シリサイド膜及びその下のポリシ
リコン膜も残り、パターン化の不良が発生する。
【0007】本発明はポリサイド配線表面の異常酸化や
高融点シリサイド膜の剥がれなどの信頼性上の問題を解
決するとともに、ゲート電極配線へのパターン化におい
ても除去すべき部分に高融点金属シリサイド膜やポリシ
リコン膜が残るのを防ぐことを目的とするものである。
高融点シリサイド膜の剥がれなどの信頼性上の問題を解
決するとともに、ゲート電極配線へのパターン化におい
ても除去すべき部分に高融点金属シリサイド膜やポリシ
リコン膜が残るのを防ぐことを目的とするものである。
【0008】
【課題を解決するための手段】請求項1から4の発明で
は、ゲート酸化膜上にポリシリコン膜と高融点金属シリ
サイド膜の積層膜を形成し、その積層膜をゲート電極配
線形状にパターン化し、ゲート電極配線の露出面に薄い
酸化膜を形成した後にゲート電極配線を酸化する。薄い
酸化膜を形成する方法は、基板を200〜400℃の低
温で酸素プラズマに曝す方法、基板を低温で酸化性雰囲
気中で遠紫外線に曝す方法、又は基板を低温でオゾンを
含むガスに曝す方法である。ここでの遠紫外線は約20
00Å以下の波長領域であり、好ましくは1800Å付
近の波長である。
は、ゲート酸化膜上にポリシリコン膜と高融点金属シリ
サイド膜の積層膜を形成し、その積層膜をゲート電極配
線形状にパターン化し、ゲート電極配線の露出面に薄い
酸化膜を形成した後にゲート電極配線を酸化する。薄い
酸化膜を形成する方法は、基板を200〜400℃の低
温で酸素プラズマに曝す方法、基板を低温で酸化性雰囲
気中で遠紫外線に曝す方法、又は基板を低温でオゾンを
含むガスに曝す方法である。ここでの遠紫外線は約20
00Å以下の波長領域であり、好ましくは1800Å付
近の波長である。
【0009】高融点金属シリサイド膜は一般に用いられ
ているチタンシリサイド、タンタルシリサイド、モリブ
デンシリサイド、タングステンシリサイドなどである。
ているチタンシリサイド、タンタルシリサイド、モリブ
デンシリサイド、タングステンシリサイドなどである。
【0010】
【作用】請求項1から4の発明では、ポリサイド構造の
ゲート電極配線形状にパターン化した後、基板を酸素プ
ラズマやオゾンを含むガス又は酸化性雰囲気中で遠紫外
線に晒すことにより、高融点金属シリサイド膜上に薄い
酸化膜が形成される。この薄い酸化膜は、ゲート電極配
線のパターン化後に形成されるので、ゲート電極配線へ
のパターン化の工程では高融点金属シリサイド膜上に酸
化膜などの他の皮膜が形成されていないので、パターン
化は信頼性よく行なうことができる。
ゲート電極配線形状にパターン化した後、基板を酸素プ
ラズマやオゾンを含むガス又は酸化性雰囲気中で遠紫外
線に晒すことにより、高融点金属シリサイド膜上に薄い
酸化膜が形成される。この薄い酸化膜は、ゲート電極配
線のパターン化後に形成されるので、ゲート電極配線へ
のパターン化の工程では高融点金属シリサイド膜上に酸
化膜などの他の皮膜が形成されていないので、パターン
化は信頼性よく行なうことができる。
【0011】ソース・ドレイン拡散層形成のためのイオ
ン注入工程の前に行なう酸化工程では、高融点金属シリ
サイド膜上に薄い酸化膜が形成されている。その薄い酸
化膜は酸化種の拡散速度を遅くする作用を有し、これが
高融点金属シリサイド膜の異常酸化を防いだり、高融点
金属シリサイド膜が剥がれるのを防ぐ。
ン注入工程の前に行なう酸化工程では、高融点金属シリ
サイド膜上に薄い酸化膜が形成されている。その薄い酸
化膜は酸化種の拡散速度を遅くする作用を有し、これが
高融点金属シリサイド膜の異常酸化を防いだり、高融点
金属シリサイド膜が剥がれるのを防ぐ。
【0012】
【実施例】図1は本発明をLDD構造のMOSトランジ
スタを形成する工程に適用した実施例を示したものであ
る。 (A)シリコン基板2に通常のプロセスに従って、チャ
ネルストッパ層4、フィールド酸化膜6を形成した後、
基板2の露出面にゲート酸化膜8を100〜250Åの
厚さに形成する。その上にリンドープしたポリシリコン
膜10を1000〜2500Åの厚さにCVD法により
堆積する。その上に高融点金属シリサイド膜としてタン
グステンシリサイド膜12をPVD法により1000〜
2500Åの厚さに堆積する。
スタを形成する工程に適用した実施例を示したものであ
る。 (A)シリコン基板2に通常のプロセスに従って、チャ
ネルストッパ層4、フィールド酸化膜6を形成した後、
基板2の露出面にゲート酸化膜8を100〜250Åの
厚さに形成する。その上にリンドープしたポリシリコン
膜10を1000〜2500Åの厚さにCVD法により
堆積する。その上に高融点金属シリサイド膜としてタン
グステンシリサイド膜12をPVD法により1000〜
2500Åの厚さに堆積する。
【0013】次に、写真製版とエッチングによりタング
ステンシリサイド膜12及びポリシリコン膜10をゲー
ト電極配線形状にパターン化する。そのゲート電極配線
パターンとフィールド酸化膜6をマスクとして基板2に
LDD構造の浅い拡散層形成のためのリン又は砒素のイ
オン注入を行なう。このときの注入エネルギーは30〜
90KeV、ドーズ量は5×1012〜5×1013/cm
2である。このイオン注入ではシリサイド膜12上に酸
化膜が形成されていなくても、堆積後に熱処理を経てい
ないシリサイド膜12はアモルファスであるため、ゲー
ト電極12,10を通して基板のチャネル領域に注入不
純物が突き抜けることはない。タングステンシリサイド
膜12に代えて他の高融点金属シリサイド膜を用いた場
合も同じである。
ステンシリサイド膜12及びポリシリコン膜10をゲー
ト電極配線形状にパターン化する。そのゲート電極配線
パターンとフィールド酸化膜6をマスクとして基板2に
LDD構造の浅い拡散層形成のためのリン又は砒素のイ
オン注入を行なう。このときの注入エネルギーは30〜
90KeV、ドーズ量は5×1012〜5×1013/cm
2である。このイオン注入ではシリサイド膜12上に酸
化膜が形成されていなくても、堆積後に熱処理を経てい
ないシリサイド膜12はアモルファスであるため、ゲー
ト電極12,10を通して基板のチャネル領域に注入不
純物が突き抜けることはない。タングステンシリサイド
膜12に代えて他の高融点金属シリサイド膜を用いた場
合も同じである。
【0014】(B)ゲート電極配線を被うようにCVD
酸化膜又は高温酸化膜を1000〜2500Åの厚さに
堆積した後、エッチバックを施してゲート電極配線の側
面にサイドウォールスペーサ14を形成する。
酸化膜又は高温酸化膜を1000〜2500Åの厚さに
堆積した後、エッチバックを施してゲート電極配線の側
面にサイドウォールスペーサ14を形成する。
【0015】(C)次に、基板を酸素プラズマに曝して
シリサイド膜12上に薄い酸化膜16を形成する。酸化
膜16は例えば30〜50Åの厚さの酸化膜である。酸
素プラズマに曝す方法として、例えばバレル型アッシン
グ装置を用い、圧力0.6〜1.0Torrで、O2流量1
00〜500sccmとしてプラズマを形成し、基板温
度を300℃程度にしてそのプラズマに曝す。その後、
基板を酸化性雰囲気中で900℃程度に加熱してシリサ
イド膜12上にさらに酸化膜18を形成する。
シリサイド膜12上に薄い酸化膜16を形成する。酸化
膜16は例えば30〜50Åの厚さの酸化膜である。酸
素プラズマに曝す方法として、例えばバレル型アッシン
グ装置を用い、圧力0.6〜1.0Torrで、O2流量1
00〜500sccmとしてプラズマを形成し、基板温
度を300℃程度にしてそのプラズマに曝す。その後、
基板を酸化性雰囲気中で900℃程度に加熱してシリサ
イド膜12上にさらに酸化膜18を形成する。
【0016】(D)その後、LDD構造の深い拡散層を
形成するために、ゲート電極配線及びサイドウォールス
ペーサ16、並びにフィールド酸化膜6をマスクとして
砒素イオンを注入する。このときの注入エネルギーは2
0〜70KeV、ドーズ量は1×1015〜8×1015/
cm2である。このとき、ゲート電極配線上には酸化膜
18が形成されているので、深い拡散層20を形成する
ためのイオン注入によっても、その不純物が基板のチャ
ネル領域に突き抜けることはない。その後、通常のプロ
セスに従って層間絶縁膜を堆積し、コンタクトホールを
あけ、メタル配線を形成する。
形成するために、ゲート電極配線及びサイドウォールス
ペーサ16、並びにフィールド酸化膜6をマスクとして
砒素イオンを注入する。このときの注入エネルギーは2
0〜70KeV、ドーズ量は1×1015〜8×1015/
cm2である。このとき、ゲート電極配線上には酸化膜
18が形成されているので、深い拡散層20を形成する
ためのイオン注入によっても、その不純物が基板のチャ
ネル領域に突き抜けることはない。その後、通常のプロ
セスに従って層間絶縁膜を堆積し、コンタクトホールを
あけ、メタル配線を形成する。
【0017】図1の工程(C)で薄い酸化膜16を形成
する方法としては、酸素プラズマに曝すのに代えて、基
板を酸素又は酸素を含む雰囲気中で波長が2000Å以
下、好ましくは1800Å近辺の遠紫外線に曝すことに
よっても薄い酸化膜16を形成することができる。ま
た、基板をオゾンを含むガスに曝すことによっても薄い
酸化膜16を形成することができる。いずれも基板温度
は300℃程度の低温とする。
する方法としては、酸素プラズマに曝すのに代えて、基
板を酸素又は酸素を含む雰囲気中で波長が2000Å以
下、好ましくは1800Å近辺の遠紫外線に曝すことに
よっても薄い酸化膜16を形成することができる。ま
た、基板をオゾンを含むガスに曝すことによっても薄い
酸化膜16を形成することができる。いずれも基板温度
は300℃程度の低温とする。
【0018】図2は本発明をシングルドレイン構造の拡
散層をもつMOSトランジスタの形成方法に適用した実
施例を示したものである。 (A)図1と同様にポリサイド構造のゲート電極配線ま
で形成する。 (B)サイドウォールスペーサを形成することなく、基
板温度を300℃の低温に加熱して、基板を酸素プラズ
マに曝したり、酸化性雰囲気中で紫外線に曝したり、オ
ゾンを含む雰囲気ガスに曝すことにより、ゲート電極配
線表面に薄い酸化膜16を形成する。
散層をもつMOSトランジスタの形成方法に適用した実
施例を示したものである。 (A)図1と同様にポリサイド構造のゲート電極配線ま
で形成する。 (B)サイドウォールスペーサを形成することなく、基
板温度を300℃の低温に加熱して、基板を酸素プラズ
マに曝したり、酸化性雰囲気中で紫外線に曝したり、オ
ゾンを含む雰囲気ガスに曝すことにより、ゲート電極配
線表面に薄い酸化膜16を形成する。
【0019】(C)その後、酸化性雰囲気中で熱処理を
施すことによりゲート電極配線上に酸化膜18を形成す
る。その後、酸化膜18で被われたゲート電極配線及び
フィールド酸化膜6をマスクとして基板にソース・ドレ
イン拡散層形成用の砒素イオンを注入する。その後は通
常のプロセスに従って、層間絶縁膜、コンタクトホール
及び配線を形成する。
施すことによりゲート電極配線上に酸化膜18を形成す
る。その後、酸化膜18で被われたゲート電極配線及び
フィールド酸化膜6をマスクとして基板にソース・ドレ
イン拡散層形成用の砒素イオンを注入する。その後は通
常のプロセスに従って、層間絶縁膜、コンタクトホール
及び配線を形成する。
【0020】
【0021】
【発明の効果】請求項1〜4の本発明によれば、ポリサ
イドゲート電極の表面に低温で薄い酸化膜を形成するよ
うにしたので、イオン注入前の高温での酸化による異常
酸化を抑制することができ、ポリサイド配線の信頼性を
高めることができる。ポリサイドゲート電極配線のパタ
ーン化の段階では高融点金属シリサイド膜上には酸化膜
などが形成されていないので、エッチングは設計通りに
行なわれ、引用例のような残渣も発生しない。
イドゲート電極の表面に低温で薄い酸化膜を形成するよ
うにしたので、イオン注入前の高温での酸化による異常
酸化を抑制することができ、ポリサイド配線の信頼性を
高めることができる。ポリサイドゲート電極配線のパタ
ーン化の段階では高融点金属シリサイド膜上には酸化膜
などが形成されていないので、エッチングは設計通りに
行なわれ、引用例のような残渣も発生しない。
【図面の簡単な説明】
【図1】一実施例を示す工程断面図である。
【図2】他の実施例を示す工程断面図である。
2 シリコン基板 8 ゲート酸化膜 10 ポリシリコン膜 12 タングステンシリサイド膜 13,20 イオン注入領域 14 サイドウォールスペーサ 16 薄い酸化膜 18 酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/28 H01L 21/336
Claims (4)
- 【請求項1】 以下の工程(A)から(F)によりゲー
ト電極配線を形成することを特徴とする半導体装置の製
造方法。 (A)半導体基板上にゲート酸化膜を形成する工程、 (B)そのゲート酸化膜上にポリシリコン膜を堆積する
工程、 (C)そのポリシリコン膜上に高融点金属シリサイド膜
を堆積する工程、 (D)前記高融点金属シリサイド膜とポリシリコン膜を
ゲート電極配線形状にパターン化する工程、 (E)基板を200〜400℃で酸素プラズマに曝して
ゲート電極配線の露出面に薄い酸化膜を形成する工程、 (F)その後、ゲート電極配線を酸化する工程。 - 【請求項2】 以下の工程(A)から(F)によりゲー
ト電極配線を形成することを特徴とする半導体装置の製
造方法。 (A)半導体基板上にゲート酸化膜を形成する工程、 (B)そのゲート酸化膜上にポリシリコン膜を堆積する
工程、 (C)そのポリシリコン膜上に高融点金属シリサイド膜
を堆積する工程、 (D)前記高融点金属シリサイド膜とポリシリコン膜を
ゲート電極配線形状にパターン化する工程、 (E)基板を200〜400℃で酸化性雰囲気中で紫外
線に曝してゲート電極配線の露出面に薄い酸化膜を形成
する工程、 (F)その後、ゲート電極配線を酸化する工程。 - 【請求項3】 以下の工程(A)から(F)によりゲー
ト電極配線を形成することを特徴とする半導体装置の製
造方法。 (A)半導体基板上にゲート酸化膜を形成する工程、 (B)そのゲート酸化膜上にポリシリコン膜を堆積する
工程、 (C)そのポリシリコン膜上に高融点金属シリサイド膜
を堆積する工程、 (D)前記高融点金属シリサイド膜とポリシリコン膜を
ゲート電極配線形状にパターン化する工程、 (E)基板を200〜400℃でオゾンを含むガスに曝
してゲート電極配線の露出面に薄い酸化膜を形成する工
程、 (F)その後、ゲート電極配線を酸化する工程。 - 【請求項4】 LDD構造のMOS半導体装置を製造す
る方法であり、工程(D)でのゲート電極配線形状への
パターン化後に浅い拡散層形成用のイオン注入を行なっ
た後、工程(E)で薄い酸化膜を形成する前に、ゲート
電極配線を被う絶縁膜を堆積し、その絶縁膜にエッチバ
ックを施すことによりゲート電極配線の側面に後の工程
での深い拡散層形成用の側壁スペーサを形成する工程を
含んでいる請求1、2又は3に記載の半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07425394A JP3305490B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07425394A JP3305490B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07263686A JPH07263686A (ja) | 1995-10-13 |
JP3305490B2 true JP3305490B2 (ja) | 2002-07-22 |
Family
ID=13541815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07425394A Expired - Fee Related JP3305490B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3305490B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6208003B1 (en) | 1997-09-26 | 2001-03-27 | Nippon Steel Corporation | Semiconductor structure provided with a polycide interconnection layer having a silicide film formed on a polycrystal silicon film |
KR100361572B1 (ko) * | 1999-12-31 | 2002-11-21 | 아남반도체 주식회사 | 반도체 소자의 접촉 구조 형성 방법 |
KR100714039B1 (ko) * | 2006-05-10 | 2007-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
JP6012984B2 (ja) * | 2012-02-28 | 2016-10-25 | Hoya株式会社 | 転写用マスクの製造方法及びマスクブランクの製造方法 |
CN112740376B (zh) | 2018-09-13 | 2024-01-30 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置和记录介质 |
-
1994
- 1994-03-18 JP JP07425394A patent/JP3305490B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07263686A (ja) | 1995-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170409B2 (ja) | 半導体装置を形成する方法 | |
US5874353A (en) | Method of forming a self-aligned silicide device | |
US4808544A (en) | LDD structure containing conductive layer between gate oxide and sidewall spacer | |
JP3191693B2 (ja) | 半導体記憶装置の製造方法 | |
JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
JP2007250734A (ja) | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 | |
JP2953897B2 (ja) | 半導体装置の製造方法 | |
US6025241A (en) | Method of fabricating semiconductor devices with self-aligned silicide | |
JP3305490B2 (ja) | 半導体装置の製造方法 | |
JP3093620B2 (ja) | 半導体装置の製造方法 | |
JPH08321613A (ja) | 半導体装置の製造方法 | |
US5698468A (en) | Silicidation process with etch stop | |
US7427796B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP3125915B2 (ja) | 半導体装置の製造方法 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
US5985712A (en) | Method of fabricating field effect transistor with an LDD structure | |
JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
JPH023244A (ja) | 半導体装置の製造方法 | |
JPH0298143A (ja) | Ldd構造ポリシリコン薄膜トランジスタの製造方法 | |
JP3185235B2 (ja) | 半導体装置の製造方法 | |
JP3061027B2 (ja) | 半導体装置の製造方法 | |
JP2997554B2 (ja) | 半導体装置の製造方法 | |
JPS63227060A (ja) | 半導体装置の製造方法 | |
JPH1064898A (ja) | 半導体装置の製造方法 | |
JP3088556B2 (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |