JP2666704B2 - データ選択回路 - Google Patents
データ選択回路Info
- Publication number
- JP2666704B2 JP2666704B2 JP30824193A JP30824193A JP2666704B2 JP 2666704 B2 JP2666704 B2 JP 2666704B2 JP 30824193 A JP30824193 A JP 30824193A JP 30824193 A JP30824193 A JP 30824193A JP 2666704 B2 JP2666704 B2 JP 2666704B2
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- circuit
- output
- selection
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ選択回路におい
て、特にn種類(nは整数、以下省略)のデータを第1
のデータから、第nのデータまで順に選択し、その後第
1のデータにもどり、これを順次繰り返すデータ選択回
路に関する。
て、特にn種類(nは整数、以下省略)のデータを第1
のデータから、第nのデータまで順に選択し、その後第
1のデータにもどり、これを順次繰り返すデータ選択回
路に関する。
【0002】
【従来の技術】従来のデータ選別回路は図4に示すよう
な構成を有している。その例では、第1のデータ入力
1、第2のデータ入力2、・・・第nのデータ入力3、
選択信号発生回路4、選択回路6、データ出力7から構
成されている。
な構成を有している。その例では、第1のデータ入力
1、第2のデータ入力2、・・・第nのデータ入力3、
選択信号発生回路4、選択回路6、データ出力7から構
成されている。
【0003】選択信号発生回路4の詳細回路図を図5に
示す。この選択信号発生回路は切り換え信号入力28、
NOR回路29、DFF30〜33、第1の選択信号出
力34、第2の選択信号出力35、・・・第(n−1)
の選択信号出力36、第nの選択信号出力37から構成
されており、切り換え信号入力28により、各DFF3
0〜33のデータがシフトし、選択信号が第1の選択信
号から第nの選択信号まで順に指定されていく。
示す。この選択信号発生回路は切り換え信号入力28、
NOR回路29、DFF30〜33、第1の選択信号出
力34、第2の選択信号出力35、・・・第(n−1)
の選択信号出力36、第nの選択信号出力37から構成
されており、切り換え信号入力28により、各DFF3
0〜33のデータがシフトし、選択信号が第1の選択信
号から第nの選択信号まで順に指定されていく。
【0004】第1の選択信号34から第(n−1)の選
択信号36のいずれか1つが“1”であるとき、すなわ
ち第1〜第(n−1)の選択信号が選択指定していると
きであり、この時NOR回路29に“0”が出力され、
DFF30から順に“0”が書き込まれる。
択信号36のいずれか1つが“1”であるとき、すなわ
ち第1〜第(n−1)の選択信号が選択指定していると
きであり、この時NOR回路29に“0”が出力され、
DFF30から順に“0”が書き込まれる。
【0005】次に第1の選択信号34から第(n−1)
の選択信号36が全て“0”であるとき、すなわち第n
の選択信号が選択指定しているとき、NOR回路29に
“1”が出力され、次の切り換え信号入力28により、
DFF30に“1”が書き込まれ、第1の選択信号が
“1”になる。これを繰り返すことにより、図6に示す
ような第1の選択信号から第nの選択信号が発生され
る。
の選択信号36が全て“0”であるとき、すなわち第n
の選択信号が選択指定しているとき、NOR回路29に
“1”が出力され、次の切り換え信号入力28により、
DFF30に“1”が書き込まれ、第1の選択信号が
“1”になる。これを繰り返すことにより、図6に示す
ような第1の選択信号から第nの選択信号が発生され
る。
【0006】選択回路6の詳細回路図を図7に示す。こ
の選択回路は第1〜第nのデータ入力1〜3、第1〜第
nの選択信号入力38〜40、スリーステイトバッファ
41〜49、データ出力7より構成されており、選択信
号発生回路4の第1の選択信号出力34から第nの選択
信号出力37に従い、スリーステイトバッファ41〜4
9のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図6に示す出力がデータ
出力7に出力される。
の選択回路は第1〜第nのデータ入力1〜3、第1〜第
nの選択信号入力38〜40、スリーステイトバッファ
41〜49、データ出力7より構成されており、選択信
号発生回路4の第1の選択信号出力34から第nの選択
信号出力37に従い、スリーステイトバッファ41〜4
9のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図6に示す出力がデータ
出力7に出力される。
【0007】
【発明が解決しようとする課題】従来のデータ選択回路
では高速でデータを切り換えるには、現在選択指定して
いる選択信号が切り替わるのと同時に、次の選択信号が
切り替わらなければならない。しかし、選択信号発生回
路4と選択回路6間の各選択信号の配線が長くなると、
寄生容量や寄生抵抗により、図8に示すように選択信号
が重複したり、選択信号が選択されない時間が生じたり
する。
では高速でデータを切り換えるには、現在選択指定して
いる選択信号が切り替わるのと同時に、次の選択信号が
切り替わらなければならない。しかし、選択信号発生回
路4と選択回路6間の各選択信号の配線が長くなると、
寄生容量や寄生抵抗により、図8に示すように選択信号
が重複したり、選択信号が選択されない時間が生じたり
する。
【0008】この時、選択回路6に図7のスリーステイ
トバッファを用いた回路を使用していると、選択信号が
重なった時に、2種類のデータが選択され出力がショー
トしてしまう。また、スリーステイトバッファを用いて
いなくてもデータ出力が不定になる部分が生じ、動作速
度が早くなると、安定にデータを選択できなくなるとい
う問題点があった。
トバッファを用いた回路を使用していると、選択信号が
重なった時に、2種類のデータが選択され出力がショー
トしてしまう。また、スリーステイトバッファを用いて
いなくてもデータ出力が不定になる部分が生じ、動作速
度が早くなると、安定にデータを選択できなくなるとい
う問題点があった。
【0009】
【課題を解決するための手段】本発明のデータ選択回路
は、n種類のデータを選択指定するための選択信号を発
生する選択信号発生回路と、選択信号発生回路からの現
在の選択指定をする選択信号と次の選択指定をする選択
信号の発生に応じて、次の選択信号が出力されるか或い
は現在の選択信号および次の選択信号が同時に出力され
たとき、現在の選択信号の出力を止めて次の選択信号を
出力し選択信号の重複を禁止する選択信号重複禁止回路
と、第1〜nの選択信号に従いn種類のデータを選択し
て出力する選択回路とを備えている。
は、n種類のデータを選択指定するための選択信号を発
生する選択信号発生回路と、選択信号発生回路からの現
在の選択指定をする選択信号と次の選択指定をする選択
信号の発生に応じて、次の選択信号が出力されるか或い
は現在の選択信号および次の選択信号が同時に出力され
たとき、現在の選択信号の出力を止めて次の選択信号を
出力し選択信号の重複を禁止する選択信号重複禁止回路
と、第1〜nの選択信号に従いn種類のデータを選択し
て出力する選択回路とを備えている。
【0010】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0011】図1は本発明の一実施例のデータ選別回路
である。この回路は第1のデータ入力1、第2のデータ
入力2、・・・第nのデータ入力3、選択信号発生回路
4、選択信号重複禁止回路5、選択回路6、データ出力
7から構成されている。
である。この回路は第1のデータ入力1、第2のデータ
入力2、・・・第nのデータ入力3、選択信号発生回路
4、選択信号重複禁止回路5、選択回路6、データ出力
7から構成されている。
【0012】選択信号発生回路4の詳細回路図を図5に
示す。この選択信号発生回路は切り換え信号入力28、
NOR回路29、DFF30〜33、第1の選択信号出
力34、第2の選択信号出力35、・・・第(n−1)
の選択信号出力36、第nの選択信号出力37から構成
しており、切り換え信号入力28により、各DFF30
〜33のデータがシフトし、選択信号が変化する。
示す。この選択信号発生回路は切り換え信号入力28、
NOR回路29、DFF30〜33、第1の選択信号出
力34、第2の選択信号出力35、・・・第(n−1)
の選択信号出力36、第nの選択信号出力37から構成
しており、切り換え信号入力28により、各DFF30
〜33のデータがシフトし、選択信号が変化する。
【0013】第1の選択信号34から第(n−1)の選
択信号36のいずれか1つが“1”であるとき、すなわ
ち第1〜第(n−1)の選択信号が選択指定していると
きであり、この時NOR回路29に“0”が出力され、
DFF30から順に“0”が書き込まれる。
択信号36のいずれか1つが“1”であるとき、すなわ
ち第1〜第(n−1)の選択信号が選択指定していると
きであり、この時NOR回路29に“0”が出力され、
DFF30から順に“0”が書き込まれる。
【0014】次に第1の選択信号34から第(n−1)
の選択信号36が全て“0”であるとき、すなわち第n
の選択信号が選択指定しているとき、NOR回路29に
“1”が出力され、次の切り換え信号入力28により、
DFF30に“1”が書き込まれ、第1の選択信号が
“1”になる。これを繰り返すことにより、図6に示す
第1の選択信号から第nの選択信号が発生される。
の選択信号36が全て“0”であるとき、すなわち第n
の選択信号が選択指定しているとき、NOR回路29に
“1”が出力され、次の切り換え信号入力28により、
DFF30に“1”が書き込まれ、第1の選択信号が
“1”になる。これを繰り返すことにより、図6に示す
第1の選択信号から第nの選択信号が発生される。
【0015】選択信号重複禁止回路5の詳細回路図を図
2に示す。この回路は第1〜第nの選択信号入力8〜1
2、NAND回路13〜17、AND回路18〜22、
第1〜第nの選択信号出力23〜27より構成されてい
る。
2に示す。この回路は第1〜第nの選択信号入力8〜1
2、NAND回路13〜17、AND回路18〜22、
第1〜第nの選択信号出力23〜27より構成されてい
る。
【0016】NAND回路13は第1の選択信号入力8
と第2の選択信号入力9が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第1の選択
信号の出力をAND回路18にて禁止する。同様にNA
ND回路14は第2の選択信号入力9と第3の選択信号
入力10が重複して発生したとき、次に選択指定する信
号の出力を優先するために、第2の選択信号の出力をA
ND回路19にて禁止する。これを第(n−1)の選択
信号出力26まで繰り返す。
と第2の選択信号入力9が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第1の選択
信号の出力をAND回路18にて禁止する。同様にNA
ND回路14は第2の選択信号入力9と第3の選択信号
入力10が重複して発生したとき、次に選択指定する信
号の出力を優先するために、第2の選択信号の出力をA
ND回路19にて禁止する。これを第(n−1)の選択
信号出力26まで繰り返す。
【0017】最後にNAND回路17は第nの選択信号
入力12と第1の選択信号入力8が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
nの選択信号の出力をAND回路22にて禁止する。
入力12と第1の選択信号入力8が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
nの選択信号の出力をAND回路22にて禁止する。
【0018】このようにして、常に現在選択指定してい
る選択信号と、次に選択指定する選択信号に応じて、次
に選択する選択信号が出力されるか、あるいは同時に選
択信号が出力されたとき、現在の選択信号を止め、次の
選択信号を出力するようにして重複を禁止している。
る選択信号と、次に選択指定する選択信号に応じて、次
に選択する選択信号が出力されるか、あるいは同時に選
択信号が出力されたとき、現在の選択信号を止め、次の
選択信号を出力するようにして重複を禁止している。
【0019】選択回路6の詳細回路図を図7に示す。こ
の選択回路は第1〜第nのデータ入力1〜3、第1〜第
nの選択信号入力38〜40、スリーステイトバッファ
41〜49、データ出力7より構成されており、選択信
号発生回路4の第1の選択信号出力34から第nの選択
信号出力37に従い、スリーステイトバッファ41〜4
9のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図8に示す本発明の出力
がデータ出力7に出力され、出力がショートしたり、不
定にならない。
の選択回路は第1〜第nのデータ入力1〜3、第1〜第
nの選択信号入力38〜40、スリーステイトバッファ
41〜49、データ出力7より構成されており、選択信
号発生回路4の第1の選択信号出力34から第nの選択
信号出力37に従い、スリーステイトバッファ41〜4
9のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図8に示す本発明の出力
がデータ出力7に出力され、出力がショートしたり、不
定にならない。
【0020】次に3種類のデータを選択するデータ選択
回路について説明する。図3は、3種類のデータを選択
するときの選択信号発生回路図であり、その他の回路は
第1の実施例と同一なので省略する。第1〜第3の選択
信号入力8〜10、NAND回路13〜15、AND回
路18〜20、第1〜第nの選択信号出力23〜25よ
り構成されている。
回路について説明する。図3は、3種類のデータを選択
するときの選択信号発生回路図であり、その他の回路は
第1の実施例と同一なので省略する。第1〜第3の選択
信号入力8〜10、NAND回路13〜15、AND回
路18〜20、第1〜第nの選択信号出力23〜25よ
り構成されている。
【0021】NAND回路13は第1の選択信号入力8
と第2の選択信号入力9が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第1の選択
信号の出力をAND回路18にて禁止する。
と第2の選択信号入力9が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第1の選択
信号の出力をAND回路18にて禁止する。
【0022】同様にNAND回路14は第2の選択信号
入力9と第3の選択信号入力10が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
2の選択信号の出力をAND回路19にて禁止する。
入力9と第3の選択信号入力10が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
2の選択信号の出力をAND回路19にて禁止する。
【0023】次にNAND回路15は第3の選択信号入
力10と第1の選択信号入力8が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
3の選択信号の出力をAND回路22にて禁止する。
力10と第1の選択信号入力8が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
3の選択信号の出力をAND回路22にて禁止する。
【0024】これにより、常に現在選択指定している選
択信号と、次に選択指定する選択信号に応じて、次に選
択する選択信号が出力されるか、あるいは同時に選択信
号が出力されたとき、現在の選択信号を止め、次の選択
信号を出力する。
択信号と、次に選択指定する選択信号に応じて、次に選
択する選択信号が出力されるか、あるいは同時に選択信
号が出力されたとき、現在の選択信号を止め、次の選択
信号を出力する。
【0025】また、3種類のデータを選択するときは選
択回路6にスリーステイトバッファを用いた図7の回路
を使用していても、電源投入時の選択信号発生回路4が
正常動作するまでの間に生じる、第1〜3の選択信号入
力の三信号全てが重複したときに、全ての選択信号が禁
止することができるため、電源投入時も、スリーステイ
トバッファ41〜49の出力がショートしないという利
点を有する。
択回路6にスリーステイトバッファを用いた図7の回路
を使用していても、電源投入時の選択信号発生回路4が
正常動作するまでの間に生じる、第1〜3の選択信号入
力の三信号全てが重複したときに、全ての選択信号が禁
止することができるため、電源投入時も、スリーステイ
トバッファ41〜49の出力がショートしないという利
点を有する。
【0026】以上説明してきたように本発明は、データ
選択回路において、常に現在選択指定している選択信号
と次に選択指定する選択信号に応じて、次に選択する選
択信号が出力されるか、あるいは同時に選択信号が出力
されたとき、現在の選択信号を止め、次の選択信号を出
力し、重複を禁止する選択信号重複禁止回路を選択回路
の周辺に備えることにより、選択回路にスリーステイト
バッファを用いていても、選択データが重複して出力が
ショートすることなく、データ出力が安定に、かつ高速
に動作可能となるという利点がある。
選択回路において、常に現在選択指定している選択信号
と次に選択指定する選択信号に応じて、次に選択する選
択信号が出力されるか、あるいは同時に選択信号が出力
されたとき、現在の選択信号を止め、次の選択信号を出
力し、重複を禁止する選択信号重複禁止回路を選択回路
の周辺に備えることにより、選択回路にスリーステイト
バッファを用いていても、選択データが重複して出力が
ショートすることなく、データ出力が安定に、かつ高速
に動作可能となるという利点がある。
【図1】本発明の一実施例のブロック図。
【図2】図1の回路5の回路図。
【図3】図2で3入力時のときの回路図。
【図4】従来例のブロック図。
【図5】図1,図4の回路4の回路図。
【図6】図4の動作波形図。
【図7】図1,図4の回路6の回路図。
【図8】従来例の動作波形図。
13〜17 NANDゲート 18〜22 ANDゲート
Claims (2)
- 【請求項1】n種類(nは整数)のデータを第1のデー
タから第nのデータまで順に選択し、その後第1のデー
タにもどり、これを順次繰り返すデータ選択回路におい
て、前記n種類のデータを選択指定するための選択信号
を発生する選択信号発生回路と、前記選択信号発生回路
からの現在の選択指定をする選択信号と次の選択指定を
する選択信号の発生に応じて、次の選択信号が出力され
るか或いは現在の選択信号および前記次の選択信号が同
時に出力されたとき、前記現在の選択信号の出力を止め
て前記次の選択信号を出力し前記選択信号の重複を禁止
する選択信号重複禁止回路と、前記第1〜nの選択信号
に従い前記n種類のデータを選択して出力する選択回路
とを有することを特徴とするデータ選択回路。 - 【請求項2】 請求項1記載のデータ選択回路におい
て、前記選択信号重複禁止回路は、第1の選択信号と第
2の選択信号を第1のNAND回路に入力し、前記第1
の選択信号と前記第1のNAND回路の出力を第1のA
ND回路に入力し、前記第1のAND回路の出力を第1
の選択信号出力とし、第2の選択信号と第3の選択信号
を第2のNAND回路に入力し、前記第2の選択信号と
前記第2のNAND回路の出力を第2のAND回路に入
力し、前記第2のAND回路の出力を第2の選択信号出
力とし、これを順次繰り返して、第(n−1)の選択信
号出力まで出力し、次に、第nの選択信号と第1の選択
信号を第nのNAND回路に入力し、前記第nの選択信
号と前記第nのNAND回路の出力を第nのAND回路
に入力し、前記第nのAND回路の出力を第nの選択信
号出力とすることを特徴とするデータ選択回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30824193A JP2666704B2 (ja) | 1993-12-08 | 1993-12-08 | データ選択回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30824193A JP2666704B2 (ja) | 1993-12-08 | 1993-12-08 | データ選択回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07162317A JPH07162317A (ja) | 1995-06-23 |
JP2666704B2 true JP2666704B2 (ja) | 1997-10-22 |
Family
ID=17978642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30824193A Expired - Fee Related JP2666704B2 (ja) | 1993-12-08 | 1993-12-08 | データ選択回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2666704B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4412788B2 (ja) * | 2000-01-24 | 2010-02-10 | 株式会社ルネサステクノロジ | パラレル−シリアル変換回路 |
JP2003069399A (ja) * | 2001-08-23 | 2003-03-07 | Hitachi Ltd | 半導体集積回路 |
-
1993
- 1993-12-08 JP JP30824193A patent/JP2666704B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07162317A (ja) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3478033B2 (ja) | フリップフロップ回路 | |
EP0797210B1 (en) | Output buffer circuit | |
JP2666704B2 (ja) | データ選択回路 | |
JP2725601B2 (ja) | 入出力バッファ | |
US20050285636A1 (en) | Clock switching circuit | |
KR100329320B1 (ko) | 디지털신호전송회로 | |
JP3576711B2 (ja) | 3相ブラシレスモータの駆動回路 | |
JP2678115B2 (ja) | タイマ回路 | |
EP0773627A1 (en) | Flip-flop circuit | |
JPH03222518A (ja) | 集積回路装置 | |
US6701423B2 (en) | High speed address sequencer | |
JP2592522B2 (ja) | Pn符号の位相変調回路 | |
JP3036476B2 (ja) | 半導体集積回路装置 | |
JPH04105412A (ja) | フリップフロップ | |
US5675774A (en) | Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical "1 or 0". | |
JPS58154925A (ja) | D/a変換器 | |
JP2960192B2 (ja) | 液晶表示装置 | |
JPH02125356A (ja) | 双方向性バッファ回路 | |
EP1071215A1 (en) | Input stage with dynamic hysteresis | |
JP2679471B2 (ja) | クロック切替回路 | |
JPH04100408A (ja) | クロック・ドライバ | |
JP3019645B2 (ja) | データ加算装置 | |
JP2564300B2 (ja) | ダイナミツク型フリツプフロツプ | |
JP3468505B2 (ja) | 半導体装置の入出力回路 | |
JPH05265949A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
LAPS | Cancellation because of no payment of annual fees |