JP2591817Y2

JP2591817Y2 - 定電圧生成回路

Info

Publication number: JP2591817Y2
Application number: JP1992063703U
Authority: JP
Inventors: 順小野坂
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 1992-09-11
Filing date: 1992-09-11
Publication date: 1999-03-10
Anticipated expiration: 2007-09-11
Also published as: JPH0630818U

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は定電圧生成回路に係り、
特に、低電圧で動作が可能な集積回路の定電圧生成回路
に関する。

【０００２】

【従来の技術】図２は従来の定電圧生成回路の一例の回
路図を示す。図２において、定電圧生成回路は電源端子
Ｔ₁、Ｔ₂、及び生成した定電圧Ｖ_Zを出力する出力端
子Ｔ₃を有する。電源電圧Ｖccは、電源端子Ｔ₁とＴ₂
間に供給され、電源端子Ｔ₂は接地されている。

【０００３】Ｉ_CC1、Ｉ_CC2は定電流源を示す。ベース
・コレクタ間を共通接続したトランジスタＱ₁が基準電
源で、トランジスタＱ₁のベース・エミッタ間電圧Ｖ
_BE1が基準電圧である。また、トランジスタＱ₁のコレ
クタと出力端子Ｔ₃との間に抵抗Ｒ₂₁が接続される。

【０００４】誤差増幅器１は、トランジスタＱ₂、
Ｑ₃、Ｑ₄、Ｑ₅、Ｑ₆とから構成される。誤差増幅器
１のトランジスタＱ₂のベースは、基準電圧Ｖ_BE1を抵
抗Ｒ₂₂と抵抗Ｒ₂₃で分圧した点に接続される。トランジ
スタＱ₃のベースは、出力電圧Ｖ_Zを抵抗Ｒ₂₄と抵抗Ｒ
₂₅で分圧した点に接続される。なお、誤差増幅器１のト
ランジスタＱ₄の接合面積はトランジスタＱ₅の接合面
積の８倍に設定してある。

【０００５】次に図２の回路の動作について説明する。
図２の回路では、出力電圧Ｖ_Zは下記式で表せる。

【０００６】Ｖ_Z＝（（Ｒ₂₄＋Ｒ₂₅）／Ｒ₂₅）・（（Ｒ₂₃／（Ｒ₂₂＋Ｒ₂₃））・Ｖ_BE1 ＋Ｖ_Tｌｎ８） −− ここで、Ｖ_T＝ｋＴ／ｑ但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電
荷である。出力電圧Ｖ_Zの値は、誤差増幅器１により、
上記式で示される値になるように、安定化される。

【０００７】今、出力電圧Ｖ_Zが大きくなる場合を考え
ると、トランジスタＱ₃のベース電位が上がり、トラン
ジスタＱ₃のコレクタ電流が減少し、トランジスタＱ₂
のコレクタ電流が増加する。このため、トランジスタＱ
₆のベース電流、及びコレクタ電流が増加する。このト
ランジスタＱ₆のコレクタ電流の増加により出力電圧Ｖ
_Zは小さくなる方向に制御される。このようにして、出
力電圧Ｖ_Zは安定化される。また、出力電圧Ｖ_Zが小さ
くなる場合も、同様にして安定化される。

【０００８】出力電圧Ｖ_Zの温度変動がゼロとなる条件
は、下記式により与えられる。

【０００９】

【数１】このとき、Ｒ₂₃／（Ｒ₂₂＋Ｒ₂₃）の値は約０．０９とな
り、トランジスタＱ₂のベース電位Ｖ₁は約５０ｍＶと
なる。

【００１０】

【考案が解決しようとする課題】しかるに図２に示す従
来回路では、トランジスタＱ₂のベース電位Ｖ₁が約５
０ｍＶとなり、トランジスタＱ₂のエミッタ電位はトラ
ンジスタＱ₂のベース・エミッタ間電圧Ｖ_BE2＋５０ｍ
Ｖとなる。一方、トランジスタＱ₂のコレクタ電位は、
トランジスタＱ₆のベース・エミッタ間電圧Ｖ_BE6で決
まる。このため、誤差増幅器１の平衡状態でトランジス
タＱ₆が能動状態であるとすると、トランジスタＱ₂の
コレクタ・エミッタ間電圧Ｖ_CE2は約５０ｍＶ程度しか
確保されない。

【００１１】このとき、トランジスタＱ₂のコレクタ・
エミッタ間飽和電圧Ｖ_{CE2 (sat)}の特性が悪いと、トラ
ンジスタＱ₂がトランジスタＱ₆をドライブできなくな
り、回路が動作しなくなる。

【００１２】このため、トランジスタＱ₂のコレクタ・
エミッタ間飽和電圧Ｖ_{CE2 (sat)}を小さくするために、
トランジスタＱ₂のパターン上のサイズを大きくした
り、サブストレートへの寄生トランジスタの影響を小さ
くするために、コレクタ領域の周辺をＮ⁺で囲む等の対
策が必要となる。これらの対策を行うためには、スペー
スを必要とし、チップサイズが大きくなる。

【００１３】また、設計上は、トランジスタＱ₂、Ｑ₆
の電流を少なくして、トランジスタＱ₂のＶ_{CE2 (sat)}
の増加とトランジスタＱ₆のＶ_BE6の増加を避ける必要
があるが、トランジスタＱ₂、Ｑ₆の電流を少なくする
と、誤差増幅器１の増幅度が下がり、性能が低下する等
の問題がある。このため、トランジスタＱ₂のＶ
_CE2(sat)、及びトランジスタＱ₆のＶ_BE6の特性と誤
差増幅器の性能のバランスをとる上で、設計上の制約が
大きい。

【００１４】上記のように、従来回路では、トランジス
タＱ₂のコレクタ・エミッタ間電圧を確保するのが難し
いため、誤差増幅器を構成するトランジスタのチップサ
イズが大きくなり、設計上の制約が大きいという問題が
あった。本考案は上記の点に鑑みてなされたもので、誤
差増幅器を構成するトランジスタのチップサイズを小さ
くすることができ、設計上の制約が少ない定電圧生成回
路を提供することを目的とする。

【００１５】

【課題を解決するための手段】本考案は、第１の電源端
子と第２の電源端子の間に電源電圧を供給され、誤差増
幅器の第１の入力端子と第２の入力端子夫々に入力され
る基準電源の電圧を分圧した電圧と出力電圧を分圧した
電圧とを差動増幅して、上記誤差増幅器の出力により出
力電圧を安定化する定電圧生成回路において、上記基準
電源と上記出力電圧の出力端子との間に配した、直列接
続の第１の抵抗と第２の抵抗と、上記基準電源と第２の
電源端子との間に配した第３の抵抗とを有し、上記基準
電源の電圧を所定の比に分圧した点を上記誤差増幅器の
第１の入力端子に接続し、上記第１の抵抗と第２の抵抗
の接続点を上記誤差増幅器の第２の入力端子に接続し、
第１の抵抗、第２の抵抗及び第３の抵抗の値の和と第３
の抵抗の値との比を所定値に設定する。

【００１６】

【作用】本考案では、第１の抵抗、第２の抵抗、及び第
３の抵抗により誤差増幅器の入力端子の電位を自由に設
定することができるので、誤差増幅器を構成するトラン
ジスタのコレクタ・エミッタ間電圧を確保するのが容易
である。このため、誤差増幅器を構成するトランジスタ
のチップサイズを小さくし、設計上の制約を少なくする
ことを可能とする。

【００１７】

【実施例】図１は本考案の一実施例の回路図を示す。図
１において、図２と同一構成部分には同一符号を付す。
本実施例の定電圧生成回路は第１の電源端子Ｔ₁、第２
の電源端子Ｔ₂、及び生成した定電圧Ｖ_Zを出力する出
力端子Ｔ₃を有する。電源電圧Ｖccは、電源端子Ｔ₁と
Ｔ₂間に供給され、電源端子Ｔ₂は接地されている。

【００１８】Ｉ_CC1、Ｉ_CC2は定電流源を示す。ベース
・コレクタ間を共通接続したトランジスタＱ₁が基準電
源で、トランジスタＱ₁のベース・エミッタ間電圧Ｖ
_BE1が基準電圧である。また、トランジスタＱ₁のコレ
クタと第１の電源端子Ｔ₁の間に、第１の抵抗Ｒ₁₂及び
第２の抵抗Ｒ₁₁が直列に接続され、トランジスタＱ₁の
エミッタと第２の電源端子Ｔ₂の間に第３の抵抗Ｒ₁₅が
接続される。

【００１９】誤差増幅器１は、トランジスタＱ₂、
Ｑ₃、Ｑ₄、Ｑ₅、Ｑ₆とから構成される。誤差増幅器
１のトランジスタＱ₂のベースは、基準電圧Ｖ_BE1を抵
抗Ｒ₁₃と抵抗Ｒ₁₄で分圧した点に接続される。トランジ
スタＱ₃のベースは、抵抗Ｒ₁₁と抵抗Ｒ₁₂の接続点に接
続される。なお、誤差増幅器１のトランジスタＱ₄の接
合面積はトランジスタＱ₅の接合面積の８倍に設定して
ある。

【００２０】なお、後述するように、本実施例では、第
１の抵抗、第２の抵抗、及び第３の抵抗の値の和と第１
の抵抗の値との比であるＲ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）
の値と、基準電圧Ｖ_BE1の分圧比Ｒ₁₃／（Ｒ₁₃＋
Ｒ₁₄）の値を、温度変動ゼロの条件により所定値とす
る。

【００２１】次に図１の回路の動作について説明する。
図１で、トランジスタＱ₂のコレクタ電流をＩ₂、トラ
ンジスタＱ₃のコレクタ電流をＩ₃、トランジスタＱ₄
のコレクタ電流をＩ₄とする。図１の回路では、誤差増
幅器１が平衡するときには、Ｉ₂＝Ｉ₄となる。ここ
で、トランジスタＱ₄の接合面積がトランジスタＱ₅の
接合面積の８倍であるので、Ｉ₄＝８・Ｉ₃である。

【００２２】従って、誤差増幅器１が平衡するときのト
ランジスタＱ₂、Ｑ₃のベース・エミッタ間電圧
Ｖ_BE2、Ｖ_BE3は、それぞれ、下記式、式から導か
れる。

【００２３】Ｉ₂＝Ｉ_S・ｅｘｐ（Ｖ_BE2／Ｖ_T） −− Ｉ₃＝Ｉ_S・ｅｘｐ（Ｖ_BE3／Ｖ_T） −− ここで、Ｖ_T＝ｋＴ／ｑ但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電
荷である。また、Ｉ_Sは飽和電流である。

【００２４】式を式で割ると、Ｉ₂／Ｉ₃＝ｅｘｐ
（（Ｖ_BE2−Ｖ_BE3）／Ｖ_T）となり、両辺の対数をと
って、ｌｎ（Ｉ₂／Ｉ₃）＝（Ｖ_BE2−Ｖ_BE3）／Ｖ_T
となる。従って、Ｖ_BE2−Ｖ_BE3＝Ｖ_T・ｌｎ（Ｉ₂／
Ｉ₃）となる。

【００２５】ここで、誤差増幅器１が平衡するときは、
Ｉ₂＝８・Ｉ₃であるので、Ｖ_BE2−Ｖ_BE3＝Ｖ_T・ｌｎ（Ｉ₂／Ｉ₃）＝Ｖ_T・ｌｎ８ −− となる。従って、図２のＡ点とＢ点の電位差Ｖ_BE2−Ｖ
_BE3がＶ_T・ｌｎ８となったときに、誤差増幅器１は平
衡する。

【００２６】以下において、この平衡時の出力電圧Ｖ_Z
を求める。トランジスタＱ₂、Ｑ₃のベース電流を無視
すると、抵抗Ｒ₁₁、Ｒ₁₂、及び抵抗Ｒ₁₅を流れる電流Ｉ
₁は下記の式により表せる。

【００２７】Ｉ₁＝（Ｖ_Z−Ｖ_BE1）／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）よって、抵抗Ｒ₁₂の両端の電圧Ｉ₁・Ｒ₁₂は下記の式に
より表せる。

【００２８】Ｉ₁・Ｒ₁₂＝（Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅））・（Ｖ_Z−Ｖ_BE1）次に抵抗Ｒ₁₃の両端の電圧は、（Ｒ₁₃／（Ｒ₁₃＋
Ｒ₁₄））・Ｖ_BE1となる。従って、Ａ、Ｂ間の電圧は下
記の式により表せる。

【００２９】Ｖ_BE2−Ｖ_BE3＝（Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅））・（Ｖ_Z−Ｖ_BE1）＋（Ｒ₁₃／（Ｒ₁₃＋Ｒ₁₄））・Ｖ_BE1 −− 誤差増幅器１が平衡するときは、式、式より、下記
の式が成り立つ。

【００３０】（Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅））・（Ｖ_Z−Ｖ_BE1）＋（Ｒ₁₃／（Ｒ₁₃＋Ｒ₁₄））・Ｖ_BE1＝Ｖ_T・ｌｎ８上記の式よりＶ_Zを求めると、下記式のように表せ
る。

【００３１】Ｖ_Z＝（（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）／Ｒ₁₂）・（Ｖ_T・ｌｎ８＋（Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）−Ｒ₁₃／（Ｒ₁₃＋Ｒ₁₄））・Ｖ_BE1） −− 出力電圧Ｖ_Zの値は、誤差増幅器１により、上記式で
示される値になるように、安定化される。

【００３２】今、出力電圧Ｖ_Zが大きくなる場合を考え
ると、トランジスタＱ₂のベースとトランジスタＱ₃の
ベース間の電圧Ｖ_BE2−Ｖ_BE3が大きくなり、トラン
ジスタＱ₃のコレクタ電流Ｉ₃が減少し、トランジスタ
Ｑ₂のコレクタ電流Ｉ₂が増加する。このため、トラン
ジスタＱ₆のベース電流、及びコレクタ電流が増加す
る。このトランジスタＱ₆のコレクタ電流の増加により
出力電圧Ｖ_Zは小さくなる方向に制御される。このよう
にして、出力電圧Ｖ_Zは安定化される。また、出力電圧
Ｖ_Zが小さくなる場合も、同様にして安定化される。

【００３３】出力電圧Ｖ_Zの温度変動がゼロとなる条件
は、下記式により与えられる。

【００３４】

【数２】ここで、

【００３５】

【数３】であるので、Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）−Ｒ₁₃／（Ｒ
₁₃＋Ｒ₁₄）の値を正の適切な値とすることで、温度変動
をゼロとすることができる。

【００３６】次に、出力電圧Ｖ_Z＝１Ｖとしたときの例
について説明する。ここで、Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）＝Ｎ₁、Ｒ₁₃／（Ｒ₁₃＋Ｒ₁₄）＝Ｎ₂ とする。温度変動の式より、（ｋ／ｑ）・ｌｎ８＋
（Ｎ₁−Ｎ₂）・（−２・１０^-3）＝０となる。この式
より、Ｎ₁−Ｎ₂は下記のように求まる。Ｎ₁−Ｎ₂＝（（ｋ／ｑ）・ｌｎ８）／（−２・１０^-3）＝０．０８９６７６Ｖ_Z＝１を式に代入して下記の式となる。

【００３７】１＝（１／Ｎ₁）・（（ｋＴ／ｑ）・ｌｎ８＋（Ｎ₁−Ｎ₂）・Ｖ_BE1）ここで、Ｖ_BE1をほぼ０．５２Ｖとすると、Ｎ₁は下記
のように求まる。

【００３８】Ｎ₁＝（ｋＴ／ｑ）・ｌｎ８＋０．５２×０．０８９６７６＝０．１０００７８Ｎ₁−Ｎ₂＝０．０８９６７６であるので、Ｎ₂は下記
のように求まる。

【００３９】Ｎ₂＝Ｎ₁−０．０８９６７６＝０．１０００７８−０．０８９６７６＝０．０１０４従って、Ｒ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）＝Ｎ₁＝０．１Ｒ₁₃／（Ｒ₁₃＋Ｒ₁₄）＝Ｎ₂＝０．０１となる。Ｖ_BE1＝０．５２、Ｎ₂＝０．０１より、抵抗
Ｒ₁₄の両端の電圧は、約０．５１５Ｖとなる。また、Ｎ
₁＝０．１、Ｖ_Z＝１、Ｖ_BE1＝０．５２、より、抵抗
Ｒ₁₂の両端の電圧は、０．０４８Ｖとなり、従って、抵
抗Ｒ₁₁両端の電圧と抵抗Ｒ₁₅両端の電圧の和は、０．４
３２Ｖとなる。

【００４０】トランジスタＱ₂のベース電位は、抵抗Ｒ
₁₄両端の電圧と抵抗Ｒ₁₅両端の電圧の和であるので、
０．５１５Ｖ＋抵抗Ｒ₁₅両端の電圧、となり、十分なコ
レクタエミッタ間電圧Ｖ_CE2を確保することができる。
また、Ｎ₁の値を一定にしたまま、抵抗Ｒ₁₁と抵抗Ｒ₁₅
の比を変えることで、抵抗Ｒ₁₅両端の電圧を変えること
ができるので、トランジスタＱ₂のベース電位を自由に
設定することができる。

【００４１】上記のように、本実施例では、第１の抵
抗、第２の抵抗、及び第３の抵抗の値の和と第１の抵抗
の値との比であるＲ₁₂／（Ｒ₁₁＋Ｒ₁₂＋Ｒ₁₅）の値
と、基準電圧Ｖ_BE1の分圧比Ｒ₁₃／（Ｒ₁₃＋Ｒ₁₄）の
値を、温度変動ゼロの条件により所定値とする。なお、
この際、抵抗Ｒ₁₁、又は抵抗Ｒ₁₅のいずれか一方の値を
ゼロとすることも可能である。

【００４２】上記のように、本実施例では、誤差増幅器
１のトランジスタＱ₂のベース電位を自由に設定するこ
とができ、トランジスタＱ₂、Ｑ₃は、十分なコレクタ
・エミッタ間電圧を確保することができる。このため、
コレクタ・エミッタ間飽和電圧Ｖ_CE(sat)を小さくする
対策が不要で、トランジスタＱ₂、Ｑ₃のチップサイズ
を小さくすることができ、設計上の制約を少なくするこ
とができる。

【００４３】なお、本実施例では、基準電圧を生成して
いるトランジスタＱ₁にＮＰＮ型トランジスタを使用し
ているが、ＰＮＰ型トランジスタを用いることもでき
る。また、誤差増幅器１を構成しているトランジスタＱ
₂〜Ｑ₆に本実施例と逆極性のトランジスタを用いる構
成とすることも可能である。

【００４４】

【考案の効果】上述の如く、本考案によれば、誤差増幅
器を構成するトランジスタのコレクタ・エミッタ間電圧
を確保するのが容易であるため、誤差増幅器を構成する
トランジスタのチップサイズを小さくすることができ、
設計上の制約を少なくすることができる等の特長を有す
る。

【図面の簡単な説明】

【図１】本考案の一実施例の回路図である。

【図２】従来の一例の回路図である。

【符号の説明】

１誤差増幅器Ｔ₁ 第１の電源端子Ｔ₂ 第２の電源端子Ｔ₃ 出力端子

Claims

(57)【実用新案登録請求の範囲】

【請求項１】第１の電源端子と第２の電源端子の間に
電源電圧を供給され、誤差増幅器の第１の入力端子と第
２の入力端子夫々に入力される基準電源の電圧を分圧し
た電圧と出力電圧を分圧した電圧とを差動増幅して、上
記誤差増幅器の出力により出力電圧を安定化する定電圧
生成回路において、上記基準電源と上記出力電圧の出力端子との間に配し
た、直列接続の第１の抵抗と第２の抵抗と、上記基準電源と第２の電源端子との間に配した第３の抵
抗とを有し、上記基準電源の電圧を所定の比に分圧した点を上記誤差
増幅器の第１の入力端子に接続し、上記第１の抵抗と第
２の抵抗の接続点を上記誤差増幅器の第２の入力端子に
接続し、第１の抵抗、第２の抵抗及び第３の抵抗の値の和と第３
の抵抗の値との比を所定値に設定したことを特徴とする
定電圧生成回路。