JP2661357B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2661357B2 JP2661357B2 JP2288976A JP28897690A JP2661357B2 JP 2661357 B2 JP2661357 B2 JP 2661357B2 JP 2288976 A JP2288976 A JP 2288976A JP 28897690 A JP28897690 A JP 28897690A JP 2661357 B2 JP2661357 B2 JP 2661357B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- forming
- groove
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にトレン
チキャパシタを備えた半導体装置の製造方法に関する。
チキャパシタを備えた半導体装置の製造方法に関する。
半導体装置の製造方法で、トレンチキャパシタを形成
する従来の技術としては、以下に説明するような形成方
法をあげることができる。
する従来の技術としては、以下に説明するような形成方
法をあげることができる。
先ず、第３図（ａ）に示す様にＰ型シリコン基板１上
にLOCOS法により素子分離用のフィールド酸化膜２を形
成する。そして、フィールド酸化膜２で区画された素子
形成領域に溝３−1,3−２を形成し、溝３−1,3−２の内
壁及び基板表面上に酸化シリコンなどの容量絶縁膜４を
形成する。さらに容量用電極として、容量ポリシリコン
膜５を容量絶縁膜４上に形成する。この容量ポリシリコ
ン膜５の抵抗を下げるために、POCl3雰囲気中でリン拡
散を行ない、容量ポリシリコン膜５上のリンガラスを除
去すると第３図（ａ）のような構造となる。
にLOCOS法により素子分離用のフィールド酸化膜２を形
成する。そして、フィールド酸化膜２で区画された素子
形成領域に溝３−1,3−２を形成し、溝３−1,3−２の内
壁及び基板表面上に酸化シリコンなどの容量絶縁膜４を
形成する。さらに容量用電極として、容量ポリシリコン
膜５を容量絶縁膜４上に形成する。この容量ポリシリコ
ン膜５の抵抗を下げるために、POCl3雰囲気中でリン拡
散を行ない、容量ポリシリコン膜５上のリンガラスを除
去すると第３図（ａ）のような構造となる。
次に、第３図（ｂ）に示すように容量ポリシリコン膜
５上に酸化シリコン膜９を形成する。
５上に酸化シリコン膜９を形成する。
次に、第３図（ｃ）に示すように溝３−1,3−２及び
ウェーハ表面に埋込ポリシリコン膜７を形成して溝を充
填する。
ウェーハ表面に埋込ポリシリコン膜７を形成して溝を充
填する。
次に、第３図（ｄ）に示すようにウェットエッチ技術
を用いてウェーハ表面を全面、均等に等方性のエッチン
グを行い、溝内部以外の埋込ポリシリコン膜７を除去す
る。ここで酸化シリコン膜９は、ポリシリコン膜５の保
護膜となり、また、目視による埋込ポリシリコン膜７−
1,7−２のエッチング残りの目安ともなる。最後に、第
３図（ｅ）に示すように容量ポリシリコン膜５と、後の
工程で作成される駆動用トランジスタのゲートとの間の
絶縁性をとるために、層間酸化膜８を形成する。装置が
できあがるまでに何度かの熱処理が加えられるたびに層
間酸化膜から酸素が容量ポリシリコン膜及び埋込ポリシ
リコン膜へ熱拡散を起こし、これらのポリシリコンが酸
化される。ここで特に容量ポリシリコン膜はリンドープ
されているため増速酸化されて容量ポリシリコン膜と埋
込ポリシリコン膜との界面に楔状酸化シリコン膜11−1,
11−2,11−3,11−４を形成する。
を用いてウェーハ表面を全面、均等に等方性のエッチン
グを行い、溝内部以外の埋込ポリシリコン膜７を除去す
る。ここで酸化シリコン膜９は、ポリシリコン膜５の保
護膜となり、また、目視による埋込ポリシリコン膜７−
1,7−２のエッチング残りの目安ともなる。最後に、第
３図（ｅ）に示すように容量ポリシリコン膜５と、後の
工程で作成される駆動用トランジスタのゲートとの間の
絶縁性をとるために、層間酸化膜８を形成する。装置が
できあがるまでに何度かの熱処理が加えられるたびに層
間酸化膜から酸素が容量ポリシリコン膜及び埋込ポリシ
リコン膜へ熱拡散を起こし、これらのポリシリコンが酸
化される。ここで特に容量ポリシリコン膜はリンドープ
されているため増速酸化されて容量ポリシリコン膜と埋
込ポリシリコン膜との界面に楔状酸化シリコン膜11−1,
11−2,11−3,11−４を形成する。
この従来の半導体装置の製造方法では、層間酸化膜を
形成した段階と、その後の装置ができあがるまでに何度
かの熱処理が加えられるたびに、層間絶縁膜から酸素が
容量ポリシリコン膜及び埋込ポリシリコン膜へ熱拡散を
起こしてしまう。特に溝開口部の容量ポリシリコン膜及
び埋込ポリシリコン膜を酸化してしまうとその部分だけ
体積膨張が起り、溝の開口部を広げる方向に応力が働
く。非常に大きな歪がかかった溝では、開口部のシリコ
ン基板に欠陥を発生させる。そして、この欠陥が漏れ電
流の原因となり、電荷保持が困難となるという問題点が
ある。
形成した段階と、その後の装置ができあがるまでに何度
かの熱処理が加えられるたびに、層間絶縁膜から酸素が
容量ポリシリコン膜及び埋込ポリシリコン膜へ熱拡散を
起こしてしまう。特に溝開口部の容量ポリシリコン膜及
び埋込ポリシリコン膜を酸化してしまうとその部分だけ
体積膨張が起り、溝の開口部を広げる方向に応力が働
く。非常に大きな歪がかかった溝では、開口部のシリコ
ン基板に欠陥を発生させる。そして、この欠陥が漏れ電
流の原因となり、電荷保持が困難となるという問題点が
ある。
また、溝以外に被着された容量ポリシリコン膜は、層
間酸化膜に接する部分が酸化されて薄膜化が進み、容量
電極としての抵抗が増加してしまうという問題点もあ
る。
間酸化膜に接する部分が酸化されて薄膜化が進み、容量
電極としての抵抗が増加してしまうという問題点もあ
る。
〔課題を解決するための手段〕 本願第１の発明の半導体装置の製造方法は、半導体基
板の表面部に素子分離用の絶縁領域を形成して活性領域
を区画し、前記活性領域に溝を形成し、前記溝の内壁及
び基板表面上に容量絶縁膜を形成し、前記容量絶縁膜上
に容量ポリシリコン膜を形成する工程と、前記容量ポリ
シリコン膜上に窒化シリコン膜を形成する工程と、前記
窒化シリコン膜上に埋込ポリシリコン膜を形成して前記
溝を充填する工程と、前記埋込ポリシリコン膜を溝内部
以外の部分から除去する工程と、表面の前記窒化シリコ
ン膜上及び表面の前記埋込ポリシリコン膜上に層間絶縁
膜を形成する工程とを含むというものである。
板の表面部に素子分離用の絶縁領域を形成して活性領域
を区画し、前記活性領域に溝を形成し、前記溝の内壁及
び基板表面上に容量絶縁膜を形成し、前記容量絶縁膜上
に容量ポリシリコン膜を形成する工程と、前記容量ポリ
シリコン膜上に窒化シリコン膜を形成する工程と、前記
窒化シリコン膜上に埋込ポリシリコン膜を形成して前記
溝を充填する工程と、前記埋込ポリシリコン膜を溝内部
以外の部分から除去する工程と、表面の前記窒化シリコ
ン膜上及び表面の前記埋込ポリシリコン膜上に層間絶縁
膜を形成する工程とを含むというものである。
又、本願第２の発明の半導体装置の製造方法は、半導
体基板の表面部に素子分離用の絶縁領域を形成して活性
領域を区画し、前記活性領域に溝を形成し、前記溝の内
壁及び基板表面上に容量絶縁膜を形成し、前記容量絶縁
膜上に容量ポリシリコン膜を形成する工程と、前記容量
ポリシリコン膜上に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜上に埋込ポリシリコン膜を形成して
前記溝を充填する工程と、前記埋込ポリシリコン膜を溝
内部以外の部分から除去する工程と、表面の前記酸化シ
リコン膜上及び表面の前記埋込ポリシリコン膜上に窒化
シリコン膜を形成する工程と、前記窒化シリコン膜上に
層間絶縁膜を形成する工程を含むというものである。
体基板の表面部に素子分離用の絶縁領域を形成して活性
領域を区画し、前記活性領域に溝を形成し、前記溝の内
壁及び基板表面上に容量絶縁膜を形成し、前記容量絶縁
膜上に容量ポリシリコン膜を形成する工程と、前記容量
ポリシリコン膜上に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜上に埋込ポリシリコン膜を形成して
前記溝を充填する工程と、前記埋込ポリシリコン膜を溝
内部以外の部分から除去する工程と、表面の前記酸化シ
リコン膜上及び表面の前記埋込ポリシリコン膜上に窒化
シリコン膜を形成する工程と、前記窒化シリコン膜上に
層間絶縁膜を形成する工程を含むというものである。
次に本発明について図面を参照して説明する。
第１図（ａ）〜第１図（ｅ）は、本願第１の発明の一
実施例を説明するための半導体チップの断面図を工程順
に示したものである。
実施例を説明するための半導体チップの断面図を工程順
に示したものである。
先ず、第１図（ａ）に示す様に、比抵抗が５Ω・cm,
面方位が（100）のＰ型シリコン基板１上にLOCOS法によ
り、厚さ500〜700nmの素子分離用のフィールド酸化膜２
を形成する。そして、フィールド酸化膜２で区画された
素子形成領域に深さ3.5〜4.0μｍ、幅１μｍ程度の溝３
−1,3−２を形成し、溝３−1,3−２の内壁及び基板表面
上に酸化シリコンなどの容量絶縁膜４を6nm程度形成す
る。さらに容量用電極として、厚さ230〜270nmの容量ポ
リシリコン膜５を容量絶縁膜４上に形成する。この容量
ポリシリコン膜５の抵抗を下げるためにPOCl3雰囲気中
で800〜900℃、約40分、熱処理を行い、リン拡散を行
う。容量ポリシリコン膜５上のリンガラスを除去する
と、第１図（ａ）のような構造を得る。
面方位が（100）のＰ型シリコン基板１上にLOCOS法によ
り、厚さ500〜700nmの素子分離用のフィールド酸化膜２
を形成する。そして、フィールド酸化膜２で区画された
素子形成領域に深さ3.5〜4.0μｍ、幅１μｍ程度の溝３
−1,3−２を形成し、溝３−1,3−２の内壁及び基板表面
上に酸化シリコンなどの容量絶縁膜４を6nm程度形成す
る。さらに容量用電極として、厚さ230〜270nmの容量ポ
リシリコン膜５を容量絶縁膜４上に形成する。この容量
ポリシリコン膜５の抵抗を下げるためにPOCl3雰囲気中
で800〜900℃、約40分、熱処理を行い、リン拡散を行
う。容量ポリシリコン膜５上のリンガラスを除去する
と、第１図（ａ）のような構造を得る。
次に第１図（ｂ）に示す様に、容量ポリシリコン膜５
上にCVD法を用いて窒化シリコン膜６を20〜40nm堆積す
る。
上にCVD法を用いて窒化シリコン膜６を20〜40nm堆積す
る。
次に第１図（ｃ）に示す様に、溝３−1,3−２及びウ
ェーハ表面にノンドープの溝内充填用の埋込ポリシリコ
ン膜７を700〜900nm堆積する。この段階で溝３−1,3−
２を埋込ポリシリコン膜で隙間なく充填することが肝要
である。
ェーハ表面にノンドープの溝内充填用の埋込ポリシリコ
ン膜７を700〜900nm堆積する。この段階で溝３−1,3−
２を埋込ポリシリコン膜で隙間なく充填することが肝要
である。
次に第１図（ｄ）に示す様にウェットエッチ技術を用
いて、ウェーハ表面を全面、HF−HNO3系のエッチング液
により均等に等方性のエッチングを行い、溝内部以外の
埋込ポリシリコン７を除去し、溝内部に、埋込ポリシリ
コン膜７−1,7−２とする。ここで窒化シリコン膜６
は、容量ポリシリコン膜５の保護膜となり、また、目視
による溝部以外の埋込ポリシリコン膜７のエッチング残
りの目安ともなる。
いて、ウェーハ表面を全面、HF−HNO3系のエッチング液
により均等に等方性のエッチングを行い、溝内部以外の
埋込ポリシリコン７を除去し、溝内部に、埋込ポリシリ
コン膜７−1,7−２とする。ここで窒化シリコン膜６
は、容量ポリシリコン膜５の保護膜となり、また、目視
による溝部以外の埋込ポリシリコン膜７のエッチング残
りの目安ともなる。
最後に、第１図（ｅ）に示すように容量ポリシリコン
膜５と、後の工程で使用される駆動用トランジスタのゲ
ートとの間の絶縁性をとるため、層間酸化膜８を120〜1
80nm堆積する。
膜５と、後の工程で使用される駆動用トランジスタのゲ
ートとの間の絶縁性をとるため、層間酸化膜８を120〜1
80nm堆積する。
この容量形成工程以降の半導体装置製造工程中で半導
体基板は、種々の熱酸化工程を経るが、容量ポリシリコ
ン膜上の耐酸化性の強い窒化シリコン膜６の存在によっ
て、容量ポリシリコン膜は酸化されず、従来技術で見ら
れた溝開口部の埋込ポリシリコン膜と容量ポリシリコン
膜との界面での楔状の酸化は防がれ、溝を開げる方向に
応力は働かない。また、溝部以外の容量シリコン膜は酸
化されず、容量電極として、抵抗が増加することはな
い。
体基板は、種々の熱酸化工程を経るが、容量ポリシリコ
ン膜上の耐酸化性の強い窒化シリコン膜６の存在によっ
て、容量ポリシリコン膜は酸化されず、従来技術で見ら
れた溝開口部の埋込ポリシリコン膜と容量ポリシリコン
膜との界面での楔状の酸化は防がれ、溝を開げる方向に
応力は働かない。また、溝部以外の容量シリコン膜は酸
化されず、容量電極として、抵抗が増加することはな
い。
第２図（ａ）〜（ｅ）は本願第２の発明の一実施例を
説明するための断面図である。前述の実施例との違い
は、容量ポリシリコン膜の酸化を防止する窒化シリコン
膜を容量ポリシリコン膜上に成長せず、容量ポリシリコ
ン膜に酸化シリコン膜を形成し、酸化防止用の窒化シリ
コン膜を埋込ポリシリコン膜上に形成することにある。
説明するための断面図である。前述の実施例との違い
は、容量ポリシリコン膜の酸化を防止する窒化シリコン
膜を容量ポリシリコン膜上に成長せず、容量ポリシリコ
ン膜に酸化シリコン膜を形成し、酸化防止用の窒化シリ
コン膜を埋込ポリシリコン膜上に形成することにある。
まず、第１図（ａ）を参照して説明したのと同様にし
てフィールド酸化膜、溝、容量絶縁膜、容量ポリシリコ
ン膜を順次形成し、リン拡散を行ない、リンガラスの除
去を行なう。
てフィールド酸化膜、溝、容量絶縁膜、容量ポリシリコ
ン膜を順次形成し、リン拡散を行ない、リンガラスの除
去を行なう。
次に、第２図（ａ）に示すように、容量ポリシリコン
膜５上にCVD法により酸化シリコン膜９を約40nm堆積す
る。
膜５上にCVD法により酸化シリコン膜９を約40nm堆積す
る。
次に、本第２図（ｂ）に示すように、溝３−1,3−２
及びウェーハ表面にノンドープの埋込ポリシリコン膜７
を700〜900nm堆積して、溝３−1,3−２を充填する。
及びウェーハ表面にノンドープの埋込ポリシリコン膜７
を700〜900nm堆積して、溝３−1,3−２を充填する。
次に、第２図（ｃ）に示すように、ウェットエッチ技
術を用いて、ウェーハ表面を全面、HF−HNO3系のエッチ
ング液により均等に等方性のエッチングを行ない、溝内
部以外の埋込ポリシリコン膜７を除去し、溝内部に埋込
ポリシリコン膜７−1,7−２として残す。ここで酸化シ
リコン膜９は、容量ポリシリコン膜５の保護膜となり、
また、目視による溝部以外の埋込ポリシリコン膜７のエ
ッチング残りの目安となる。
術を用いて、ウェーハ表面を全面、HF−HNO3系のエッチ
ング液により均等に等方性のエッチングを行ない、溝内
部以外の埋込ポリシリコン膜７を除去し、溝内部に埋込
ポリシリコン膜７−1,7−２として残す。ここで酸化シ
リコン膜９は、容量ポリシリコン膜５の保護膜となり、
また、目視による溝部以外の埋込ポリシリコン膜７のエ
ッチング残りの目安となる。
次に、第２図（ｄ）に示す様に表面上に出た酸化シリ
コン膜９と埋込ポリシリコン膜７−1,7−２上に、窒化
シリコン膜10を20〜40nm堆積する。
コン膜９と埋込ポリシリコン膜７−1,7−２上に、窒化
シリコン膜10を20〜40nm堆積する。
次に、第２図（ｅ）に示す様に、窒化シリコン膜10上
に層間酸化膜８を120〜180nm堆積する。この実施例によ
れば第１の発明では、防止できなかった埋込ポリシリコ
ン膜７−1,7−２の酸化も押えることができ、溝開口部
での体積膨張の防止は一層確実となる。
に層間酸化膜８を120〜180nm堆積する。この実施例によ
れば第１の発明では、防止できなかった埋込ポリシリコ
ン膜７−1,7−２の酸化も押えることができ、溝開口部
での体積膨張の防止は一層確実となる。
以上説明したように本発明は、容量ポリシリコン膜と
層間絶縁膜との間に窒化シリコン膜を形成することで、
層間絶縁膜から酸素が容量ポリシリコン膜へ熱拡散する
ことを防げる。特に、溝開口部の容量ポリシリコン膜を
酸化しないので、体積膨張がなく、溝の開口部を開げる
ことはない。その結果、漏れ電流の原因となる欠陥の発
生をおさえることができる。
層間絶縁膜との間に窒化シリコン膜を形成することで、
層間絶縁膜から酸素が容量ポリシリコン膜へ熱拡散する
ことを防げる。特に、溝開口部の容量ポリシリコン膜を
酸化しないので、体積膨張がなく、溝の開口部を開げる
ことはない。その結果、漏れ電流の原因となる欠陥の発
生をおさえることができる。
また、溝以外の容量ポリシリコン膜は、層間絶縁膜に
直接接することがなく、酸化されず、容量ポリシリコン
膜の薄膜化は進まず容量電極の高低抗化を防止できる。
直接接することがなく、酸化されず、容量ポリシリコン
膜の薄膜化は進まず容量電極の高低抗化を防止できる。
第１図（ａ）〜第１図（ｅ）は、本願第１の発明の一実
施例を説明するため、工程順に示す断面図、第２図
（ａ）〜第２図（ｅ）は、本願第２の発明の一実施例を
説明するため、工程順に示す断面図、第３図（ａ）〜第
３図（ｅ）は、従来技術を説明するため、工程順に示す
断面図である。 １…Ｐ型シリコン基板、２…フィールド酸化膜、３−1,
3−２…溝、４…容量絶縁膜、５…容量ポリシリコン
膜、６…窒化シリコン膜、７−1,7−２…埋込ポリシリ
コン膜、８…層間酸化膜、９…酸化シリコン膜、10…窒
化シリコン膜、11−1,11−2,11−3,11−４…楔状酸化シ
リコン膜。
施例を説明するため、工程順に示す断面図、第２図
（ａ）〜第２図（ｅ）は、本願第２の発明の一実施例を
説明するため、工程順に示す断面図、第３図（ａ）〜第
３図（ｅ）は、従来技術を説明するため、工程順に示す
断面図である。 １…Ｐ型シリコン基板、２…フィールド酸化膜、３−1,
3−２…溝、４…容量絶縁膜、５…容量ポリシリコン
膜、６…窒化シリコン膜、７−1,7−２…埋込ポリシリ
コン膜、８…層間酸化膜、９…酸化シリコン膜、10…窒
化シリコン膜、11−1,11−2,11−3,11−４…楔状酸化シ
リコン膜。
Claims (2)
- 【請求項１】半導体基板の表面部に素子分離用の絶縁領
域を形成して活性領域を区画し、前記活性領域に溝を形
成し、前記溝の内壁及び基板表面上に容量絶縁膜を形成
し、前記容量絶縁膜上に容量ポリシリコン膜を形成する
工程と、前記容量ポリシリコン膜上に窒化シリコン膜を
形成する工程と、前記窒化シリコン膜上に埋込ポリシリ
コン膜を形成して前記溝を充填する工程と、前記埋込ポ
リシリコン膜を溝内部以外の部分から除去する工程と、
表面の前記窒化シリコン膜上及び表面の前記埋込ポリシ
リコン膜上に層間絶縁膜を形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板の表面部に素子分離用の絶縁領
域を形成して活性領域を区画し、前記活性領域に溝を形
成し、前記溝の内壁及び基板表面上に容量絶縁膜を形成
し、前記容量絶縁膜上に容量ポリシリコン膜を形成する
工程と、前記容量ポリシリコン膜上に酸化シリコン膜を
形成する工程と、前記酸化シリコン膜上に埋込ポリシリ
コン膜を形成して前記溝を充填する工程と、前記埋込ポ
リシリコン膜を溝内部以外の部分から除去する工程と、
表面の前記酸化シリコン膜上及び表面の前記埋込ポリシ
リコン膜上に窒化シリコン膜を形成する工程と、前記窒
化シリコン膜上に層間絶縁膜を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288976A JP2661357B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288976A JP2661357B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162768A JPH04162768A (ja) | 1992-06-08 |
| JP2661357B2 true JP2661357B2 (ja) | 1997-10-08 |
Family
ID=17737235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288976A Expired - Fee Related JP2661357B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661357B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952861A (ja) * | 1982-09-20 | 1984-03-27 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JPS60241258A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 半導体集積回路装置 |
-
1990
- 1990-10-26 JP JP2288976A patent/JP2661357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162768A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171923B1 (en) | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5814547A (en) | Forming different depth trenches simultaneously by microloading effect | |
| JPH0449777B2 (ja) | ||
| JPS63234534A (ja) | 半導体素子の製造方法 | |
| KR19990023196A (ko) | 트렌치 절연 구조 형성 방법과 반도체 디바이스 및 그의 제조방법 | |
| JPH104136A (ja) | 半導体装置の素子分離膜の形成方法 | |
| JPH08172087A (ja) | 半導体素子の分離膜の構造及びその形成方法 | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JPH08139176A (ja) | 半導体装置の製造方法 | |
| JP2004006660A (ja) | 半導体装置の製造方法 | |
| EP1184902A1 (en) | Method for forming an isolation trench in a SOI substrate | |
| JPS5958838A (ja) | 半導体装置 | |
| KR100425064B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2661357B2 (ja) | 半導体装置の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| US6204147B1 (en) | Method of manufacturing shallow trench isolation | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH10335445A (ja) | 半導体素子の素子分離膜製造方法及びこれを利用した半導体素子 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH01225147A (ja) | 半導体装置とその製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01196134A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |