JP2655634B2 - ディジタルpll回路 - Google Patents
ディジタルpll回路Info
- Publication number
- JP2655634B2 JP2655634B2 JP6263649A JP26364994A JP2655634B2 JP 2655634 B2 JP2655634 B2 JP 2655634B2 JP 6263649 A JP6263649 A JP 6263649A JP 26364994 A JP26364994 A JP 26364994A JP 2655634 B2 JP2655634 B2 JP 2655634B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明はディジタルPLL回路に
関し、特にディジタル伝送において入力データに同期し
たクロックを高速に抽出するディジタルPLL回路に関
する。
関し、特にディジタル伝送において入力データに同期し
たクロックを高速に抽出するディジタルPLL回路に関
する。
【0002】
【従来の技術】図3は従来のディジタルPLL回路の一
例のブロック図である。
例のブロック図である。
【0003】図3を参照すると、この従来例のディジタ
ルPLL回路において、可変分周回路32はアップ・ダ
ウンカウンタ34からの制御信号によって分周率を制御
され、発振器(OSC)31からの高速クロックを分周
する。
ルPLL回路において、可変分周回路32はアップ・ダ
ウンカウンタ34からの制御信号によって分周率を制御
され、発振器(OSC)31からの高速クロックを分周
する。
【0004】分周回路33は可変分周回路32の出力信
号に固定的な分周率を与えて出力端子38に出力する。
エッジ検出回路36は入力端子37からの入力信号の変
化点を検出する。
号に固定的な分周率を与えて出力端子38に出力する。
エッジ検出回路36は入力端子37からの入力信号の変
化点を検出する。
【0005】位相比較回路35はエッジ検出回路36の
出力位相と分周回路33の出力位相を比較して、エッジ
検出回路36の出力位相が進んでいたときは遅れ制御信
号を、またエッジ検出回路36の出力位相が遅れていた
ときは進み制御信号をアップ・ダウンカウンタ34に出
力する。
出力位相と分周回路33の出力位相を比較して、エッジ
検出回路36の出力位相が進んでいたときは遅れ制御信
号を、またエッジ検出回路36の出力位相が遅れていた
ときは進み制御信号をアップ・ダウンカウンタ34に出
力する。
【0006】アップ・ダウンカウンタ34は位相比較回
路35からの制御信号が遅れ制御信号ならばカウント値
を1インクリメントし、進み制御信号ならばカウント値
を1デクリメントする。
路35からの制御信号が遅れ制御信号ならばカウント値
を1インクリメントし、進み制御信号ならばカウント値
を1デクリメントする。
【0007】OSC31の高速クロック出力は可変分周
回路32のクロック端子に接続され、アップ・ダウンカ
ウンタ34のカウント値をもとに任意の周期に分周され
る。
回路32のクロック端子に接続され、アップ・ダウンカ
ウンタ34のカウント値をもとに任意の周期に分周され
る。
【0008】次に、本例の動作について説明する。
【0009】エッジ検出回路36は入力端子37への入
力信号の変化点を検出して位相比較回路35に入力す
る。位相比較回路35はエッジ検出回路36の検出出力
信号とOSC31からの高速クロックを可変分周回路3
2および分周回路33で分周した信号とを比較する。そ
して、この位相比較の結果、エッジ検出回路36からの
出力位相が進んでいたときは、アップ・ダウンカウンタ
34のカウント値をアップさせる制御信号を出力する。
またエッジ検出回路36からの出力位相が遅れていたと
きは、アップ・ダウンカウンタ34のカウント値をダウ
ンさせる制御信号を出力する。
力信号の変化点を検出して位相比較回路35に入力す
る。位相比較回路35はエッジ検出回路36の検出出力
信号とOSC31からの高速クロックを可変分周回路3
2および分周回路33で分周した信号とを比較する。そ
して、この位相比較の結果、エッジ検出回路36からの
出力位相が進んでいたときは、アップ・ダウンカウンタ
34のカウント値をアップさせる制御信号を出力する。
またエッジ検出回路36からの出力位相が遅れていたと
きは、アップ・ダウンカウンタ34のカウント値をダウ
ンさせる制御信号を出力する。
【0010】アップ・ダウンカウンタ34は位相比較回
路35からの制御信号をもとにカウント値をアップまた
はダウンさせて可変分周回路32の分周率を変化させ、
分周回路33から外部への出力信号の位相(周期)を調
整する。
路35からの制御信号をもとにカウント値をアップまた
はダウンさせて可変分周回路32の分周率を変化させ、
分周回路33から外部への出力信号の位相(周期)を調
整する。
【0011】以上の動作を繰り返すことによってデータ
とクロックの位相同期が行われる。
とクロックの位相同期が行われる。
【0012】このような従来のディジタルPLL回路と
しては、例えば特開平1−261927号公報,特開昭
62−73819号公報に所載の「ディジタルPLL回
路」や、特開平1−123525号公報に所載の「デジ
タルフェーズロックループ装置」などを挙げることがで
きる。
しては、例えば特開平1−261927号公報,特開昭
62−73819号公報に所載の「ディジタルPLL回
路」や、特開平1−123525号公報に所載の「デジ
タルフェーズロックループ装置」などを挙げることがで
きる。
【0013】
【発明が解決しようとする課題】これらすべての従来の
ディジタルPLL回路では、原発振器からの高速クロッ
クを、調整した分周率によって分周して出力信号として
いるので、入力データのクロック成分よりかなり高い周
波数を入力しなければならないという問題点があった。
ディジタルPLL回路では、原発振器からの高速クロッ
クを、調整した分周率によって分周して出力信号として
いるので、入力データのクロック成分よりかなり高い周
波数を入力しなければならないという問題点があった。
【0014】また、その同期方式から同期引込みに時間
がかかり、同期引込みが完了した後でも位相比較を行い
アップ・ダウンカウンタを動作させているので、出力信
号に必ず高速クロック1周期分のジッタが乗ってしまう
という問題点があった。
がかかり、同期引込みが完了した後でも位相比較を行い
アップ・ダウンカウンタを動作させているので、出力信
号に必ず高速クロック1周期分のジッタが乗ってしまう
という問題点があった。
【0015】本発明の目的は、クロックと非同期で入力
されるデータから高速にクロックを抽出してジッタのな
い同期のとれた2つの出力信号を得るディジタルPLL
回路を提供することにある。
されるデータから高速にクロックを抽出してジッタのな
い同期のとれた2つの出力信号を得るディジタルPLL
回路を提供することにある。
【0016】
【課題を解決するための手段】本発明によれば、第1の
分周回路と、この第1の分周回路と分周率が異なる第2
および第3の分周回路と、第1のインバータ回路と、2
入力ナンド回路とを備え、第1の信号入力端子はこの第
1の信号入力端子に入力されるデータをクロックとして
動作する前記第1の分周回路のクロック入力端子に接続
され、第2の信号入力端子はこの第2の信号入力端子に
入力される信号をクロックとし且つ前記第1の分周回路
の出力をリセット信号として動作する前記第2の分周回
路のクロック入力端子に接続されるとともに前記第2の
信号入力端子に入力される信号をクロックとし且つ前記
第1の分周回路の出力を反転した信号をリセット信号と
して動作する前記第3の分周回路のクロック入力端子に
接続され、前記第1の分周回路の出力は前記第2の分周
回路のリセット入力端子と前記第1のインバータ回路と
に接続され、前記第1のインバータ回路の出力は前記第
3の分周回路のリセット入力端子に接続され、前記第2
の分周回路の反転出力は前記2入力ナンド回路の第1の
入力端子に接続され、前記第3の分周回路の反転出力は
前記2入力ナンド回路の第2の入力端子に接続されるこ
とを特徴とするディジタルPLL回路ディジタルPLL
回路が得られる。
分周回路と、この第1の分周回路と分周率が異なる第2
および第3の分周回路と、第1のインバータ回路と、2
入力ナンド回路とを備え、第1の信号入力端子はこの第
1の信号入力端子に入力されるデータをクロックとして
動作する前記第1の分周回路のクロック入力端子に接続
され、第2の信号入力端子はこの第2の信号入力端子に
入力される信号をクロックとし且つ前記第1の分周回路
の出力をリセット信号として動作する前記第2の分周回
路のクロック入力端子に接続されるとともに前記第2の
信号入力端子に入力される信号をクロックとし且つ前記
第1の分周回路の出力を反転した信号をリセット信号と
して動作する前記第3の分周回路のクロック入力端子に
接続され、前記第1の分周回路の出力は前記第2の分周
回路のリセット入力端子と前記第1のインバータ回路と
に接続され、前記第1のインバータ回路の出力は前記第
3の分周回路のリセット入力端子に接続され、前記第2
の分周回路の反転出力は前記2入力ナンド回路の第1の
入力端子に接続され、前記第3の分周回路の反転出力は
前記2入力ナンド回路の第2の入力端子に接続されるこ
とを特徴とするディジタルPLL回路ディジタルPLL
回路が得られる。
【0017】また、上記ディジタルPLL回路に、第2
のインバータ回路と、FIFOと、前記第1の信号入力
端子に加えられるデータをリタイミングするフリップフ
ロップと、前記第1の分周回路と分周率が異なり且つ前
記第2おび第3の分周回路と同じ分周率の第4の分周回
路とを付加し、前記2入力ナンド回路の出力は前記第2
のインバータ回路の入力と前記FIFOのライトクロッ
ク端子とに接続され、前記第2のインバータ回路の出力
は前記フリップフロップのクロック入力端子に接続さ
れ、前記フリップフロップのデータ入力端子は前記第1
の信号入力端子に接続され、前記フリップフロップの出
力は前記FIFOのデータ入力端子に接続され、前記第
4の分周回路のクロック入力端子は前記第2の信号入力
端子に接続され、前記第4の分周回路の出力は前記FI
FOのリードクロック端子と第1の出力端子とに接続さ
れ、前記FIFOのデータ出力端子は第2の出力端子に
接続されることを特徴とするディジタルPLL回路が得
られる。
のインバータ回路と、FIFOと、前記第1の信号入力
端子に加えられるデータをリタイミングするフリップフ
ロップと、前記第1の分周回路と分周率が異なり且つ前
記第2おび第3の分周回路と同じ分周率の第4の分周回
路とを付加し、前記2入力ナンド回路の出力は前記第2
のインバータ回路の入力と前記FIFOのライトクロッ
ク端子とに接続され、前記第2のインバータ回路の出力
は前記フリップフロップのクロック入力端子に接続さ
れ、前記フリップフロップのデータ入力端子は前記第1
の信号入力端子に接続され、前記フリップフロップの出
力は前記FIFOのデータ入力端子に接続され、前記第
4の分周回路のクロック入力端子は前記第2の信号入力
端子に接続され、前記第4の分周回路の出力は前記FI
FOのリードクロック端子と第1の出力端子とに接続さ
れ、前記FIFOのデータ出力端子は第2の出力端子に
接続されることを特徴とするディジタルPLL回路が得
られる。
【0018】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0019】図1は本発明のディジタルPLL回路の一
実施例を示すブロック図、図2は図1の各部におけるデ
ータおよび信号のタイミングチャートである。
実施例を示すブロック図、図2は図1の各部におけるデ
ータおよび信号のタイミングチャートである。
【0020】図1を参照すると、本実施例のディジタル
PLL回路は、分周率iのi分周回路11と、このi分
周回路11と異なる分周率mのm分周回路12,13お
よび14と、インバータ回路(INV)18および11
3と、2入力ナンド回路(NAND)15と、FIFO
17と、データ入力端子(DTI)19に加えられるデ
ータをリタイミングするフリップフロップ(F/F)1
6とを備えている。
PLL回路は、分周率iのi分周回路11と、このi分
周回路11と異なる分周率mのm分周回路12,13お
よび14と、インバータ回路(INV)18および11
3と、2入力ナンド回路(NAND)15と、FIFO
17と、データ入力端子(DTI)19に加えられるデ
ータをリタイミングするフリップフロップ(F/F)1
6とを備えている。
【0021】入力データaは、DTI19から入力され
るnbpsのデータであり、入力データaをi分周して
m分周回路12,13に与えるリセット信号を作るため
のi分周回路11のクロック端子(C)と、DTI19
からの入力データaをリタイミングするためのF/F1
6のデータ端子(D)とに接続される。
るnbpsのデータであり、入力データaをi分周して
m分周回路12,13に与えるリセット信号を作るため
のi分周回路11のクロック端子(C)と、DTI19
からの入力データaをリタイミングするためのF/F1
6のデータ端子(D)とに接続される。
【0022】クロック入力端子(CKI)110から入
力されるn*mHzの入力クロックbは、nbpsの入
力データaに位相同期したクロックを作るためのm分周
回路12,13のクロック端子(C)と、FIFO17
のリードクロック(RCK)および外部に出力するnH
zのクロックを作るためのm分周回路14のクロック端
子(C)とに接続される。
力されるn*mHzの入力クロックbは、nbpsの入
力データaに位相同期したクロックを作るためのm分周
回路12,13のクロック端子(C)と、FIFO17
のリードクロック(RCK)および外部に出力するnH
zのクロックを作るためのm分周回路14のクロック端
子(C)とに接続される。
【0023】入力データaをi分周したi分周回路11
の出力端子Qからの分周信号cは、入力データaに位相
同期したクロックを出力するためのm分周回路12のリ
セット端子(R)にはそのまま接続される。また、m分
周回路13のリセット端子(R)にはINV18による
分周信号cの反転信号dが接続される。
の出力端子Qからの分周信号cは、入力データaに位相
同期したクロックを出力するためのm分周回路12のリ
セット端子(R)にはそのまま接続される。また、m分
周回路13のリセット端子(R)にはINV18による
分周信号cの反転信号dが接続される。
【0024】m分周回路12,13の反転出力端子(Q
B)からの反転出力信号e,fはNAND15の2入力
端子にそれぞれ接続される。
B)からの反転出力信号e,fはNAND15の2入力
端子にそれぞれ接続される。
【0025】入力データaに位相同期した信号を出力す
るNAND15の出力信号gは、入力データaをリタイ
ミングするクロックを出力するINV113の入力端子
と、クロック乗せ換えのためのFIFO17のライトク
ロック(WCK)端子とに接続される。
るNAND15の出力信号gは、入力データaをリタイ
ミングするクロックを出力するINV113の入力端子
と、クロック乗せ換えのためのFIFO17のライトク
ロック(WCK)端子とに接続される。
【0026】INV113の出力は入力データaをリタ
イミングするためのF/F16のクロック端子(C)に
接続される。
イミングするためのF/F16のクロック端子(C)に
接続される。
【0027】NAND15の出力信号gの逆相でリタイ
ミングされたF/F16の出力端子(Q)はクロック乗
せ換えのためFIFO17のデータ入力(DIN)端子
に接続される。
ミングされたF/F16の出力端子(Q)はクロック乗
せ換えのためFIFO17のデータ入力(DIN)端子
に接続される。
【0028】FIFO17のデータ出力(DOUT)端
子はクロック出力端子(CKO)112からの出力クロ
ックhと同期した出力データkを出力する端子としてデ
ータ出力端子(DTO)111に接続される。
子はクロック出力端子(CKO)112からの出力クロ
ックhと同期した出力データkを出力する端子としてデ
ータ出力端子(DTO)111に接続される。
【0029】m分周回路14の出力端子(Q)はFIF
O17のリードクロックとしてFIFO17のリードク
ロック(RCK)端子と、DTO111への出力データ
kと位相同期した出力クロックhを出力するCKO11
2とに接続される。
O17のリードクロックとしてFIFO17のリードク
ロック(RCK)端子と、DTO111への出力データ
kと位相同期した出力クロックhを出力するCKO11
2とに接続される。
【0030】本実施例のディジタルPLL回路では、入
力クロックbの周波数(n*mHz),i分周回路11
の分周率i,m分周回路12,13,14の分周率mお
よびFIFO17の容量を変えることにより様様な使用
条件に対して最適な回路構成を選択することができる。
力クロックbの周波数(n*mHz),i分周回路11
の分周率i,m分周回路12,13,14の分周率mお
よびFIFO17の容量を変えることにより様様な使用
条件に対して最適な回路構成を選択することができる。
【0031】入力クロックbの周波数n*mHzが高い
値の時は、NAND15の出力信号gに含まれるジッタ
が小さくなり、それに伴いFIFO17の容量を小さく
することができ、入力データaに含まれるジッタに対す
る耐力も増加する。また、入力クロックbの周波数n*
mHzを高い値に設定することができないときは、FI
FO17の容量を大きく設定すればよい。
値の時は、NAND15の出力信号gに含まれるジッタ
が小さくなり、それに伴いFIFO17の容量を小さく
することができ、入力データaに含まれるジッタに対す
る耐力も増加する。また、入力クロックbの周波数n*
mHzを高い値に設定することができないときは、FI
FO17の容量を大きく設定すればよい。
【0032】続いて本実施例の動作について図2を併用
して説明する。
して説明する。
【0033】DTI19から入力される入力データaは
最終的にCKI110から入力される入力クロックbと
位相同期する信号である。
最終的にCKI110から入力される入力クロックbと
位相同期する信号である。
【0034】この入力データaをi分周回路11でi分
周した後、その出力の分周信号cはm分周回路12のリ
セット信号になり、また分周信号cをINV18で反転
した反転信号dはm分周回路13のリセット信号にな
る。
周した後、その出力の分周信号cはm分周回路12のリ
セット信号になり、また分周信号cをINV18で反転
した反転信号dはm分周回路13のリセット信号にな
る。
【0035】このように構成することによってi分周回
路11の出力の分周信号cがHighのときとLowの
ときとで別の分周回路を動作させることになる。
路11の出力の分周信号cがHighのときとLowの
ときとで別の分周回路を動作させることになる。
【0036】i分周回路11の出力の分周信号cがHi
ghに変化すると、m分周回路12のリセットが解除さ
れ、入力クロックbをクロックとしてm分周回路12が
動作する。
ghに変化すると、m分周回路12のリセットが解除さ
れ、入力クロックbをクロックとしてm分周回路12が
動作する。
【0037】また、i分周回路11の出力の分周信号c
がHighのときm分周回路13はリセットされてい
る。
がHighのときm分周回路13はリセットされてい
る。
【0038】次に入力データaの変化によりi分周回路
11の出力がLowに変化すると、逆にm分周回路12
がリセット状態になり、m分周回路13が入力クロック
bをクロックとして動作する。
11の出力がLowに変化すると、逆にm分周回路12
がリセット状態になり、m分周回路13が入力クロック
bをクロックとして動作する。
【0039】このように、i分周回路11の出力をリセ
ット信号として2つのm分周回路12,13を動作させ
ることによって、入力データaに同期したm分周回路1
2,13の反転出力信号e,fを得ることができる。
ット信号として2つのm分周回路12,13を動作させ
ることによって、入力データaに同期したm分周回路1
2,13の反転出力信号e,fを得ることができる。
【0040】m分周回路12の反転出力信号eとm分周
回路13の反転出力信号fとのナンド論理をNAND1
5によってとることにより、1本の入力データaに同期
したNAND15の出力信号gを得る。
回路13の反転出力信号fとのナンド論理をNAND1
5によってとることにより、1本の入力データaに同期
したNAND15の出力信号gを得る。
【0041】入力データaを、NAND15の出力信号
gのINV113による反転信号をクロック端子(C)
に入力したF/F16にリタイミングして取り込み、F
/F16の出力端子(Q)からの出力データjをFIF
O17のライトクロック(WCK)端子に入力したNA
ND15の出力信号gでFIFO17に書き込む。
gのINV113による反転信号をクロック端子(C)
に入力したF/F16にリタイミングして取り込み、F
/F16の出力端子(Q)からの出力データjをFIF
O17のライトクロック(WCK)端子に入力したNA
ND15の出力信号gでFIFO17に書き込む。
【0042】CKI110から入力される入力クロック
bはm分周回路14でm分周され、その出力端子(Q)
からジッタを含んでいない出力クロックhがFIFO1
7のリードクロック(RCK)およびDTO111への
出力データkに同期したクロック信号としてCKO11
2に出力される。
bはm分周回路14でm分周され、その出力端子(Q)
からジッタを含んでいない出力クロックhがFIFO1
7のリードクロック(RCK)およびDTO111への
出力データkに同期したクロック信号としてCKO11
2に出力される。
【0043】また、出力クロックhによりFIFO17
から読み出された出力データkは出力クロックhと同期
した出力データとしてDTO111から外部に出力され
る。
から読み出された出力データkは出力クロックhと同期
した出力データとしてDTO111から外部に出力され
る。
【0044】このように本実施例では、全く非同期で入
力される入力データaと入力クロックbの同期を高速に
確立して、ジッタを含んでいない出力データkと出力ク
ロックhとを外部に出力することができる。
力される入力データaと入力クロックbの同期を高速に
確立して、ジッタを含んでいない出力データkと出力ク
ロックhとを外部に出力することができる。
【0045】
【発明の効果】以上説明したように本発明は、基準とな
る位相のデータ信号を分周回路で分周し、その出力信号
をリセット信号としてクロックを抽出する他の分周回路
を動作させることにより、入力されるデータ信号の位相
に同期したクロックを高速に抽出することができるとい
う効果を有する。
る位相のデータ信号を分周回路で分周し、その出力信号
をリセット信号としてクロックを抽出する他の分周回路
を動作させることにより、入力されるデータ信号の位相
に同期したクロックを高速に抽出することができるとい
う効果を有する。
【0046】また、FIFOで不安定なクロックから安
定したクロックに乗せ換えることにより、ジッタ成分を
含んでいないクロック信号を得ることができるという効
果を有する。
定したクロックに乗せ換えることにより、ジッタ成分を
含んでいないクロック信号を得ることができるという効
果を有する。
【0047】さらに、回路構成を簡単にすることができ
るという効果を有する。
るという効果を有する。
【図1】本発明のディジタルPLL回路の一実施例を示
すブロック図である。
すブロック図である。
【図2】図1の各部におけるデータおよび信号のタイミ
ングチャートである。
ングチャートである。
【図3】従来のディジタルPLL回路の一例のブロック
図である。
図である。
11 i分周回路 12,13,14 m分周回路 15 2入力ナンド回路(NAND) 16 フリップフロップ(F/F) 17 FIFO 18,113 インバータ回路(INV) 19 データ入力端子(DTI) 110 クロック入力端子(CKI) 111 データ出力端子(DTO) 112 クロック出力端子(CKO) 31 発振器(OSC) 32 可変分周回路 33 分周回路 34 アップ・ダウンカウンタ 35 位相比較回路 36 エッジ検出回路 37 入力端子 38 出力端子 a nbpsの入力データ b n*mHzの入力クロック c 分周信号 d 反転信号 e,f 反転出力信号 g NAND15の出力信号 h 出力クロック i,m 分周率 j,k 出力データ C クロック端子 D データ端子 DIN データ入力 DOUT データ出力 Q 出力端子 QB 反転出力端子 R リセット端子 RCK リードクロック WCK ライトクロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 茂樹 静岡県掛川市下俣4番2 静岡日本電気 株式会社内 (72)発明者 宇野 浩介 神奈川県川崎市中原区小杉町一丁目403 番地 日本電気テレコムシステム株式会 社内
Claims (2)
- 【請求項1】 第1の分周回路と、この第1の分周回路
と分周率が異なる第2および第3の分周回路と、第1の
インバータ回路と、2入力ナンド回路とを備え、第1の
信号入力端子はこの第1の信号入力端子に入力されるデ
ータをクロックとして動作する前記第1の分周回路のク
ロック入力端子に接続され、第2の信号入力端子はこの
第2の信号入力端子に入力される信号をクロックとし且
つ前記第1の分周回路の出力をリセット信号として動作
する前記第2の分周回路のクロック入力端子に接続され
るとともに前記第2の信号入力端子に入力される信号を
クロックとし且つ前記第1の分周回路の出力を反転した
信号をリセット信号として動作する前記第3の分周回路
のクロック入力端子に接続され、前記第1の分周回路の
出力は前記第2の分周回路のリセット入力端子と前記第
1のインバータ回路とに接続され、前記第1のインバー
タ回路の出力は前記第3の分周回路のリセット入力端子
に接続され、前記第2の分周回路の反転出力は前記2入
力ナンド回路の第1の入力端子に接続され、前記第3の
分周回路の反転出力は前記2入力ナンド回路の第2の入
力端子に接続されることを特徴とするディジタルPLL
回路。 - 【請求項2】 請求項1記載のディジタルPLL回路に
おいて、第2のインバータ回路と、FIFOと、前記第
1の信号入力端子に加えられるデータをリタイミングす
るフリップフロップと、前記第1の分周回路と分周率が
異なり且つ前記第2おび第3の分周回路と同じ分周率の
第4の分周回路とを備え、前記2入力ナンド回路の出力
は前記第2のインバータ回路の入力と前記FIFOのラ
イトクロック端子とに接続され、前記第2のインバータ
回路の出力は前記フリップフロップのクロック入力端子
に接続され、前記フリップフロップのデータ入力端子は
前記第1の信号入力端子に接続され、前記フリップフロ
ップの出力は前記FIFOのデータ入力端子に接続さ
れ、前記第4の分周回路のクロック入力端子は前記第2
の信号入力端子に接続され、前記第4の分周回路の出力
は前記FIFOのリードクロック端子と第1の出力端子
とに接続され、前記FIFOのデータ出力端子は第2の
出力端子に接続されることを特徴とするディジタルPL
L回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6263649A JP2655634B2 (ja) | 1994-10-27 | 1994-10-27 | ディジタルpll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6263649A JP2655634B2 (ja) | 1994-10-27 | 1994-10-27 | ディジタルpll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08125648A JPH08125648A (ja) | 1996-05-17 |
JP2655634B2 true JP2655634B2 (ja) | 1997-09-24 |
Family
ID=17392414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6263649A Expired - Lifetime JP2655634B2 (ja) | 1994-10-27 | 1994-10-27 | ディジタルpll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2655634B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012065252A (ja) * | 2010-09-17 | 2012-03-29 | Nec Commun Syst Ltd | クロック抽出回路及び受信装置 |
-
1994
- 1994-10-27 JP JP6263649A patent/JP2655634B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08125648A (ja) | 1996-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5812619A (en) | Digital phase lock loop and system for digital clock recovery | |
US6711227B1 (en) | Synchronizing method and apparatus | |
US5142555A (en) | Phase detector | |
US20210111859A1 (en) | Clock data recovery circuit with improved phase interpolation | |
JP3649194B2 (ja) | Pll回路および光通信受信装置 | |
US5644605A (en) | Jitter attenuator | |
JP2002198808A (ja) | Pll回路および光通信受信装置 | |
KR950008461B1 (ko) | Nrz 데이터 비트 동기 장치 | |
JP3327249B2 (ja) | Pll回路 | |
JP2704103B2 (ja) | 位相比較回路 | |
JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
US6298104B1 (en) | Clock recovery circuit | |
JP2655634B2 (ja) | ディジタルpll回路 | |
JP2002198807A (ja) | Pll回路および光通信受信装置 | |
JPS5957530A (ja) | 位相同期回路 | |
EP1149482B1 (en) | Synchronizing method | |
US4829544A (en) | Bit synchronization circuit | |
TWI555337B (zh) | 相位偵測器、時脈與資料回復電路、以及相關之控制方法 | |
JP3284702B2 (ja) | 多段中継方式 | |
JP2748746B2 (ja) | 位相同期発振器 | |
US5095289A (en) | Adjustable crystal controlled oscillator | |
JP2562775B2 (ja) | 送受タイミング同期制御回路 | |
KR100350471B1 (ko) | 디지탈 신호의 클럭 추출 회로 | |
KR100189773B1 (ko) | 디지털 위상 동기 회로 | |
JP2891814B2 (ja) | ディジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |