JPH04282913A - バイパス回路内蔵形半導体集積回路 - Google Patents
バイパス回路内蔵形半導体集積回路Info
- Publication number
- JPH04282913A JPH04282913A JP7046191A JP7046191A JPH04282913A JP H04282913 A JPH04282913 A JP H04282913A JP 7046191 A JP7046191 A JP 7046191A JP 7046191 A JP7046191 A JP 7046191A JP H04282913 A JPH04282913 A JP H04282913A
- Authority
- JP
- Japan
- Prior art keywords
- output
- bypass circuit
- buffer
- circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000872 buffer Substances 0.000 claims abstract description 37
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関し
、特にバイパス回路を内蔵した半導体集積回路に関する
。
、特にバイパス回路を内蔵した半導体集積回路に関する
。
【０００２】
【従来の技術】従来のバイパス回路内蔵形半導体集積回
路では、図２に示すように入力バッファ６の出力端４は
分岐して、一方がバイパス回路１に接続され、他方が通
常動作回路である内部回路８に接続され、さらに、バイ
パス回路１および内部回路８はセレクタ９を介して出力
バッファ７に接続されている。
路では、図２に示すように入力バッファ６の出力端４は
分岐して、一方がバイパス回路１に接続され、他方が通
常動作回路である内部回路８に接続され、さらに、バイ
パス回路１および内部回路８はセレクタ９を介して出力
バッファ７に接続されている。
【０００３】そして、セレクタ９の切り替えにより、バ
イパス回路１および内部回路８の選択が行われている。
イパス回路１および内部回路８の選択が行われている。
【０００４】
【発明が解決しようとする課題】この従来のバイパス回
路内蔵形半導体集積回路では、バイパス回路および内部
回路と、出力バッファとの間にセレクタを設けているた
め、セレクタにより信号の遅れが生じ、高速動作回路に
おいてバイパス回路を組み込むことができないという問
題点があった。
路内蔵形半導体集積回路では、バイパス回路および内部
回路と、出力バッファとの間にセレクタを設けているた
め、セレクタにより信号の遅れが生じ、高速動作回路に
おいてバイパス回路を組み込むことができないという問
題点があった。
【０００５】本発明の目的は、高速動作回路においても
バイパス回路を組み込むことが可能なバイパス回路内蔵
形半導体集積回路を提供することにある。
バイパス回路を組み込むことが可能なバイパス回路内蔵
形半導体集積回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、入力バッファ
および出力バッファを有する半導体集積回路において、
入力バッファの出力端に第１のモード切り替えスイッチ
を設け、出力バッファの出力端に第２のモード切り替え
スイッチを設け、前記第１のモード切り替えスイッチと
第２のモード切り替えスイッチとの間にバイパス回路を
設けたことを特徴としている。
および出力バッファを有する半導体集積回路において、
入力バッファの出力端に第１のモード切り替えスイッチ
を設け、出力バッファの出力端に第２のモード切り替え
スイッチを設け、前記第１のモード切り替えスイッチと
第２のモード切り替えスイッチとの間にバイパス回路を
設けたことを特徴としている。
【０００７】また、本発明によれば、前記出力バッファ
を、バイパス回路の選択時にハイインピーダンスとなる
スリーステート出力バッファとするのが望ましい。
を、バイパス回路の選択時にハイインピーダンスとなる
スリーステート出力バッファとするのが望ましい。
【０００８】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【０００９】図１は本発明の一実施例を示す構成図であ
る。図１のバイパス回路内蔵形半導体集積回路は、内部
回路８と、入力バッファ６と、スリーステート出力バッ
ファ７と、モード切り替えスイッチ２，３と、バイパス
回路１と、入力部１０，１１とを備えている。
る。図１のバイパス回路内蔵形半導体集積回路は、内部
回路８と、入力バッファ６と、スリーステート出力バッ
ファ７と、モード切り替えスイッチ２，３と、バイパス
回路１と、入力部１０，１１とを備えている。
【００１０】さらに、本実施例は、入力バッファ６、出
力バッファ７、モード切り替えスイッチ２，３およびバ
イパス回路１を複数個備えている。
力バッファ７、モード切り替えスイッチ２，３およびバ
イパス回路１を複数個備えている。
【００１１】入力バッファ６の出力端４は分岐して、一
方が内部回路８に接続され、他方がモード切り替えスイ
ッチ２を介してバイパス回路１に接続されている。内部
回路８は出力バッファ７に接続され、出力バッファ７の
出力端５はモード切り替えスイッチ３を介してバイパス
回路１に接続されている。
方が内部回路８に接続され、他方がモード切り替えスイ
ッチ２を介してバイパス回路１に接続されている。内部
回路８は出力バッファ７に接続され、出力バッファ７の
出力端５はモード切り替えスイッチ３を介してバイパス
回路１に接続されている。
【００１２】また、モード切り替えスイッチ２，３には
、入力部１０より試験モード切り替え信号が与えられ、
出力バッファ７には、入力部１１より出力ハイインピー
ダンス切り替え信号が与えられる。
、入力部１０より試験モード切り替え信号が与えられ、
出力バッファ７には、入力部１１より出力ハイインピー
ダンス切り替え信号が与えられる。
【００１３】次に、本実施例の動作について説明する。
【００１４】モード切り替えスイッチ２，３は、入力部
１０から試験モード切り替え信号を受けると導通状態と
なって通常モードから試験モードに切り替わり、出力バ
ッファ７の出力端５と入力バッファ６の出力端４はバイ
パス回路１を介して接続される。
１０から試験モード切り替え信号を受けると導通状態と
なって通常モードから試験モードに切り替わり、出力バ
ッファ７の出力端５と入力バッファ６の出力端４はバイ
パス回路１を介して接続される。
【００１５】また、その際、出力バッファ７は入力部１
１から出力ハイインピーダンス切り替え信号を受け、ハ
イインピーダンスとなる。
１から出力ハイインピーダンス切り替え信号を受け、ハ
イインピーダンスとなる。
【００１６】このように、本実施例は、出力バッファ７
の出力端５と入力バッファ６の出力端４とが切り替えス
イッチ２，３により接続されるため、信号を高速にバイ
パスすることができる。
の出力端５と入力バッファ６の出力端４とが切り替えス
イッチ２，３により接続されるため、信号を高速にバイ
パスすることができる。
【００１７】
【発明の効果】以上説明したように本発明は、入力バッ
ファの出力端と出力バッファの出力端との間にバイパス
回路を設けたことにより、従来回路のセレクタによる信
号の遅れを考える必要がなく、高速回路においてもバイ
パス回路を組み込むことが可能となるため、ボードレベ
ルの複雑な試験を容易に出来る効果がある。
ファの出力端と出力バッファの出力端との間にバイパス
回路を設けたことにより、従来回路のセレクタによる信
号の遅れを考える必要がなく、高速回路においてもバイ
パス回路を組み込むことが可能となるため、ボードレベ
ルの複雑な試験を容易に出来る効果がある。
【図１】本発明の一実施例を示す構成図である。
【図２】従来のバイパス回路内蔵形半導体集積回路の一
例を示す構成図である。
例を示す構成図である。
１ バイパス回路
２，３ モード切り替えスイッチ
４ 入力バッファの出力端
５ 出力バッファの出力端
６ 入力バッファ
７ 出力バッファ
８ 内部回路
９ セレクタ
１０，１１ 入力部
Claims (2)
- 【請求項１】入力バッファおよび出力バッファを有する
半導体集積回路において、入力バッファの出力端に第１
のモード切り替えスイッチを設け、出力バッファの出力
端に第２のモード切り替えスイッチを設け、前記第１の
モード切り替えスイッチと第２のモード切り替えスイッ
チとの間にバイパス回路を設けたことを特徴とするバイ
パス回路内蔵形半導体集積回路。 - 【請求項２】出力バッファを、バイパス回路の選択時に
ハイインピーダンスとなるスリーステート出力バッファ
とした請求項１記載のバイパス回路内蔵形半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7046191A JPH04282913A (ja) | 1991-03-12 | 1991-03-12 | バイパス回路内蔵形半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7046191A JPH04282913A (ja) | 1991-03-12 | 1991-03-12 | バイパス回路内蔵形半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04282913A true JPH04282913A (ja) | 1992-10-08 |
Family
ID=13432183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7046191A Pending JPH04282913A (ja) | 1991-03-12 | 1991-03-12 | バイパス回路内蔵形半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04282913A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0596435A1 (en) * | 1992-11-03 | 1994-05-11 | Thomson Consumer Electronics, Inc. | Automatic test clock selection apparatus |
| WO2008041292A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Limited | Circuit intégré |
-
1991
- 1991-03-12 JP JP7046191A patent/JPH04282913A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0596435A1 (en) * | 1992-11-03 | 1994-05-11 | Thomson Consumer Electronics, Inc. | Automatic test clock selection apparatus |
| US5517109A (en) * | 1992-11-03 | 1996-05-14 | Thomson Consumer Electronics, Inc. | Apparatus within an integrated circuit for automatically detecting a test mode of operation of the integrated circuit and selecting a test clock signal |
| SG92594A1 (en) * | 1992-11-03 | 2002-11-19 | Thomson Consumer Electronics | Automatic test clock selection apparatus |
| WO2008041292A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Limited | Circuit intégré |
| JP4809439B2 (ja) * | 2006-09-29 | 2011-11-09 | 富士通株式会社 | 集積回路 |
| US8319542B2 (en) | 2006-09-29 | 2012-11-27 | Fujitsu Limited | Integrated circuit including bypass signal path |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183260B2 (ja) | スキャンフリップフロップ回路 | |
| JP2008089518A (ja) | 半導体集積回路及び試験方法 | |
| US5313470A (en) | Boundary-scan input cell for a clock pin | |
| US5337321A (en) | Scan path circuit with clock signal feedback, for skew avoidance | |
| JPH04282913A (ja) | バイパス回路内蔵形半導体集積回路 | |
| JPH04248483A (ja) | 半導体集積回路 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JP2885122B2 (ja) | 半導体集積回路装置及びテスト方法 | |
| KR100223848B1 (ko) | 반도체장치의 출력회로 | |
| JPH02245681A (ja) | 複合型集積回路 | |
| KR910002120Y1 (ko) | D플립플롭과 버퍼 겸용회로 | |
| US7649379B2 (en) | Reducing mission signal output delay in IC having mission and test modes | |
| KR20010048756A (ko) | 반도체 장치의 바운더리 스캔 테스트 회로 | |
| JPH01171312A (ja) | フリップフロップ回路 | |
| JP2778568B2 (ja) | 半導体集積回路 | |
| JPH06324111A (ja) | 半導体集積回路 | |
| JPH10153641A (ja) | スキャンセル | |
| JPH04289473A (ja) | 半導体集積回路 | |
| JPH0245971A (ja) | 半導体集積論理回路 | |
| JPS63295980A (ja) | 入出力回路 | |
| JPH03215762A (ja) | 半導体集積回路 | |
| JPH07211864A (ja) | 回路基板テスト回路内蔵集積回路 | |
| JPH0618627A (ja) | テスト回路 | |
| JPH0580131A (ja) | 論理集積回路 | |
| JP2003084035A (ja) | バウンダリスキャンテスト回路 |