JPH0258245A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0258245A JPH0258245A JP20991188A JP20991188A JPH0258245A JP H0258245 A JPH0258245 A JP H0258245A JP 20991188 A JP20991188 A JP 20991188A JP 20991188 A JP20991188 A JP 20991188A JP H0258245 A JPH0258245 A JP H0258245A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- leads
- finger
- film tape
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000010931 gold Substances 0.000 abstract description 7
- 229910052737 gold Inorganic materials 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にＴＡＢ技術を用いて半
導体素子を実装してなる半導体装置に関する。
導体素子を実装してなる半導体装置に関する。
従来、半導体装置の組立技術の一つとしてＴＡＢ （Ｔ
ａｐｅ ＡｕＬｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術が
ある。これはポリイミドフィルム上に銅箔等を加工し、
形成されたフィンガーリードを有するフィルムテープを
自動供給し、このフィンガーリードの一端にＬＳＩを接
続し、さらにフィンガーリードの他端をＬＳＩチップの
外側で実装基板に接続する技術である。
ａｐｅ ＡｕＬｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術が
ある。これはポリイミドフィルム上に銅箔等を加工し、
形成されたフィンガーリードを有するフィルムテープを
自動供給し、このフィンガーリードの一端にＬＳＩを接
続し、さらにフィンガーリードの他端をＬＳＩチップの
外側で実装基板に接続する技術である。
上述した従来のＴＡＢ技術では、ＶＬＳ Ｉ 、特にゲ
ートアレイ等の多くの接続端子の必要な論理ＶＬＳ Ｉ
の接続に用いる場合、以下に示すよう問題点が生じる。
ートアレイ等の多くの接続端子の必要な論理ＶＬＳ Ｉ
の接続に用いる場合、以下に示すよう問題点が生じる。
従来のＴＡＢ技術では、ポリイミド等のフィルムに形成
した銅箔をエツチング加工してフィンガーリードを形成
するが、加工精度として、フィンガーリードピッチ約８
０μｍが限度とされている。（これについては、畑田池
、「マイクロバンブボンディング実装技術」、電子材料
、１９８７年、５月号、１０３−１０８頁に記載されて
いる）、このため、例えば、１チップ当り４００端子を
有するＬＳＩチップを接続するためには、ＬＳＩチップ
の一辺を少なくとも１ｃｍ以上にしなければならないこ
とになる。このように１チップ当りの接続端子数が増大
してくると、チップサイズも増大させなければならず、
そのため、ウェーハ当りに作れるチップ数が少なくなり
、ＬＳＩの生産性が低下するという大きな問題点が生じ
てくる。
した銅箔をエツチング加工してフィンガーリードを形成
するが、加工精度として、フィンガーリードピッチ約８
０μｍが限度とされている。（これについては、畑田池
、「マイクロバンブボンディング実装技術」、電子材料
、１９８７年、５月号、１０３−１０８頁に記載されて
いる）、このため、例えば、１チップ当り４００端子を
有するＬＳＩチップを接続するためには、ＬＳＩチップ
の一辺を少なくとも１ｃｍ以上にしなければならないこ
とになる。このように１チップ当りの接続端子数が増大
してくると、チップサイズも増大させなければならず、
そのため、ウェーハ当りに作れるチップ数が少なくなり
、ＬＳＩの生産性が低下するという大きな問題点が生じ
てくる。
本発明の半導体装置は、回路素子が形成されている半導
体チップと、該半導体チップの周辺部に二つづつ該半導
体チップの内側と外側にあるように対向して二列に設け
られた接続用の金属バンプと、フィルムテープと、前記
外側の金属バンブに一端が接続し他端が前記半導体チッ
プの周辺部より外側に伸びるように前記フィルムテープ
に形成された第１のフィンガーリードと、前記内側の金
属バンプに一端が接続し他端が前記半導体チップの周辺
部より内側に伸びるように前記フィルムテープに形成さ
れた第２のフィンガーリードとを含んで構成される。
体チップと、該半導体チップの周辺部に二つづつ該半導
体チップの内側と外側にあるように対向して二列に設け
られた接続用の金属バンプと、フィルムテープと、前記
外側の金属バンブに一端が接続し他端が前記半導体チッ
プの周辺部より外側に伸びるように前記フィルムテープ
に形成された第１のフィンガーリードと、前記内側の金
属バンプに一端が接続し他端が前記半導体チップの周辺
部より内側に伸びるように前記フィルムテープに形成さ
れた第２のフィンガーリードとを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
Ａ−Ａ’線断面図である。
ＬＳＩチップ１にめっき法により金バンブ２を１０〜２
０μｍの高さに形成する。この金バンブ２に第１及び第
２のフィンガーリード３，４を金−合間の熱圧接により
接続する。第２のフィンガーリード４にはこれを支える
サスペンダー５が取付けられる。
０μｍの高さに形成する。この金バンブ２に第１及び第
２のフィンガーリード３，４を金−合間の熱圧接により
接続する。第２のフィンガーリード４にはこれを支える
サスペンダー５が取付けられる。
第１図のフィンガーリード３と第２のフィンガーリード
４はポリイミドのフィルムテープ上に一体形成されてお
り、銅箔をエツチング加工した後、その先端部に金めつ
きを行ない形成する。
４はポリイミドのフィルムテープ上に一体形成されてお
り、銅箔をエツチング加工した後、その先端部に金めつ
きを行ない形成する。
第１のフィンガーリード３および第２のフィンガーリー
ド４の金バンプ２への接続（インナーリードボンディン
グ）はその上からボンディングツールの先端の治具６を
当てて、以下の条件で熱圧接することにより行なう。
ド４の金バンプ２への接続（インナーリードボンディン
グ）はその上からボンディングツールの先端の治具６を
当てて、以下の条件で熱圧接することにより行なう。
温度 ３５°０℃〜４００℃
荷重 １０〜５０ｇ／リード
時間 １０〜６０秒
この実施例では、ボンディングツールの先端部の治具６
が熱圧接を行う部分のみで第２のフィンガーリード４に
接触するようにすることによって第２のフィンガーリー
ド４の変形を防止している。
が熱圧接を行う部分のみで第２のフィンガーリード４に
接触するようにすることによって第２のフィンガーリー
ド４の変形を防止している。
また、この実施例ではサスペンダー５の幅はなるべく狭
くして熱応力を小さくしており、またサスペンダー５の
材質に関しては熱膨張係数が１．４Ｘ１０−’℃−１と
小さなポリイミドを用いる。
くして熱応力を小さくしており、またサスペンダー５の
材質に関しては熱膨張係数が１．４Ｘ１０−’℃−１と
小さなポリイミドを用いる。
また、第１のフィンガーリード３のアウターリードボン
ディング（ＯＬＢ）は金−金の熱圧接を用いて行なう。
ディング（ＯＬＢ）は金−金の熱圧接を用いて行なう。
第２のフィンガーリード４のＯＬＢは通常の表面実装（
Ｓ’Ｍ Ｔ ）と同様にクリームはんだを用いて接続す
る方法で行なった。第２のフィンガーリード４のＯＬＢ
部にはんだバンブを形成して接続することも可能である
。
Ｓ’Ｍ Ｔ ）と同様にクリームはんだを用いて接続す
る方法で行なった。第２のフィンガーリード４のＯＬＢ
部にはんだバンブを形成して接続することも可能である
。
第２図は本発明の一実施例の半導体装置を実装した電子
機器装置の断面図である。
機器装置の断面図である。
まず、配線層１２を内部形成した多層セラミックス基板
１３にポリイミド、銅等の材料を用いて微細多層配線層
１４を形成した後、本発明の実施例の半導体装置１５を
接続する。この半導体装置１５の接続方法は、金−金の
圧接およびはんだ付けを用いて行なった。最後に、入出
力ビン１６を接続する。
１３にポリイミド、銅等の材料を用いて微細多層配線層
１４を形成した後、本発明の実施例の半導体装置１５を
接続する。この半導体装置１５の接続方法は、金−金の
圧接およびはんだ付けを用いて行なった。最後に、入出
力ビン１６を接続する。
このようにして形成した電子機器装置１１は、汎用大型
コンピュータ等の大型システムに用いることができる。
コンピュータ等の大型システムに用いることができる。
以上説明したように、本発明はチップ周辺部からチップ
の外側に形成されたフィンガーリードとチップの周辺部
からチップ内側に形成したフィンガーリードの２種類の
フィンガーリードを用いてＶＬＳ Ｉチップと基板回路
を接続することができるため、１チップ当り４００端子
以上のＶＬＳＩの接続も容易に可能ななるという効果を
有する。
の外側に形成されたフィンガーリードとチップの周辺部
からチップ内側に形成したフィンガーリードの２種類の
フィンガーリードを用いてＶＬＳ Ｉチップと基板回路
を接続することができるため、１チップ当り４００端子
以上のＶＬＳＩの接続も容易に可能ななるという効果を
有する。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図およ
びＡ−Ａ’線断面図、第２図は本発明の一実施例の半導
体装置を実装した電子機器の断面図である。 １・・・ＬＳＩチップ、２・・・金バンブ、３・・・第
１のフィンガーリード、４・・・第２のフィンガーリー
ド、５・・・サスペンダー、６・・・ボンディングツー
ルの先端の治具、１１・・・電子機器装置、１２・・・
配線層、１３・・・積層セラミックス、１４・・・微細
多層配線層、１５・・・半導体装置、１６・・・入出力
ピン。
びＡ−Ａ’線断面図、第２図は本発明の一実施例の半導
体装置を実装した電子機器の断面図である。 １・・・ＬＳＩチップ、２・・・金バンブ、３・・・第
１のフィンガーリード、４・・・第２のフィンガーリー
ド、５・・・サスペンダー、６・・・ボンディングツー
ルの先端の治具、１１・・・電子機器装置、１２・・・
配線層、１３・・・積層セラミックス、１４・・・微細
多層配線層、１５・・・半導体装置、１６・・・入出力
ピン。
Claims (1)
- 回路素子が形成されている半導体チップと、該半導体チ
ップの周辺部に二つづつ該半導体チップの内側と外側に
あるように対向して二列に設けられた接続用の金属バン
プと、フィルムテープと、前記外側の金属バンプに一端
が接続し他端が前記半導体チップの周辺部より外側に伸
びるように前記フィルムテープに形成された第１のフィ
ンガーリードと、前記内側の金属バンプに一端が接続し
他端が前記半導体チップの周辺部より内側に伸びるよう
に前記フィルムテープに形成された第２のフィンガーリ
ードとを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20991188A JPH0258245A (ja) | 1988-08-23 | 1988-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20991188A JPH0258245A (ja) | 1988-08-23 | 1988-08-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258245A true JPH0258245A (ja) | 1990-02-27 |
Family
ID=16580695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20991188A Pending JPH0258245A (ja) | 1988-08-23 | 1988-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703615A1 (en) * | 1994-05-31 | 1996-03-27 | Nec Corporation | Tape carrier for increasing the number of terminals between the tape carrier and a substrate |
| US5602419A (en) * | 1993-12-16 | 1997-02-11 | Nec Corporation | Chip carrier semiconductor device assembly |
-
1988
- 1988-08-23 JP JP20991188A patent/JPH0258245A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602419A (en) * | 1993-12-16 | 1997-02-11 | Nec Corporation | Chip carrier semiconductor device assembly |
| US5834338A (en) * | 1993-12-16 | 1998-11-10 | Nec Corporation | Chip carrier semiconductor device assembly and a method for forming the same |
| EP0703615A1 (en) * | 1994-05-31 | 1996-03-27 | Nec Corporation | Tape carrier for increasing the number of terminals between the tape carrier and a substrate |
| US5731630A (en) * | 1994-05-31 | 1998-03-24 | Nec Corporation | Tape carrier for increasing the number of terminals between the tape carrier and a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| US5367435A (en) | Electronic package structure and method of making same | |
| US6677670B2 (en) | Semiconductor device | |
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH04123448A (ja) | 半導体実装装置 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JPH0258245A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0554697B2 (ja) | ||
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| US5400219A (en) | Tape automated bonding for electrically connecting semiconductor chips to substrates | |
| JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
| JPH0462457B2 (ja) | ||
| JPH0331086Y2 (ja) | ||
| JP2533216B2 (ja) | フィルムキャリア及び半導体装置 | |
| JPH04275443A (ja) | 半導体集積回路装置 | |
| JPH0281446A (ja) | チップキャリア基板 | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JPH0513497A (ja) | 半導体取付装置 | |
| JPH0547848A (ja) | 半導体装置 | |
| JPH0964107A (ja) | Ｔｃｐテープおよびそれを用いた半導体集積回路装置 | |
| JP2000100877A (ja) | 電子回路装置及び表示装置 | |
| JPH10209212A (ja) | 半導体装置およびその製造方法 |