JP2642652B2 - ゆらぎ吸収バッファ - Google Patents
ゆらぎ吸収バッファInfo
- Publication number
- JP2642652B2 JP2642652B2 JP2222288A JP2222288A JP2642652B2 JP 2642652 B2 JP2642652 B2 JP 2642652B2 JP 2222288 A JP2222288 A JP 2222288A JP 2222288 A JP2222288 A JP 2222288A JP 2642652 B2 JP2642652 B2 JP 2642652B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- fifo
- packet
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は不定タイミングで到着する入力データのゆ
らぎを吸収して、一定タイミングの出力データとして送
出するゆらぎ吸収バッファに関するものである。
らぎを吸収して、一定タイミングの出力データとして送
出するゆらぎ吸収バッファに関するものである。
[従来の技術] 一般にパケット網を利用した通信を行う場合、パケッ
ト網から到着するデータにはゆらぎが生ずる。例えば、
音声をパケット網により通信する場合、再生時に遅延の
ゆらぎを吸収することが必要である。その一つの吸収方
法としては、受信側で到着したパケットをバッファに格
納し、一定の遅延時間となるように制御して再生を行え
ばよい。
ト網から到着するデータにはゆらぎが生ずる。例えば、
音声をパケット網により通信する場合、再生時に遅延の
ゆらぎを吸収することが必要である。その一つの吸収方
法としては、受信側で到着したパケットをバッファに格
納し、一定の遅延時間となるように制御して再生を行え
ばよい。
また、ゆらぎのある音声パケットデータが滑らかに再
生するためには、バッファのアンダフロー時に最終パケ
ットを繰り返して出力する、すなわち、前音再生するよ
うな処理が必要である。
生するためには、バッファのアンダフロー時に最終パケ
ットを繰り返して出力する、すなわち、前音再生するよ
うな処理が必要である。
第4図は前記音声パケットのゆらぎを吸収するため
の、従来のゆらぎ吸収バッファを示すブロック図であ
り、図において、(1)は第1のバッファ(1a)と第2
のバッファ(1b)とで構成されたゆらぎを吸収するダブ
ルバッファ、(2)はダブルバッファ(1)を制御する
バッファ制御部、(100)はダブルバッファ(1)に入
力される入力データで、パケット網から到着するゆらぎ
のあるデータ、(101)はダブルバッファ(1)から出
力される出力データでゆらぎのないデータである。
の、従来のゆらぎ吸収バッファを示すブロック図であ
り、図において、(1)は第1のバッファ(1a)と第2
のバッファ(1b)とで構成されたゆらぎを吸収するダブ
ルバッファ、(2)はダブルバッファ(1)を制御する
バッファ制御部、(100)はダブルバッファ(1)に入
力される入力データで、パケット網から到着するゆらぎ
のあるデータ、(101)はダブルバッファ(1)から出
力される出力データでゆらぎのないデータである。
上記バッファ制御部(2)は、ダブルバッファ(1)
にデータを書き込むためのWRカウンタ(2b)、ダルブバ
ッファ(1)からデータを読み出すためのRDカウンタ
(2c)、ダルブバッファ(1)内のデータ容量を算出す
るためのバッファ容量算出部(2d)、ダルブバッファ
(1)の切替タミングを制御するバッファ切替部(2
a)、ダルブバッファ(1)のアンダフロー時に前音を
再生する前音再生部(2e)により構成されている。
にデータを書き込むためのWRカウンタ(2b)、ダルブバ
ッファ(1)からデータを読み出すためのRDカウンタ
(2c)、ダルブバッファ(1)内のデータ容量を算出す
るためのバッファ容量算出部(2d)、ダルブバッファ
(1)の切替タミングを制御するバッファ切替部(2
a)、ダルブバッファ(1)のアンダフロー時に前音を
再生する前音再生部(2e)により構成されている。
第5図はゆらぎのある入力データ(100)がゆらぎを
吸収されて出力データ(101)として出力される様子を
示すデータフロー図、第6図はゆらぎを吸収するダブル
バッファ(1)内にどのようにデータが蓄積されるかを
示すデータバッファリングイメージ図である。なお、第
6図中、WRは“書込み”を示し、RDは“読出し”を示
す。
吸収されて出力データ(101)として出力される様子を
示すデータフロー図、第6図はゆらぎを吸収するダブル
バッファ(1)内にどのようにデータが蓄積されるかを
示すデータバッファリングイメージ図である。なお、第
6図中、WRは“書込み”を示し、RDは“読出し”を示
す。
また、ゆらぎ吸収のバッファを、ダブルバッファ構成
としたのは、バッファの書込みと読出しを同時に行う必
要があるためである。
としたのは、バッファの書込みと読出しを同時に行う必
要があるためである。
バッファへの書込みと読出しを同時に行うことのでき
るバッファは、ほかにFIFO(First In First Out メモ
リ)があるが、FIFOにはアドレスがなく、FIFO内のデー
タ量が不明であるという欠点や、容量の大きいFIFOが非
常に高価であるという欠点があり、通常はダブルバッフ
ァによりゆらぎ吸収を実現している。
るバッファは、ほかにFIFO(First In First Out メモ
リ)があるが、FIFOにはアドレスがなく、FIFO内のデー
タ量が不明であるという欠点や、容量の大きいFIFOが非
常に高価であるという欠点があり、通常はダブルバッフ
ァによりゆらぎ吸収を実現している。
次に動作について説明する。ゆらぎのある入力データ
(100)はWRカウンタ(2b)により第1のバッファ(1
a)に書き込まれる。ゆらぎを吸収するためにはある程
度のデータをバッファにためてから読み出す必要があ
り、ここでは2パケット分蓄積してから読出しを開始す
るものとする。
(100)はWRカウンタ(2b)により第1のバッファ(1
a)に書き込まれる。ゆらぎを吸収するためにはある程
度のデータをバッファにためてから読み出す必要があ
り、ここでは2パケット分蓄積してから読出しを開始す
るものとする。
バッファ容量算出部(2d)は常にダブルバッファ
(1)内のデータ容量を監視していて、データが2パケ
ット分蓄積されたことを検出したら、バッファ切替部
(2a)に指示してダブルバッファ(1)を切り替える。
このタイミングが第5図や第6図におけるバッファ切替
である。
(1)内のデータ容量を監視していて、データが2パケ
ット分蓄積されたことを検出したら、バッファ切替部
(2a)に指示してダブルバッファ(1)を切り替える。
このタイミングが第5図や第6図におけるバッファ切替
である。
その結果、第1のバッファ(1a)からデータがRDカウ
ンタ(2c)により出力データ(101)として読み出され
る。第1のバッファ(1a)には第1パケットと第2パケ
ットが書き込まれているので、その2パケット分読み出
すまでは、ダブルバッファ(1)の切替は行われない。
その間に到着した第3パケットは第2のバッファ(1b)
に書き込まれる。
ンタ(2c)により出力データ(101)として読み出され
る。第1のバッファ(1a)には第1パケットと第2パケ
ットが書き込まれているので、その2パケット分読み出
すまでは、ダブルバッファ(1)の切替は行われない。
その間に到着した第3パケットは第2のバッファ(1b)
に書き込まれる。
次のダルブバッファ(1)の切替は読出し側の第1の
バッファ(1a)が空になったタイミング、すなわち、バ
ッファ切替のタイミングで行われるが、第5図に示す
ように、第4パケットがダブルバッファ(1)の切替タ
イミングに到着する場合は、1つのパケットが第1のバ
ッファ(1a)と第2のバッファ(1b)の両方に分割され
て1/2ずつ蓄積されることになる。その結果、第1のバ
ッファ(1a)と第2のバッファ(1b)全体のパケット容
量の算出が複雑になる。
バッファ(1a)が空になったタイミング、すなわち、バ
ッファ切替のタイミングで行われるが、第5図に示す
ように、第4パケットがダブルバッファ(1)の切替タ
イミングに到着する場合は、1つのパケットが第1のバ
ッファ(1a)と第2のバッファ(1b)の両方に分割され
て1/2ずつ蓄積されることになる。その結果、第1のバ
ッファ(1a)と第2のバッファ(1b)全体のパケット容
量の算出が複雑になる。
さらに、読出し側の第1のバッファ(1a)が空になっ
た時点において、書込み側の第2のバッファ(1b)に読
み出すべきデータがなければ、最終パケットを再び読み
出すという前音再生が前音再生部(2e)により行われる
が、前音再生の対象となる最終パケットが、第1のバッ
ファ(1a)と第2のバッファ(1b)の両方に存在すると
処理が複雑になる。
た時点において、書込み側の第2のバッファ(1b)に読
み出すべきデータがなければ、最終パケットを再び読み
出すという前音再生が前音再生部(2e)により行われる
が、前音再生の対象となる最終パケットが、第1のバッ
ファ(1a)と第2のバッファ(1b)の両方に存在すると
処理が複雑になる。
[発明が解決しようとする課題] 従来のゆらぎ吸収バッファは以上のように構成されて
いるので、ダブルバッファの切替タイミングに入力デー
タが到着した場合、バッファ切替タイミングが複雑にな
り、かつ、バッファの容量算出が複雑になったり、前音
再生の処理が複雑になるなどの問題点があった。
いるので、ダブルバッファの切替タイミングに入力デー
タが到着した場合、バッファ切替タイミングが複雑にな
り、かつ、バッファの容量算出が複雑になったり、前音
再生の処理が複雑になるなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、ダブルバッファの切替制御が簡単で、か
つ、バッファの容量算出が容易で、前音再生処理のよう
なパケット単位の処理が容易なゆらぎ吸収バッファを得
ることを目的とする。
れたもので、ダブルバッファの切替制御が簡単で、か
つ、バッファの容量算出が容易で、前音再生処理のよう
なパケット単位の処理が容易なゆらぎ吸収バッファを得
ることを目的とする。
[課題を解決するための手段] この発明にかかるゆらぎ吸収バッファは、ダブルバッ
ファと、ダブルバッファ内のデータ容量を監視してダブ
ルバッファの切り替えを制御するバッファ制御部とを有
するゆらぎ吸収バッファであって、更に、ダブルバッフ
ァの入力側に設けられ、入力パケットデータをバッファ
リングするFIFOと、FIFOからダブルバッファへのデータ
転送を制御するFIFO制御部が設けられている。そして、
バッファ制御部は、1パケットのデータ出力期間を最短
の切り替え単位期間としてバッファを切り替え、FIFO制
御部はバッファの切り替えに応じてFIFOからのデータ転
送を制御する。
ファと、ダブルバッファ内のデータ容量を監視してダブ
ルバッファの切り替えを制御するバッファ制御部とを有
するゆらぎ吸収バッファであって、更に、ダブルバッフ
ァの入力側に設けられ、入力パケットデータをバッファ
リングするFIFOと、FIFOからダブルバッファへのデータ
転送を制御するFIFO制御部が設けられている。そして、
バッファ制御部は、1パケットのデータ出力期間を最短
の切り替え単位期間としてバッファを切り替え、FIFO制
御部はバッファの切り替えに応じてFIFOからのデータ転
送を制御する。
[作用] この発明におけるゆらぎ吸収バッファでは、FIFOが入
力パケットデータを一時的にバッファリングし、1パケ
ットのデータ出力期間を最短切り替え単位期間としてバ
ッファが切り替えられると、これに応じてFIFO制御部が
FIFOからダブルバッファへのデータ転送を許可する。こ
れにより、不定タイミングで到着するパケットデータの
ゆらぎを吸収すると共に、1つのパケットデータが複数
のバッファに分割されて蓄積されることを防止してい
る。
力パケットデータを一時的にバッファリングし、1パケ
ットのデータ出力期間を最短切り替え単位期間としてバ
ッファが切り替えられると、これに応じてFIFO制御部が
FIFOからダブルバッファへのデータ転送を許可する。こ
れにより、不定タイミングで到着するパケットデータの
ゆらぎを吸収すると共に、1つのパケットデータが複数
のバッファに分割されて蓄積されることを防止してい
る。
[発明の実施例] 以下、この発明の一実施例を図について説明する。第
1図は前記第4図と同一部分に同一部号を付したこの発
明の一実施例によるゆらぎ吸収バッファのブロック図で
あり、第1図において、(3)は入力データ(100)を
一時的にバッファリングするFIFO、(4)はFIFO(3)
を制御するFIFO制御部、(102)はFIFO(3)から読み
出されるFIFO出力データ、(103)はFIFO(3)からの
データ読出し動作を禁止するFIFO読出し禁止信号であ
る。
1図は前記第4図と同一部分に同一部号を付したこの発
明の一実施例によるゆらぎ吸収バッファのブロック図で
あり、第1図において、(3)は入力データ(100)を
一時的にバッファリングするFIFO、(4)はFIFO(3)
を制御するFIFO制御部、(102)はFIFO(3)から読み
出されるFIFO出力データ、(103)はFIFO(3)からの
データ読出し動作を禁止するFIFO読出し禁止信号であ
る。
第2図はゆらぎのある入力データ(100)が一時的にF
IFO(3)に蓄積され、このFIFO(3)から出力データ
(102)として出力され、その後ダブルバッファ(1)
からゆらぎのない出力データ(101)として出力される
様子を示すデータフロー図である。
IFO(3)に蓄積され、このFIFO(3)から出力データ
(102)として出力され、その後ダブルバッファ(1)
からゆらぎのない出力データ(101)として出力される
様子を示すデータフロー図である。
第3図はゆらぎを吸収するダブルバッファ(1)内
に、どのようにデータが蓄積されるかを示すデータバッ
ファリングイメージ図であり、図中、WRは“書込み”を
示し、RDは“読出し”を示す。
に、どのようにデータが蓄積されるかを示すデータバッ
ファリングイメージ図であり、図中、WRは“書込み”を
示し、RDは“読出し”を示す。
次に動作について説明する。ゆらぎのある入力データ
(100)は、まず、FIFO制御部(4)により制御されるF
IFO(3)に一時的に蓄積される。FIFO制御部(4)は
バッファ切替部(2a)からのFIFO読出し禁止信号(10
3)が“禁止”でない限り、FIFO(3)からデータをFIF
O(3)の出力データ(102)としてすぐに読み出し、第
1のバッファ(1a)にWRカウンタ(2b)により書き込
む。以降の動作は従来例とほぼ同じである。
(100)は、まず、FIFO制御部(4)により制御されるF
IFO(3)に一時的に蓄積される。FIFO制御部(4)は
バッファ切替部(2a)からのFIFO読出し禁止信号(10
3)が“禁止”でない限り、FIFO(3)からデータをFIF
O(3)の出力データ(102)としてすぐに読み出し、第
1のバッファ(1a)にWRカウンタ(2b)により書き込
む。以降の動作は従来例とほぼ同じである。
従来のゆらぎ吸収バッファとの相違点は、第2図に示
すように、ダブルバッファ(1)の切替タイミングにFI
FO(3)からデータが読み出されることのないように、
バッファ切替部(2a)からFIFO制御部(4)にFIFO読出
し禁止信号(103)が出力される点である。
すように、ダブルバッファ(1)の切替タイミングにFI
FO(3)からデータが読み出されることのないように、
バッファ切替部(2a)からFIFO制御部(4)にFIFO読出
し禁止信号(103)が出力される点である。
具体的には、第2図及び第3図において、第1のバッ
ファ(1a)から第1パケット及び第2パケットの読出し
終了した時点でダブルバッファ(1)の切替が行われ
る。そのタイミングで第4パケットが第2図の点線に示
されるようにFIFO(3)から読み出されるようにしてい
るが、FIFO読出し禁止信号(103)が“禁止”となるた
め、FIFO(3)からは読み出されず、バッファ切替が
行われた後にFIFO読出し禁止信号(103)の“禁止”が
解除されて、FIFO(3)から第1のバッファ(1a)にFI
FO出力データ(102)が転送される。
ファ(1a)から第1パケット及び第2パケットの読出し
終了した時点でダブルバッファ(1)の切替が行われ
る。そのタイミングで第4パケットが第2図の点線に示
されるようにFIFO(3)から読み出されるようにしてい
るが、FIFO読出し禁止信号(103)が“禁止”となるた
め、FIFO(3)からは読み出されず、バッファ切替が
行われた後にFIFO読出し禁止信号(103)の“禁止”が
解除されて、FIFO(3)から第1のバッファ(1a)にFI
FO出力データ(102)が転送される。
ところで、上記FIFO読み出し禁止信号(103)は、第
2図に示すように、次にバッファ切り替えが行われると
予想される切り替え予想時点に対し、少なくとも、切り
替え予想時点から、FIFO出力データ(102)の転送に必
要な期間だけ遡った時点から、切り替え予想時点までの
期間、「禁止」となるように制御される。
2図に示すように、次にバッファ切り替えが行われると
予想される切り替え予想時点に対し、少なくとも、切り
替え予想時点から、FIFO出力データ(102)の転送に必
要な期間だけ遡った時点から、切り替え予想時点までの
期間、「禁止」となるように制御される。
このように、1パケットのデータ出力期間を最短切り
替え単位期間(第2図では、1パケットまたは2パケッ
トのデータ出力期間)としてダブルバッファ(1)を切
り替え、この切り替えに応じてFIFO(3)からのFIFO出
力データ(102)の転送を制御するので、第1のバッフ
ァ(1a)と第2のバッファ(1b)の両方に1つの音声パ
ケットデータが分割されて1/2ずつ蓄積されることがな
くなり、従来例のような問題点は発生しない。
替え単位期間(第2図では、1パケットまたは2パケッ
トのデータ出力期間)としてダブルバッファ(1)を切
り替え、この切り替えに応じてFIFO(3)からのFIFO出
力データ(102)の転送を制御するので、第1のバッフ
ァ(1a)と第2のバッファ(1b)の両方に1つの音声パ
ケットデータが分割されて1/2ずつ蓄積されることがな
くなり、従来例のような問題点は発生しない。
なお、上記実施例では、音声パケットのゆらぎを吸収
する場合について記述したが、不定タイミングで到着す
る、ゆらぎのあるデータであれば、他のパケットデータ
でもよい。
する場合について記述したが、不定タイミングで到着す
る、ゆらぎのあるデータであれば、他のパケットデータ
でもよい。
[発明の効果] 以上のように、この発明では、ゆらぎ吸収を行うダブ
ルバッファの入力側に、入力パケットデータを一時的に
バッファリングするFIFOを設け、1パケットのデータ出
力期間を最短切り替え単位期間とするバッファ切り替え
タイミングに応じて、FIFOからダブルバッファへのデー
タ転送を制御することとした。これにより、不定タイミ
ングで到着するパケットデータのゆらぎを吸収すると共
に、1つのパケットデータが複数のバッファに分割され
て蓄積されるこが防止できる。従って、ダブルバッファ
の切替制御が簡単になり、またバッファの容量検出等が
容易となる。
ルバッファの入力側に、入力パケットデータを一時的に
バッファリングするFIFOを設け、1パケットのデータ出
力期間を最短切り替え単位期間とするバッファ切り替え
タイミングに応じて、FIFOからダブルバッファへのデー
タ転送を制御することとした。これにより、不定タイミ
ングで到着するパケットデータのゆらぎを吸収すると共
に、1つのパケットデータが複数のバッファに分割され
て蓄積されるこが防止できる。従って、ダブルバッファ
の切替制御が簡単になり、またバッファの容量検出等が
容易となる。
第1図はこの発明の一実施例によるゆらぎ吸収バッファ
を示すブロック図、第2図はデータフロー図、第3図は
ダブルバッファ内のデータバッファリングイメージ図、
第4図は従来のゆらぎ吸収バッファのブロック図、第5
図はデータフロー図、第6図はダブルバッファ内のデー
タバッファリングイメージ図である。 図において、(1)はダブルバッファ、(1a)は第1の
バッファ、(1b)は第2のバッファ、(2)はバッファ
制御部、(3)はFIFO、(4)はFIFO制御部である。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第2図はデータフロー図、第3図は
ダブルバッファ内のデータバッファリングイメージ図、
第4図は従来のゆらぎ吸収バッファのブロック図、第5
図はデータフロー図、第6図はダブルバッファ内のデー
タバッファリングイメージ図である。 図において、(1)はダブルバッファ、(1a)は第1の
バッファ、(1b)は第2のバッファ、(2)はバッファ
制御部、(3)はFIFO、(4)はFIFO制御部である。 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 宏一 神奈川県鎌倉市大船5丁目1番1号 三 菱電機株式会社通信システム技術開発セ ンター内 (56)参考文献 特開 昭62−93728(JP,A) 特開 昭58−69149(JP,A)
Claims (1)
- 【請求項1】不定タイミングで到着する入力パケットデ
ータのゆらぎを吸収して、一定タイミングの出力データ
を送出するゆらぎ吸収バッファにおいて、 第1のバッファと第2のバッファとを含み、この複数の
バッファがその入力側及び出力側で交互に切り替え可能
なダブルバッファと、 前記ダブルバッファ内のデータ容量を監視し、1パケッ
トのデータ出力期間を最短切り替え単位期間として前記
ダブルバッファの切り替えを制御するバッファ制御部
と、 前記ダブルバッファの入力側に設けられ、前記入力パケ
ットデータをバッファリングするFIFOと、 前記バッファ制御部による前記バッファの切り替えに応
じて前記FIFOから前記ダブルバッファへのデータ転送を
制御するFIFO制御部と、 を有することを特徴とするゆらぎ吸収バッファ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2222288A JP2642652B2 (ja) | 1988-02-02 | 1988-02-02 | ゆらぎ吸収バッファ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2222288A JP2642652B2 (ja) | 1988-02-02 | 1988-02-02 | ゆらぎ吸収バッファ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01198143A JPH01198143A (ja) | 1989-08-09 |
JP2642652B2 true JP2642652B2 (ja) | 1997-08-20 |
Family
ID=12076771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2222288A Expired - Fee Related JP2642652B2 (ja) | 1988-02-02 | 1988-02-02 | ゆらぎ吸収バッファ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2642652B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7216185B2 (en) | 2001-06-19 | 2007-05-08 | Nec Corporation | Buffering apparatus and buffering method |
WO2013154027A1 (ja) * | 2012-04-13 | 2013-10-17 | ソニー株式会社 | 復号装置および方法、オーディオ信号処理装置および方法、並びにプログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9311262B2 (en) | 2010-02-09 | 2016-04-12 | Mitsubishi Electric Corporation | Transmission control device, memory control device, and PLC including the transmission control device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5923699A (ja) * | 1982-07-29 | 1984-02-07 | Fujitsu Ltd | 音声パケット同期化方式 |
JPS6293728A (ja) * | 1985-10-18 | 1987-04-30 | Fujitsu Ltd | Fifoメモリ制御装置 |
-
1988
- 1988-02-02 JP JP2222288A patent/JP2642652B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7216185B2 (en) | 2001-06-19 | 2007-05-08 | Nec Corporation | Buffering apparatus and buffering method |
WO2013154027A1 (ja) * | 2012-04-13 | 2013-10-17 | ソニー株式会社 | 復号装置および方法、オーディオ信号処理装置および方法、並びにプログラム |
Also Published As
Publication number | Publication date |
---|---|
JPH01198143A (ja) | 1989-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS581465B2 (ja) | デ−タ信号の緩衝方式 | |
JPH04220829A (ja) | セル位相乗換回路 | |
JP2642652B2 (ja) | ゆらぎ吸収バッファ | |
US5590279A (en) | Memory data copying apparatus | |
JP4673697B2 (ja) | デジタル遅延バッファ及びこれに関連する方法 | |
JP2004206487A (ja) | Fifoメモリ回路 | |
JP2576811B2 (ja) | セル送出制御方式 | |
JP2751983B2 (ja) | 通信データ処理用記憶回路 | |
JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
JP2867999B2 (ja) | 音声蓄積装置 | |
JPH05244186A (ja) | Atm/stm変換回路 | |
JP2809154B2 (ja) | 出力バッファ型スイッチの位相合わせ制御回路 | |
JP3009073B2 (ja) | 多重化データ分離装置 | |
JPS61127031A (ja) | バツフアメモリ装置 | |
JP2746203B2 (ja) | 伝送路無瞬断切替システムおよび方法 | |
JP2752806B2 (ja) | セル位相乗換回路 | |
JP2720527B2 (ja) | 二重化制御回路 | |
JP2665045B2 (ja) | Atmセルゆらぎ発生装置 | |
JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
JP2702318B2 (ja) | セル位相乗換回路 | |
JPH03259640A (ja) | デジタルネットワーク通信システムにおけるデータ転送方式 | |
JP2944193B2 (ja) | データ受信装置 | |
JP2006135379A (ja) | パケット処理装置及びパケット処理方法 | |
JP2000132498A (ja) | Dma転送制御装置 | |
JPH02228820A (ja) | Adpcm再生切換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |