JP2626196B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2626196B2 JP2626196B2 JP18903990A JP18903990A JP2626196B2 JP 2626196 B2 JP2626196 B2 JP 2626196B2 JP 18903990 A JP18903990 A JP 18903990A JP 18903990 A JP18903990 A JP 18903990A JP 2626196 B2 JP2626196 B2 JP 2626196B2
- Authority
- JP
- Japan
- Prior art keywords
- npn transistor
- differential amplifier
- collector
- amplifier circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はバイポーラ集積回路における、広帯域化を容
易かつ精度よく実現する差動増幅回路に関する。
易かつ精度よく実現する差動増幅回路に関する。
従来の技術 近年、リニヤ集積回路の基本部分に差動増幅回路が多
く用いられ、その特性は重要課題である。
く用いられ、その特性は重要課題である。
以下、従来の差動増幅回路について説明する。
第４図は従来の差動増幅回路の構成を示す回路図で、
１および２はトランジスタ、３および４は負荷抵抗、５
と６はそれぞれ負荷抵抗３と４による寄生容量、７は正
相出力端子、８は逆相出力端子、９は電流源、10は入力
電圧、11および12はバイアス電圧で、13は電源電圧であ
る。
１および２はトランジスタ、３および４は負荷抵抗、５
と６はそれぞれ負荷抵抗３と４による寄生容量、７は正
相出力端子、８は逆相出力端子、９は電流源、10は入力
電圧、11および12はバイアス電圧で、13は電源電圧であ
る。
また、負荷抵抗３および４の抵抗値をそれぞれRL、寄
生容量５および６の容量値をそれぞれC0、電流源９の電
流値をI0、入力電圧10の電圧をvinとして、トランジス
タ２に流れる電流をi1、負荷抵抗３に流れる電流をi2、
寄生容量５に流れる電流をi3とする。
生容量５および６の容量値をそれぞれC0、電流源９の電
流値をI0、入力電圧10の電圧をvinとして、トランジス
タ２に流れる電流をi1、負荷抵抗３に流れる電流をi2、
寄生容量５に流れる電流をi3とする。
なお、負荷抵抗３の寄生容量５の成分として、通常、
バイポーラ集積回路で抵抗として用いられているＰ型拡
散層のエピタキシャル層との間の接合容量のみを考え
る。
バイポーラ集積回路で抵抗として用いられているＰ型拡
散層のエピタキシャル層との間の接合容量のみを考え
る。
この回路では、電流i1,i2およびi3には i1＝i2＋i3 の関係があるが、低周波領域においては寄生容量５のイ
ンピーダンスが大きいのでi3は充分小さく、 i1≒i2 であると考えられ、正相出力端子７における電圧利得は
ほとんど負荷抵抗３によってのみ決まるが、高周波領域
においては寄生容量７のインピーダンスが小さくなり電
流i3を無視できなくなるために正相出力端子７における
電圧利得は減少していくことになる。
ンピーダンスが大きいのでi3は充分小さく、 i1≒i2 であると考えられ、正相出力端子７における電圧利得は
ほとんど負荷抵抗３によってのみ決まるが、高周波領域
においては寄生容量７のインピーダンスが小さくなり電
流i3を無視できなくなるために正相出力端子７における
電圧利得は減少していくことになる。
以上の説明は負荷抵抗4,寄生容量６と逆相出力端子８
においても同様である。
においても同様である。
電圧利得をAv、角振動数をω、ボルツマン定数をｋ、
電子の電荷量をｑ、絶対温度をＴとすると、 となる。
電子の電荷量をｑ、絶対温度をＴとすると、 となる。
したがって、この差動増幅回路の広帯域化を実現する
には寄生容量5,6の値を小さくする必要がある。
には寄生容量5,6の値を小さくする必要がある。
寄生容量５および６の大きさを減少させるにはPN接合
の面積すなわち抵抗の面積を減少させる必要がある。
の面積すなわち抵抗の面積を減少させる必要がある。
抵抗の面積を減少する方法としては、抵抗値を減少さ
せることが考えられる。しかし、抵抗値を減少してなお
かつ所定の電圧利得Avを得ようとすると、前記の式より
電流源９の電流I0すなわち、回路の消費電流を増加させ
なければならない。
せることが考えられる。しかし、抵抗値を減少してなお
かつ所定の電圧利得Avを得ようとすると、前記の式より
電流源９の電流I0すなわち、回路の消費電流を増加させ
なければならない。
抵抗の面積を減少するもう一つの方法としては、抵抗
として用いるＰ型拡散層の幅を減少させることが考えら
れるが、この方法では抵抗値RLの精度が悪くなるために
精度のよい電圧利得Avの実現が困難になる。
として用いるＰ型拡散層の幅を減少させることが考えら
れるが、この方法では抵抗値RLの精度が悪くなるために
精度のよい電圧利得Avの実現が困難になる。
発明が解決しようとする課題 このように従来の構成では広帯域な差動増幅回路を実
現するには回路の消費する電流を増加させるか、得られ
る電圧利得の精度を悪化させるという欠点を有してい
た。
現するには回路の消費する電流を増加させるか、得られ
る電圧利得の精度を悪化させるという欠点を有してい
た。
本発明は上記問題を解決するもので、消費電流を増加
させることなく容易に広帯域化を実現し、かつ精度のよ
い電圧利得を得られる差動増幅回路を提供することを目
的とする。
させることなく容易に広帯域化を実現し、かつ精度のよ
い電圧利得を得られる差動増幅回路を提供することを目
的とする。
課題を解決するための手段 本発明は上記目的を達成するために、第１の手段は第
１のNPNトランジスタと第２のNPNトランジスタとで構成
される差動増幅回路を備え、前記差動増幅回路におい
て、第１のNPNトランジスタのコレクタを第３のNPNトラ
ンジスタのエミッタに接続するとともに第１のPN接合容
量のＰ型領域側に接続し、第２のNPNトランジスタのコ
レクタを第４のNPNトランジスタのエミッタに接続する
とともに第２のPN接合容量のＰ型領域側に接続し、第１
のPN接合容量のＮ型領域と第２のPN接合容量のＮ型領域
側とを接続し、第３のNPNトランジスタのベースを第４
のNPNトランジスタのコレクタと接続するとともに第１
の抵抗を介して高電位電源に接続し、第４のNPNトラン
ジスタのベースを第３のNPNトランジスタのコレクタと
接続するとともに第２の抵抗を介して高電位電源に接続
し、第１のNPNトランジスタのベースと第２のNPNトラン
ジスタのベースを差動入力端子対とし、第３のNPNトラ
ンジスタのコレクタと第４のNPNトランジスタのコレク
タを差動出力端子対とする構成の差動増幅回路とする。
１のNPNトランジスタと第２のNPNトランジスタとで構成
される差動増幅回路を備え、前記差動増幅回路におい
て、第１のNPNトランジスタのコレクタを第３のNPNトラ
ンジスタのエミッタに接続するとともに第１のPN接合容
量のＰ型領域側に接続し、第２のNPNトランジスタのコ
レクタを第４のNPNトランジスタのエミッタに接続する
とともに第２のPN接合容量のＰ型領域側に接続し、第１
のPN接合容量のＮ型領域と第２のPN接合容量のＮ型領域
側とを接続し、第３のNPNトランジスタのベースを第４
のNPNトランジスタのコレクタと接続するとともに第１
の抵抗を介して高電位電源に接続し、第４のNPNトラン
ジスタのベースを第３のNPNトランジスタのコレクタと
接続するとともに第２の抵抗を介して高電位電源に接続
し、第１のNPNトランジスタのベースと第２のNPNトラン
ジスタのベースを差動入力端子対とし、第３のNPNトラ
ンジスタのコレクタと第４のNPNトランジスタのコレク
タを差動出力端子対とする構成の差動増幅回路とする。
本発明の第２の手段は、一組の差動入力端子対と差動
出力端子対を持つ第１の差動増幅回路と、第１のNPNト
ランジスタと第２のNPNトランジスタとで構成される第
２の差動増幅回路とを備え、前記第２の差動増幅回路に
おいて、第１のNPNトランジスタのコレクタを第３のNPN
トランジスタのエミッタに接続するとともに第１のPN接
合容量のＰ型領域側に接続し、第２のNPNトランジスタ
のコレクタを第４のNPNトランジスタのエミッタに接続
するとともに第２のPN接合容量のＰ型領域側に接続し、
第１のPN接合容量のＮ型領域側と第２のPN接合容量のＮ
型領域側とを接続し、第３のNPNトランジスタのベース
を第１の差動増幅回路の正相出力端子と接続し、第４の
NPNトランジスタのベースを第１の差動増幅回路の逆相
出力端子と接続し、第３のNPNトランジスタのコレクタ
を第１の抵抗を介して高電位電源に接続し、第４のNPN
トランジスタのコレクタを第２の抵抗を介して高電位電
源に接続し、第１のNPNトランジスタのベースを第１の
差動増幅回路の正相入力端子と接続し、第２のNPNトラ
ンジスタのベースを第１の差動増幅回路の逆相入力端子
と接続し、第１のNPNトランジスタのベースと第２のNPN
トランジスタのベースを差動入力端子対とし、第３のNP
Nトランジスタのコレクタと第４のNPNトランジスタのコ
レクタを差動出力端子対とすることによって構成される
差動増幅回路とする。
出力端子対を持つ第１の差動増幅回路と、第１のNPNト
ランジスタと第２のNPNトランジスタとで構成される第
２の差動増幅回路とを備え、前記第２の差動増幅回路に
おいて、第１のNPNトランジスタのコレクタを第３のNPN
トランジスタのエミッタに接続するとともに第１のPN接
合容量のＰ型領域側に接続し、第２のNPNトランジスタ
のコレクタを第４のNPNトランジスタのエミッタに接続
するとともに第２のPN接合容量のＰ型領域側に接続し、
第１のPN接合容量のＮ型領域側と第２のPN接合容量のＮ
型領域側とを接続し、第３のNPNトランジスタのベース
を第１の差動増幅回路の正相出力端子と接続し、第４の
NPNトランジスタのベースを第１の差動増幅回路の逆相
出力端子と接続し、第３のNPNトランジスタのコレクタ
を第１の抵抗を介して高電位電源に接続し、第４のNPN
トランジスタのコレクタを第２の抵抗を介して高電位電
源に接続し、第１のNPNトランジスタのベースを第１の
差動増幅回路の正相入力端子と接続し、第２のNPNトラ
ンジスタのベースを第１の差動増幅回路の逆相入力端子
と接続し、第１のNPNトランジスタのベースと第２のNPN
トランジスタのベースを差動入力端子対とし、第３のNP
Nトランジスタのコレクタと第４のNPNトランジスタのコ
レクタを差動出力端子対とすることによって構成される
差動増幅回路とする。
作用 本発明は上記の構成により、差動増幅回路の差動入力
端子対より入力された入力電圧によって信号電流が発生
し、これによって入力電圧と同相の電圧が第１の抵抗
に、逆相の電圧が第２の抵抗にそれぞれ発生し、これら
の電圧によって直列な第１と第２のPN接合容量に信号電
流と同相の電流が発生する。
端子対より入力された入力電圧によって信号電流が発生
し、これによって入力電圧と同相の電圧が第１の抵抗
に、逆相の電圧が第２の抵抗にそれぞれ発生し、これら
の電圧によって直列な第１と第２のPN接合容量に信号電
流と同相の電流が発生する。
この電流の大きさを第１および第２の抵抗に存在する
寄生容量に流れる電流の大きさと一致させることによ
り、入力電圧によって発生した信号電流はそれぞれ第１
と第２の抵抗のみに流れるので、差動出力端子対からは
周波数の影響を受けずに一定の出力電圧が出力される。
寄生容量に流れる電流の大きさと一致させることによ
り、入力電圧によって発生した信号電流はそれぞれ第１
と第２の抵抗のみに流れるので、差動出力端子対からは
周波数の影響を受けずに一定の出力電圧が出力される。
実施例 以下、本発明の第１の手段の一実施例の差動増幅回路
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
第１図は本発明の第１の実施例の差動増幅回路の構成
を示す回路図である。
を示す回路図である。
図において、１および２はトランジスタ、３および４
は負荷抵抗、５と６はそれぞれ負荷抵抗３と４による寄
生容量、７は正相出力端子、８は逆相出力端子、９は電
流源、10は入力電圧、11および12はバイアス電圧、13は
電源電圧である。以上の構成は従来の実施例の構成要素
と同様である。従来の実施例と異なる要素はトランジス
タ14および15と、PN接合容量としてのダイオード16およ
び17をトランジスタ１および２と負荷抵抗３および４の
間にそれぞれつけ加えた点である。
は負荷抵抗、５と６はそれぞれ負荷抵抗３と４による寄
生容量、７は正相出力端子、８は逆相出力端子、９は電
流源、10は入力電圧、11および12はバイアス電圧、13は
電源電圧である。以上の構成は従来の実施例の構成要素
と同様である。従来の実施例と異なる要素はトランジス
タ14および15と、PN接合容量としてのダイオード16およ
び17をトランジスタ１および２と負荷抵抗３および４の
間にそれぞれつけ加えた点である。
また、従来の実施例と同様に、負荷抵抗３および４の
抵抗値をそれぞれRL、寄生容量５および６の容量値をそ
れぞれC0、電流源９の電流値をI0、入力電圧10の電圧を
vinとし、ダイオード16と17による合計の容量値をＣと
して、トランジスタ２に流れる電流をi1、負荷抵抗３に
流れる電流をi2、寄生容量５に流れる電流をi3とし、ダ
イオード16および17に流れる電流をi4とする。
抵抗値をそれぞれRL、寄生容量５および６の容量値をそ
れぞれC0、電流源９の電流値をI0、入力電圧10の電圧を
vinとし、ダイオード16と17による合計の容量値をＣと
して、トランジスタ２に流れる電流をi1、負荷抵抗３に
流れる電流をi2、寄生容量５に流れる電流をi3とし、ダ
イオード16および17に流れる電流をi4とする。
さらに、負荷抵抗３の寄生容量５の成分として、通
常、バイポーラ集積回路で抵抗として用いられているＰ
型拡散層のエピタキシャル層との間の接合容量のみを考
える点も従来の実施例と同様である。
常、バイポーラ集積回路で抵抗として用いられているＰ
型拡散層のエピタキシャル層との間の接合容量のみを考
える点も従来の実施例と同様である。
以上のように構成された差動増幅回路について以下そ
の動作を説明する。
の動作を説明する。
トランジスタ１に入力された入力電圧10により負荷抵
抗３には入力電圧10と同相の電圧が発生し、負荷抵抗４
には逆相の電圧が発生する。これらの電圧によってトラ
ンジスタ14のエミッタに入力電圧10と同相の電圧が発生
し、トランジスタ15のエミッタに逆相の電圧が発生する
のでダイオード16および17にはトランジスタ２のコレク
タに流れる電流i1と同相の電流i4が発生する。
抗３には入力電圧10と同相の電圧が発生し、負荷抵抗４
には逆相の電圧が発生する。これらの電圧によってトラ
ンジスタ14のエミッタに入力電圧10と同相の電圧が発生
し、トランジスタ15のエミッタに逆相の電圧が発生する
のでダイオード16および17にはトランジスタ２のコレク
タに流れる電流i1と同相の電流i4が発生する。
この電流i4はPN接合容量であるダイオード16および17
の面積を変化させることによって調整することが可能で
ある。
の面積を変化させることによって調整することが可能で
ある。
この電流i2とi3がそれぞれ負荷抵抗３と寄生容量５に
流れ、負荷抵抗３の両端にあらわれる電圧が出力端子７
より取り出される。このとき、電流i1,i4,i2およびi3の
間には次の関係がある。
流れ、負荷抵抗３の両端にあらわれる電圧が出力端子７
より取り出される。このとき、電流i1,i4,i2およびi3の
間には次の関係がある。
i1＋i4＝i2＋i3 このとき、 i4＝i3 すなわち、ダイオード16および17に流れる電流（i4）
を調整して寄生容量５に流れる電流（i3）と一致させれ
ば、本来の信号電流i1は全て負荷抵抗３に流れる電流i2
となり、正相出力端子７より取り出される電圧利得への
寄生容量５の与える影響をなくすことができる。
を調整して寄生容量５に流れる電流（i3）と一致させれ
ば、本来の信号電流i1は全て負荷抵抗３に流れる電流i2
となり、正相出力端子７より取り出される電圧利得への
寄生容量５の与える影響をなくすことができる。
以上の説明は負荷抵抗4,寄生容量６と逆相出力端子８
においても同様である。
においても同様である。
電圧利得をAv、角振動数をω、ボルツマン定数をｋ、
電子の電荷量をｑ、絶対温度をＴとして式で表すと次の
ようになる。
電子の電荷量をｑ、絶対温度をＴとして式で表すと次の
ようになる。
ここで とおくと、 となり、Ｃ＝C0/2となるようにＣの大きさを選ぶと電圧
利得Avは周波数による変化がなくなる。
利得Avは周波数による変化がなくなる。
また、容量ＣはPN接合を用いることにより負荷抵抗で
あるＰ型拡散層とエピタキシャル層との接合容量である
寄生容量C0と相対比をつねに一定にできるため、精度の
よい電圧利得を持つ広帯域な差動増幅回路が実現でき
る。
あるＰ型拡散層とエピタキシャル層との接合容量である
寄生容量C0と相対比をつねに一定にできるため、精度の
よい電圧利得を持つ広帯域な差動増幅回路が実現でき
る。
以上のように本発明の第１の実施例の差動増幅回路に
よれば、従来の差動増幅回路中の負荷抵抗に存在する寄
生容量である接合容量と同一の接合容量を付加し、差動
増幅回路に発生する信号電流と同相の電流を発生する回
路を設けることによって、回路の消費電流を増やすこと
なく精度よくかつ容易に広帯域化を実現することができ
る。
よれば、従来の差動増幅回路中の負荷抵抗に存在する寄
生容量である接合容量と同一の接合容量を付加し、差動
増幅回路に発生する信号電流と同相の電流を発生する回
路を設けることによって、回路の消費電流を増やすこと
なく精度よくかつ容易に広帯域化を実現することができ
る。
以下、本発明の第２の手段の第１の実施例の差動増幅
回路について、図面を参照しながら説明する。
回路について、図面を参照しながら説明する。
第２図は本発明の第２の手段の第１の実施例の差動増
幅回路の構成を示す回路図である。
幅回路の構成を示す回路図である。
図において、１および２はトランジスタ、３および４
は負荷抵抗、５と６はそれぞれ負荷抵抗３と４による寄
生容量、７は正相出力端子、８は逆相出力端子、９は電
流源、10は入力電圧、11および12はバイアス電圧、13は
電源電圧、14および15はトランジスタ、16および17はPN
接合容量としてのダイオードである。以上の構成は第１
の手段の実施例と同様で、異なる構成要素は差動増幅回
路18の正相入力端子19をトランジスタ１のベースと、逆
相入力端子20をトランジスタ２のベースと接続し、正相
出力端子21をトランジスタ14のベースと、逆相出力端子
22をトランジスタ15のベースと接続する点である。
は負荷抵抗、５と６はそれぞれ負荷抵抗３と４による寄
生容量、７は正相出力端子、８は逆相出力端子、９は電
流源、10は入力電圧、11および12はバイアス電圧、13は
電源電圧、14および15はトランジスタ、16および17はPN
接合容量としてのダイオードである。以上の構成は第１
の手段の実施例と同様で、異なる構成要素は差動増幅回
路18の正相入力端子19をトランジスタ１のベースと、逆
相入力端子20をトランジスタ２のベースと接続し、正相
出力端子21をトランジスタ14のベースと、逆相出力端子
22をトランジスタ15のベースと接続する点である。
また、第１の手段の実施例と同様、負荷抵抗３および
４の抵抗値をそれぞれRL、寄生容量５および６の容量値
をそれぞれC0、電流源９の電流値をI0、入力電圧10の電
圧をvin、ダイオード16,17による合計の容量値をＣ、差
動増幅回路18の電圧利得をA1として、トランジスタ２に
流れる電流をi1、負荷抵抗３に流れる電流をi2、寄生容
量５に流れる電流をi3、ダイオード16および17に流れる
電流をi4とする。
４の抵抗値をそれぞれRL、寄生容量５および６の容量値
をそれぞれC0、電流源９の電流値をI0、入力電圧10の電
圧をvin、ダイオード16,17による合計の容量値をＣ、差
動増幅回路18の電圧利得をA1として、トランジスタ２に
流れる電流をi1、負荷抵抗３に流れる電流をi2、寄生容
量５に流れる電流をi3、ダイオード16および17に流れる
電流をi4とする。
さらに、負荷抵抗３の寄生容量５の成分として、通
常、バイポーラ集積回路で抵抗として用いられているＰ
型拡散層のエピタキシャル層との間の接合容量のみを考
える点も第１の手段の実施例と同様である。
常、バイポーラ集積回路で抵抗として用いられているＰ
型拡散層のエピタキシャル層との間の接合容量のみを考
える点も第１の手段の実施例と同様である。
以上のように構成された第２の手段の実施例の差動増
幅回路について以下その動作を説明する。
幅回路について以下その動作を説明する。
差動増幅回路18によって、トランジスタ14のエミッタ
には入力電圧10と同相の電圧が発生し、トランジスタ15
のエミッタには逆相の電圧が発生するので、第１の手段
の実施例と同様ダイオード16および17にはトランジスタ
２のコレクタに流れる電流i1と同相の電流i4が発生す
る。
には入力電圧10と同相の電圧が発生し、トランジスタ15
のエミッタには逆相の電圧が発生するので、第１の手段
の実施例と同様ダイオード16および17にはトランジスタ
２のコレクタに流れる電流i1と同相の電流i4が発生す
る。
この電流i4はPN接合容量であるダイオード16および17
の面積や差動増幅回路18の電圧利得A1を変化させること
により調整が可能である。
の面積や差動増幅回路18の電圧利得A1を変化させること
により調整が可能である。
この電流i2とi3が負荷抵抗３および寄生容量５に流
れ、負荷抵抗３の両端にあらわれる電圧が出力端子７よ
り取り出されるわけであるが、電流i1,i4,i2およびi3と
の間には次の関係がある。
れ、負荷抵抗３の両端にあらわれる電圧が出力端子７よ
り取り出されるわけであるが、電流i1,i4,i2およびi3と
の間には次の関係がある。
i1＋i4＝i2＋i3 このとき、 i4＝i3 すなわち、ダイオード16および17に流れる電流（i4）
を調整して寄生容量５に流れる電流（i3）と一致させれ
ば、本来の信号電流i1は全て負荷抵抗３に流れる電流i2
となり、正相出力端子７より取り出される電圧利得への
寄生容量５の与える影響をなくすことができる。
を調整して寄生容量５に流れる電流（i3）と一致させれ
ば、本来の信号電流i1は全て負荷抵抗３に流れる電流i2
となり、正相出力端子７より取り出される電圧利得への
寄生容量５の与える影響をなくすことができる。
以上の説明は負荷抵抗4,寄生容量６と逆相出力端子８
においても同様である。
においても同様である。
電圧利得をAv、角振動数をω、ボルツマン定数をｋ、
電子の電荷量をｑ、絶対温度をＴとして式で表すと次の
ようになる。
電子の電荷量をｑ、絶対温度をＴとして式で表すと次の
ようになる。
ただし、 ここで とおくと、 となり、Ｃ＝C0/（２・Ａ）となるようにＣとＡの大き
さを選ぶと電圧利得Avは周波数による変化がなくなる。
さを選ぶと電圧利得Avは周波数による変化がなくなる。
また、第１の手段の実施例と同様に、容量ＣはPN接合
容量を用いることにより負荷抵抗であるＰ型拡散層とエ
ピタキシャル層との接合容量である寄生容量C0と相対比
をつねに一定にでき、さらに、差動増幅回路18の電圧利
得A1を調整することにより、この容量Ｃによって発生す
る電流を容易に調整できるため、精度のよい電圧利得を
持つ広帯域な差動増幅回路が実現できる。
容量を用いることにより負荷抵抗であるＰ型拡散層とエ
ピタキシャル層との接合容量である寄生容量C0と相対比
をつねに一定にでき、さらに、差動増幅回路18の電圧利
得A1を調整することにより、この容量Ｃによって発生す
る電流を容易に調整できるため、精度のよい電圧利得を
持つ広帯域な差動増幅回路が実現できる。
以上の本発明の第２の手段の第１の実施例の差動増幅
回路によれば、従来の差動増幅回路中の負荷抵抗に存在
する寄生容量である接合容量と同一の接合容量を付加
し、差動増幅回路に発生する信号電流と同相の電流を発
生し、なおかつ、この電流を容易に調整することのでき
る回路を設けることによって回路の消費電流を増やすこ
となく精度よくかつ容易に広帯域化を実現することがで
きる。
回路によれば、従来の差動増幅回路中の負荷抵抗に存在
する寄生容量である接合容量と同一の接合容量を付加
し、差動増幅回路に発生する信号電流と同相の電流を発
生し、なおかつ、この電流を容易に調整することのでき
る回路を設けることによって回路の消費電流を増やすこ
となく精度よくかつ容易に広帯域化を実現することがで
きる。
以下、本発明の第２の手段の第２の実施例の差動増幅
回路について、図面を参照しながら説明する。
回路について、図面を参照しながら説明する。
第３図は本発明の第２の手段の第２の実施例の差動増
幅回路構成を示す回路図である。
幅回路構成を示す回路図である。
図において、１および２はトランジスタ、３および４
は負荷抵抗、５と６はそれぞれ負荷抵抗３と４による寄
生容量、７は正相出力端子、８は逆相出力端子、９は電
流源、10は入力電圧、11および12はバイアス電圧、13は
電源電圧、14および15はトランジスタ、16および17はPN
接合容量としてのダイオード、18は差動増幅回路、19は
その正相入力端子、20は逆相入力端子、21は正相出力端
子、22は逆相出力端子である。以上の構成は第１の実施
例と同様である。第４の実施例と異なる要素はトランジ
スタ23,24,25および26と抵抗27,28,29および30をトラン
ジスタ15および16と負荷抵抗３および４との間に接続す
る点である。
は負荷抵抗、５と６はそれぞれ負荷抵抗３と４による寄
生容量、７は正相出力端子、８は逆相出力端子、９は電
流源、10は入力電圧、11および12はバイアス電圧、13は
電源電圧、14および15はトランジスタ、16および17はPN
接合容量としてのダイオード、18は差動増幅回路、19は
その正相入力端子、20は逆相入力端子、21は正相出力端
子、22は逆相出力端子である。以上の構成は第１の実施
例と同様である。第４の実施例と異なる要素はトランジ
スタ23,24,25および26と抵抗27,28,29および30をトラン
ジスタ15および16と負荷抵抗３および４との間に接続す
る点である。
また、負荷抵抗３の寄生容量５の成分として、通常、
バイポーラ集積回路で抵抗として用いられているＰ型拡
散層のエピタキシャル層との間の接合容量のみを考える
点も第１の実施例と同様である。
バイポーラ集積回路で抵抗として用いられているＰ型拡
散層のエピタキシャル層との間の接合容量のみを考える
点も第１の実施例と同様である。
以上のように構成された差動増幅回路については、そ
の動作も効果も第１の実施例と全く同様に考えることが
できる。第１の実施例と異なる点は本実施例において
は、第１の実施例において扱える信号電圧の振幅よりも
大きな振幅を持つ信号電圧を扱えるという点である。
の動作も効果も第１の実施例と全く同様に考えることが
できる。第１の実施例と異なる点は本実施例において
は、第１の実施例において扱える信号電圧の振幅よりも
大きな振幅を持つ信号電圧を扱えるという点である。
以上のように本発明の第２の手段の第２の実施例の差
動増幅回路によれば、従来の差動増幅回路中の負荷抵抗
に存在する寄生容量である接合容量と同一の接合容量を
付加し、差動増幅回路に発生する信号電流と同相の電流
を発生し、なおかつ、この電流を容易に調整することの
できる回路を設けることによって回路の消費電流を増や
すことなく精度よくかつ容易に大振幅信号の広帯域化を
実現することができる。
動増幅回路によれば、従来の差動増幅回路中の負荷抵抗
に存在する寄生容量である接合容量と同一の接合容量を
付加し、差動増幅回路に発生する信号電流と同相の電流
を発生し、なおかつ、この電流を容易に調整することの
できる回路を設けることによって回路の消費電流を増や
すことなく精度よくかつ容易に大振幅信号の広帯域化を
実現することができる。
なお、第１および第２の実施例においては、差動増幅
回路18の出力端子21と22はそれぞれ一つのトランジスタ
のベースとしか接続していないが、これを多数のトラン
ジスタのベースと接続してもかまわない。
回路18の出力端子21と22はそれぞれ一つのトランジスタ
のベースとしか接続していないが、これを多数のトラン
ジスタのベースと接続してもかまわない。
また、本発明の全ての実施例においてはPN接合容量と
してダイオードを用いているがこれはPN接合容量であれ
ばどのような形式のものでもかまわないことは言うまで
もない。
してダイオードを用いているがこれはPN接合容量であれ
ばどのような形式のものでもかまわないことは言うまで
もない。
さらに、本発明の全ての実施例においてはトランジス
タ１のエミッタとトランジスタ２のエミッタとを接続し
た形式の差動増幅回路を用いているが、これはどのよう
な形式の差動増幅回路でもかまわないことは言うまでも
ない。
タ１のエミッタとトランジスタ２のエミッタとを接続し
た形式の差動増幅回路を用いているが、これはどのよう
な形式の差動増幅回路でもかまわないことは言うまでも
ない。
発明の効果 以上の実施例から明らかなように、本発明は従来の差
動増幅回路中の負荷抵抗に存在する寄生容量である接合
容量と同一の接合容量を付加し、差動増幅回路に発生す
る信号電流と同相の電流を発生する回路を設けることに
よって回路の消費電流を増やすことなく精度よくかつ容
易に広帯域化を実現することの可能な優れた差動増幅回
路を実現できる。
動増幅回路中の負荷抵抗に存在する寄生容量である接合
容量と同一の接合容量を付加し、差動増幅回路に発生す
る信号電流と同相の電流を発生する回路を設けることに
よって回路の消費電流を増やすことなく精度よくかつ容
易に広帯域化を実現することの可能な優れた差動増幅回
路を実現できる。
第１図は本発明の第１の手段の一実施例の差動増幅回路
の構成を示す回路図、第２図は本発明の第２の手段の第
１の実施例の差動増幅回路の構成を示す回路図、第３図
は本発明の第２の手段の第２の実施例の差動増幅回路の
構成を示す回路図、第４図は従来の差動増幅回路の構成
を示す回路図である。 １……第１のNPNトランジスタ、２……第２のNPNトラン
ジスタ、３……第１の負荷抵抗、４……第２の負荷抵
抗、5,6……負荷抵抗の寄生容量、7,8……差動出力端子
対、13……高電位電源、14……第３のNPNトランジス
タ、15……第４のNPNトランジスタ、16……第１のPN接
合容量、17……第２のPN接合容量。
の構成を示す回路図、第２図は本発明の第２の手段の第
１の実施例の差動増幅回路の構成を示す回路図、第３図
は本発明の第２の手段の第２の実施例の差動増幅回路の
構成を示す回路図、第４図は従来の差動増幅回路の構成
を示す回路図である。 １……第１のNPNトランジスタ、２……第２のNPNトラン
ジスタ、３……第１の負荷抵抗、４……第２の負荷抵
抗、5,6……負荷抵抗の寄生容量、7,8……差動出力端子
対、13……高電位電源、14……第３のNPNトランジス
タ、15……第４のNPNトランジスタ、16……第１のPN接
合容量、17……第２のPN接合容量。
Claims (3)
- 【請求項１】第１のNPNトランジスタと第２のNPNトラン
ジスタとで構成される差動増幅回路を備え、前記差動増
幅回路において、第１のNPNトランジスタのコレクタを
第３のNPNトランジスタのエミッタに接続するとともに
第１のPN接合容量のＰ型領域側に接続し、 第２のNPNトランジスタのコレクタを第４のNPNトランジ
スタのエミッタに接続するとともに第２のPN接合容量の
Ｐ型領域側に接続し、 第１のPN接合容量のＮ型領域側と第２のPN接合容量のＮ
型領域側とを接続し、 第３のNPNトランジスタのベースを第４のNPNトランジス
タのコレクタと接続するとともに第１の抵抗を介して高
電位電源に接続し、 第４のNPNトランジスタのベースを第３のNPNトランジス
タのコレクタと接続するとともに第２の抵抗を介して高
電位電源に接続し、 第１のNPNトランジスタのベースと第２のNPNトランジス
タのベースを差動入力端子対とし、 第３のNPNトランジスタのコレクタと第４のNPNトランジ
スタのコレクタを差動出力端子対としてなる差動増幅回
路。 - 【請求項２】一組の差動入力端子対と差動出力端子対を
持つ第１の差動増幅回路と、 第１のNPNトランジスタと第２のNPNトランジスタとで構
成される第２の差動増幅回路とを備え、前記第２の差動
増幅回路において、 第１のNPNトランジスタのコレクタを第３のNPNトランジ
スタのエミッタに接続するとともに第１のPN接合容量の
Ｐ型領域側に接続し、 第２のNPNトランジスタのコレクタを第４のNPNトランジ
スタのエミッタに接続するとともに第２のPN接合容量の
Ｐ型領域側に接続し、 第１のPN接合容量のＮ型領域側と第２のPN接合容量のＮ
型領域側とを接続し、 第３のNPNトランジスタのベースを第１の差動増幅回路
の正相出力端子と接続し、 第４のNPNトランジスタのベースを第１の差動増幅回路
の逆相出力端子と接続し、 第３のNPNトランジスタのコレクタを第１の抵抗を介し
て高電位電源に接続し、 第４のNPNトランジスタのコレクタを第２の抵抗を介し
て高電位電源に接続し、 第１のNPNトランジスタのベースを第１の差動増幅回路
の正相入力端子と接続し、 第２のNPNトランジスタのベースを第１の差動増幅回路
の逆相入力端子と接続し、 第１のNPNトランジスタのベースと第２のNPNトランジス
タのベースを差動入力端子対とし、 第３のNPNトランジスタのコレクタと第４のNPNトランジ
スタのコレクタを差動出力端子対とすることによって構
成される差動増幅回路。 - 【請求項３】一組の差動入力端子対と差動出力端子対を
持つ第１の差動増幅回路と、 第１のNPNトランジスタと第２のNPNトランジスタとで構
成される第２の差動増幅回路とを備え、前記第２の差動
増幅回路において、 第１のNPNトランジスタのコレクタを第３のNPNトランジ
スタのエミッタに接続するとともに第１のPN接合容量の
Ｐ型領域側に接続し、 第２のNPNトランジスタのコレクタを第４のNPNトランジ
スタのエミッタに接続するとともに第２のPN接合容量の
Ｐ型領域側に接続し、 第１のPN接合容量のＮ型領域側と第２のPN接合容量のＮ
型領域側とを接続し、 第３のNPNトランジスタのベースを第１の差動増幅回路
の正相出力端子と接続し、 第４のNPNトランジスタのベースを第１の差動増幅回路
の逆相出力端子と接続し、 第３のNPNトランジスタのコレクタを第１のPNPトランジ
スタのコレクタおよびベースと第２のPNPトランジスタ
のベースに接続し、 第４のNPNトランジスタのコレクタを第３のPNPトランジ
スタのコレクタおよびベースと第４のPNPトランジスタ
のベースに接続し、 第２のPNPトランジスタのコレクタを第１の抵抗を介し
て低電位電源に接続し、 第４のPNPトランジスタのコレクタを第２の抵抗を介し
て低電位電源に接続し、 第１のPNPトランジスタのエミッタを第３の抵抗を介し
て高電位電源に接続し、 第２のPNPトランジスタのエミッタを第４の抵抗を介し
て高電位電源に接続し、 第３のPNPトランジスタのエミッタを第５の抵抗を介し
て高電位電源に接続し、 第４のPNPトランジスタのエミッタを第６の抵抗を介し
て高電位電源に接続し、 第１のNPNトランジスタのベースを第１の差動増幅回路
の正相入力端子と接続し、 第２のNPNトランジスタのベースを第１の差動増幅回路
の逆相入力端子と接続し、 第１のNPNトランジスタのベースと第２のNPNトランジス
タのベースを差動入力端子対とし、 第２のPNPトランジスタのコレクタと第４のPNPトランジ
スタのコレクタを差動出力端子対とすることによって構
成される差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18903990A JP2626196B2 (ja) | 1990-07-16 | 1990-07-16 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18903990A JP2626196B2 (ja) | 1990-07-16 | 1990-07-16 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477008A JPH0477008A (ja) | 1992-03-11 |
| JP2626196B2 true JP2626196B2 (ja) | 1997-07-02 |
Family
ID=16234273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18903990A Expired - Lifetime JP2626196B2 (ja) | 1990-07-16 | 1990-07-16 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626196B2 (ja) |
-
1990
- 1990-07-16 JP JP18903990A patent/JP2626196B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0477008A (ja) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JP3161721B2 (ja) | 増幅回路及びディスプレイ装置 | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US3999139A (en) | Monolithic alternately stacked IF amplifier | |
| JPH07235840A (ja) | 可変利得増幅回路 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US7024448B2 (en) | Multiplier | |
| JP3162732B2 (ja) | 増幅回路 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPS6136408B2 (ja) | ||
| US6801090B1 (en) | High performance differential amplifier | |
| JP4121326B2 (ja) | 差動増幅回路及び電波時計用受信回路 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JP3061205B2 (ja) | アクテイブフイルタ回路 | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| JP3158423B2 (ja) | 広帯域増幅回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP6887672B2 (ja) | 演算増幅器 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP2607678B2 (ja) | 差動増幅回路 | |
| JPH0113453Y2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 |